组成原理课程第六章(2013版)
计算机组成原理第六章第3讲总线的仲裁

(4)由于参加竞争的各设备速度不一致,这个比较过程反 复(自动)进行,才有最后稳定的结果。竞争期的时间要
13 足够,保证最慢的设备也能参与竞争。
7
6.3 总线的仲裁
8
6.3 总线的仲裁
➢ 工作方式:
在独立请求方式中,每一个共享总线的设备均 有一对总线请求线BRi和总线授权线BGi。当设 备要求使用总线时,便发出该设备的请求信号。 总线仲裁器中有一个排队电路,它根据一定的 优先次序决定首先响应哪个设备的请求,给设 备以授权信号BGi。
独立请求方式的优点是响应时间快 对优先次序的控制相当灵活
➢ 优点:线路可靠性高(个别仲裁故障不会影响整 个系统)
➢ 缺点:设计复杂
12
6.3 总线的仲裁
(1)所有参与本次竞争的各主设备将设备竞争号CN取反后 打到仲裁总线AB上,以实现“线或”逻辑。AB线低电平 时表示至少有一个主设备的CNi为1,AB线高电平时表示 所有主设备的CNi为0。
(2)竞争时CN与AB逐位比较,从最高位(b7)至最低位 (b0)以一维菊花链方式进行,只有上一位竞争得胜者 Wi+1位为1。当CN i=1,或CNi=0且ABi为高电平时,才 使Wi位为1。若Wi=0时,将一直向下传递,使其竞争号后 面的低位不能送上AB线。
每次计数可以从“0”开始,也可以从中止点开发始。如 果从“0”开始,各设备的优先次序与链式查询法相同, 优先级的顺序是固定的。如果从中止点开始,则每个 设备使用总线的优级相等。
6
6.3 总线的仲裁
➢ 优点
计数器的初值也可用程序来设置,这可以方便 地改变优先次序。
计算机组成原理习题 第六章总线系统

第六章总线系统一、填空题:1.PCI总线采用A.______仲裁方式,每一个PCI设备都有独立的总线请求和总线授权两条信号线与B.______相连。
2.SCSI是处于A.______和B.______之间的并行I/O接口,可允许连接C.______台不同类型的高速外围设备。
3.总线有A 特性、B 特性、C 特性、D 特性,因此必须E 。
4.微型计算机的标准总线从16位的A 总线发展到32位的B 总线和C 总线,又进一步发展到64位的D 总线。
二、选择题:1.计算机使用总线结构的主要优点是便于实现技术化,同时______。
A. 减少信息传输量B. 提高信息传输速度C. 减少了信息传输线的条数D. 减少了存储器占用时间2.描述PCI总线基本概念中正确的句子是______。
A.PCI总线的基本传输机制是猝发式传送B.PCI总线是一个与处理器有关的高速外围总线C.PCI设备一定是主设备D.系统中允许只有一条PCI总线3.描述PCI总线中基本概念表述不正确的是______。
A.PCI设备不一定是主设备B.PCI总线是一个与处理器有关的高速外围总线C.PCI总线的基本传输机制是猝发式传送D.系统中允许有多条PCI总线4.并行I/O标准接口SCSI中,一块适配器可以连接______台具有SCSI接口的设备。
A. 6B. 7C. 8D. 95.下面对计算机总线的描述中,确切完备的概念是______。
A.地址信息、数据信息不能同时出现B.地址信息与控制信息不能同时出现C.数据信息与控制信息不能同时出现D.两种信息源的代码不能在总线中同时传送6.SCSI接口以菊花链形式最多可连接______台设备。
A.7台 B.8台 C.6台 D.10台7.微型机系统中外设通过适配器与主板的系统总线相连接,其功能是___。
A. 数据缓冲和数据格式转换B.监测外设的状态C.控制外设的操作D. 前三种功能的综合作用8.计算机使用总线结构的主要优点是便于实现积木化,同时___。
计算机组成原理第6章 习题

第六章复习题1.若浮点数用补码表示,则判断运算结果是否为规格化数的方法是______。
A 阶符与数符相同为规格化数B 阶符与数符相异为规格化数C 数符与尾数小数点后第一位数字相异为规格化数D数符与尾数小数点后第一位数字相同为规格化数2.下面浮点运算器的描述中正确的句子是:______。
A. 浮点运算器可用阶码部件和尾数部件实现B. 阶码部件可实现加、减、乘、除四种运算C. 阶码部件只进行阶码相加、相减操作D. 尾数部件只进行乘法和减法运算3.IEEE754标准规定的32位浮点数中,符号位为1位,阶码为8位,则它所能表示的最大规格化正数为______。
A.+(2 – 2-23)×2+127B.+(1 – 2-23)×2+127C.+(2 – 2-23)×2+255D.2+127 + 2274.如果浮点数用补码表示,则判断下列哪一项的运算结果是规格化数______。
A 1.11000B 0.01110C 1.00010D0.010105.______表示法主要用于表示浮点数中的阶码。
A.原码B.补码C.反码D.移码6.(√)移码表示法主要用于表示浮点数的阶码E,以利于比较两个指数的大小和对阶操作。
7.(×)浮点运算器阶码部件可实现加、减、乘、除四种运算。
8.(√)浮点运算器阶码部件可实现加、减和比较操作。
9.(√)按IEEE754标准,一个浮点数由符号位S,阶码E,尾数m三部分组成。
10.(×)按IEEE754标准,阶码E的值等于指数的基值E加上一个固定偏移量128。
1.有一个字长为32位的浮点数,符号位1位,阶码8位,用移码表示;尾数23位,用补码表示;基数为2。
请写出:(1)最大数的二进制表示;(2)最小数的二进制表示;(3)规格化数所能表示的数的范围;(4)最接近于零的正规格化数与负规格化数。
解:•最大正数值是由尾数的最大正数值与阶码的最大正数值组合而成的;•最小正数值是由尾数的最小正数值与阶码的最小负数值组合而成的。
计算机组成原理习题 第六章

第六章一.填空题1. 现在主要采用结构作为微/小型计算机硬件之间的连接方式。
2. 系统总线是连接之间的信息传送线,按传输内容不同,又可分为、和,分别用来传送、和。
3. 一个总线传输周期包括、、和四个阶段。
4. 总线上的主模块是指,从模块是指。
5. 同步通信的主要特点是,一般用于场合;异步通信的特点是,一般用于场合。
6. 总线同步通信影响总线效率的原因是。
7. 在总线的异步通信方式中,通信的双方可以通过、和三种类型联络。
8. 按数据传送方式不同,总线可分为和。
9. 总线的判优控制可分为式和式两种。
10. 在计数器定时查询方式下,采用计数的方式,可使每个设备使用总线的优先级相等。
二.选择题1.系统总线中,划分数据线、地址线和控制线的根据是。
A. 总线所处的位置B.总线的传输方向C.总线的传输内容D.总线的控制方式2.系统总线中地址线的作用是。
A. 用于选择主存单元B.用于选择进行信息传输的设备C.用于指定主存单元和I/O设备接口电路的地址D.用于传送主存物理地址和逻辑地址3.挂接在总线上的多个部件。
A. 只能分时向总线发送数据,并只能分时从总线接收数据B.只能分时向总线发送数据,但可同时从总线接收数据C.可同时向总线发送数据,并同时从总线接收数据D.可同时向总线发送数据,但只能分时从总线接收数据4.一个计算机系统有以下I/O通道:①字节多路通道,带有传输速率为1.2KB/s的CRT终端5台,传输速率为7.5KB/s 的打印机2台;②选择通道,带有传输速率为1000KB/s的光盘一台,同时带有传输速率为800KB/s的温盘一台;③数组多路通道,带有传输速率为800KB/s及600KB/s的磁盘各一台。
则通道的最大传输速率为KB/s。
A. 1821 B.2421C.2621 D.32215.对于低速输入输出设备,应当选用的通道是。
A. 数组多路通道B.字节多路通道C.选择通道D.DMA专用通道6.总线的从设备指的是。
计算机组成原理第六章-第5讲-HOST总线和PCI总线复习课程

本章小结
➢ 当代流行的标准总线追求与结构、CPU、技术无关的开发标准。 其总线内部结构包含: ①数据传送总线(由地址线、数据线、控制线组成); ②仲裁总线; ③中断和同步总线; ④公用线(电源、地线、时钟、复位等信号线)。
在异步定时中,总线周期的长度是可变的。当代的 总线标准大都能支持以下数据传送模式:①读/写操 作;②块传送操作;③写后读、读修改写操作;④ 广播、广集操作。
返回
16
本章小结
➢ PCI总线是当前实用的总线,是一个高带宽且 与处理器无关的标准总线,又是重要的层次总 线。它采用同步定时协议和集中式仲裁策略, 并具有自动配置能力。PCI适合于低成本的小 系统,因此在微型机系统中得到了广泛的应用。
返回
15
本章小结
➢ 总线定时是总线系统的又一核心问题之一。为 了同步主方、从方的操作,必须制订定时协议, 通常采用同步定时与异步定时两种方式
在同步定时协议中,事件出现在总线上的时刻由总 线时钟信号来确定,总线周期的长度是固定的。
在异步定时协议中,后一事件出现在总线上的时刻 取决于前一事件的出现,即建立在应答式或互锁机 制基础上,不需要统一的公共时钟信号。
6.5 HOST总线和PCI总线
五、总线仲裁 ➢ PCI总线采用集中式仲裁方式,每个PCI主
设备都有独立的REQ#(总线请求)和 GNT#(总线授权)两条信号线与中央仲裁 器相连。由中央仲裁器根据一定的算法对 各主设备的申请进行仲裁,决定把总线使 用权授予谁。但PCI标准并没有规定仲裁算 法。
10
➢ 总线仲裁是总线系统的核心问题之一。为了解决多个主设备同 时竞争总线控制权的问题,必须具有总线仲裁部件。它通过采 用优先级策略或公平策略,选择其中一个主设备作为总线的下 一次主方,接管总线控制权。按照总线仲裁电路的位置不同: 集中式仲裁:仲裁方式必有一个中央仲裁器,它受理所有功 能模块的总线请求,按优先原则或公平原则。 分布式仲裁。分布式仲裁不需要中央仲裁器,每个功能模 块都有自己的仲裁号和仲裁器。
取指令数据通路

3)算术逻辑运算指令数据通路
ALUop R1 R2 W Din DO1 寄存器堆 DO2
指 令 存 储 器
A L U
IR 寄存器堆 ALU 寄存器堆
知识点二 回顾
指令周期的划分;
指令周期每个阶段的任务;
数据通路的概念;
特定CPU结构中具体指令的数据通路(总线方
式和专用通路方式结构的CPU)。
地址
指令
取指令数据通路: PC →指令存储器;
PC增量数据通路:PC → Add → PC。
2)访存类指令数据通路
指 令 存 储 器
R1 R2 W Din 16 Do1 寄存器堆 Do2 32
ALUOP A L U
MemWrite MemRead 地址 数据 读数据 存储器 写数据
符号扩展
指令存储器 → 寄存器堆中的寄存器/符号扩展(与具体寻址 方式有关) → 数据存储器 → 寄存器堆中的某寄存器。
R2 → MAR
R0 → MDR → MEM
6) STORE R0, (R2) 执行阶段的数据通路
R2 → MAR
R0 → MDR → MEM
7) JMP 1000 执行阶段的数据通路
IRA → PC
6.基于专用通路结构CPU中的典型数据通路
1)取指令的数据通路
4
Add
指令存储器
PC
通常根据指令周期建立不同阶段的数据通路。
3.影响数据通路建立的因素分析
指令功能 不同功能指令使用不同的功能部件;
CPU的内部结构
不同结构CPU中执行指令的流程存在较大差异; 寻址方式 寻址方式影响有效地址计算和操作数获得过程 连接方式 总线方式中只能串行,专用通路方式则可并行。
计算机组成原理(蒋本珊)第六章
第六章1.控制器有哪几种控制方式?各有何特点?解:控制器的控制方式可以分为3种:同步控制方式、异步控制方式和联合控制方式。
同步控制方式的各项操作都由统一的时序信号控制,在每个机器周期中产生统一数目的节拍电位和工作脉冲。
这种控制方式设计简单,容易实现;但是对于许多简单指令来说会有较多的空闲时间,造成较大数量的时间浪费,从而影响了指令的执行速度。
异步控制方式的各项操作不采用统一的时序信号控制,而根据指令或部件的具体情况决定,需要多少时间,就占用多少时间。
异步控制方式没有时间上的浪费,因而提高了机器的效率,但是控制比较复杂。
联合控制方式是同步控制和异步控制相结合的方式。
2.什么是三级时序系统?解:三级时序系统是指机器周期、节拍和工作脉冲。
计算机中每个指令周期划分为若干个机器周期,每个机器周期划分为若干个节拍,每个节拍中设置一个或几个工作脉冲。
3.控制器有哪些基本功能?它可分为哪几类?分类的依据是什么?解:控制器的基本功能有:(1)从主存中取出一条指令,并指出下一条指令在主存中的位置。
(2)对指令进行译码或测试,产生相应的操作控制信号,以便启动规定的动作。
(3)指挥并控制CPU 、主存和输入输出设备之间的数据流动。
控制器可分为组合逻辑型、存储逻辑型、组合逻辑与存储逻辑结合型3类,分类的依据在于控制器的核心———微操作信号发生器(控制单元CU)的实现方法不同。
4.中央处理器有哪些功能?它由哪些基本部件所组成?解:从程序运行的角度来看,CPU 的基本功能就是对指令流和数据流在时间与空间上实施正确的控制。
对于冯·诺依曼结构的计算机而言,数据流是根据指令流的操作而形成的,也就是说数据流是由指令流来驱动的。
中央处理器由运算器和控制器组成。
5.中央处理器中有哪几个主要寄存器?试说明它们的结构和功能。
解:CPU 中的寄存器是用来暂时保存运算和控制过程中的中间结果、最终结果及控制、状态信息的,它可分为通用寄存器和专用寄存器两大类。
计算机组成原理第6版(白中英)第6章总线系统
2. 系统总线的标准化
PC中,系统总线布设在主板上。
为什么主板能支持很多厂家的显卡……? 原因是,系统总线是按标准制作的。
总线标准规定总线的物理特性、功能特性、电气特性 和时间特性。
微机中的标准总线:ISA总线 (16位,8MB/s)、 EISA (32 位 , 33.3MB/s) 总 线 、 VESA 总 线 (32 位 , 132MB/s) 、 PCI总线(64位,100MB/s) PCI-Express 1.0总线(250MB/s) 。
15
6.1.5 总线结构实例
南北桥芯片将CPU总线、PCI总 线、ISA总线连成整体。桥芯片 起到了信号速度缓冲、电平转换、
控制协议的转换作用。
16
CPU总线
• 也称CPU-存储器总线,它是一个64位数据线和32
位地址线的同步总线。
PCI总线
• 用于连接高速的I/O设备模块,如图形显示卡适配
7
总线的主要参数
1.总线的带宽 (MB/s)
• 一定时间内总线上可传送的数据量
2.总线的位宽
• 总线能同时传送的数据位数。
即我们常说的32位、64位等总线宽度的概念。
3.总线的工作时钟频率 (MHz)
• 总线的时钟频率
f
1 T
1 时钟周期
8
总线带宽
总线传输数据的速度。单位:MB/s
[例6.1]:(1)某总线在一个总线周期中并行传送4个字节的数据,假 设一个总线周期等于一个总线时钟周期,总线时钟频率为33MHz,则 总线带宽是多少? (2)如果一个总线周期中并行传送64位数据,总线 时钟频率升为66MHz,则总线带宽是多少?
4
1. 总线的特性(续) 电气特性
计算机组成原理第六章单元测试(二)(含答案)
第六章单元测验(二)1、用以指定待执行指令所在主存地址的寄存器是______。
(单选)A、指令寄存器IRB、程序计数器PCC、存储器地址寄存器MARD、数据缓冲寄存器2、下列关于微程序和微指令的叙述中______是正确的。
(单选)A、控制器产生的所有控制信号称为微指令B、微程序控制器比硬连线控制器相对灵活C、微程序控制器的速度一般比硬布线控制快D、同一条微指令可以发出互斥的微命令3、某计算机采用微程序控制器的微指令格式采用编码方式组织,某互斥命令组由4个微命令组成,则微指令寄存器中相应字段的位数至少需( )。
(单选)A、2B、3C、4D、54、多周期CPU中,下列有关指令和微指令之间关系的描述中,正确的是()。
(单选)A、一条指令的功能通过执行一条微指令来实现B、一条指令的功能通过执行一个微程序来实现C、通过指令的寻址方式实现指令与微程序的映射D、通过指令的形式地址字段实现指令与微程序的映射5、相对于微程序控制器,硬布线控制器的特点是()(单选)A、指令执行速度慢,指令功能的修改和扩展容易B、指令执行速度慢,指令功能的修改和扩展难C、指令执行速度快,指令功能的修改和扩展容易D、指令执行速度快,指令功能的修改和扩展难6、某型MIPS32指令架构的单周期CPU,其数据通路结构如下图执行指令sub rd, rs, rt 时,应由控制器产生的控制信号PCSrc、regDst、aluSrc、memtoReg、RegWrite分别是( ) (单选)A、0、1、0、0、1B、1、1、0、0、0C、1、0、1、0、1D、0、1、0、1、07、下列关于指令执行流程控制信号同步的描述中,正确的是( ) (多选)A、控制信号的同步方式可能不唯一B、同步控制方式会增加指令的CPIC、同一时钟周期内允许有多个控制信号同时有效D、同一微命令不会在同一指令的不同CPU周期多次有效8、下列有关取指令操作部件的叙述中,正确的是()(多选)A、取指令操作的延时主要由存储器的取数时间决定B、取指令操作可以和下条指令地址的计算操作同时进行C、单周期CPU数据通路中需使用指令寄存器存放取出的指令D、PC在单周期数据通路中不需要“写使能”控制信号9、下列有关数据通路的叙述中,正确的是()(多选)A、数据通路由若干操作元件和状态元件连接而成B、数据通路执行的功能由控制部件送出的控制信号选择控制C、ALU属于操作元件,用于执行各类算术和逻辑运算D、通用寄存器属于状态元件,但不包含在数据通路中10、下列关于取指阶段指令流程的描述中,正确的是( ) (多选)A、不同PC增量方式影响取指流程B、取指流程中只有一条数据通路C、CPU内总线结构影响取指流程D、取指流程包含取指和PC增量流程11、下列有关多周期数据通路和单周期数据通路比较的叙述中,正确的是()(多选)A、单周期处理器的CPI总比多周期处理器的CPI大B、指令执行过程中,单周期处理器中有效的控制信号取值一直不变,而多周期处理器中的有效控制信号的值可能会发生改变C、一条指令执行过程中,单周期数据通路中的每个部件只能被使用一次,而在多周期中同一个部件可使用多次D、多周期中部分器件可以复用12、下面是有关MIPS架构的R-型指令数据通路设计的叙述正确的是()(多选)A、在R-型指令数据通路中,一定会有一个具有读口和写口的通用寄存器组B、在R-型指令数据通路中,一定有一个ALU用于对寄存器读出数据进行运算C、在R-型指令数据通路中,一定存在一条路径使ALU输出被送到某个寄存器D、执行R-型指令时,通用寄存器堆的“写使能”控制信号一定为“1”13、下面是有关MIPS架构的lw/sw指令数据通路设计的叙述正确的是() (多选)A、在lw/sw指令数据通路中,一定有一个符号扩展部件用于偏移量的扩展B、在lw/sw指令数搌通路中,ALU的控制信号一定为“add”(即ALU做加法)C、寄存器堆的“写使能”信号在lw指令执行时为“1”,在sw指令执行时为“0”D、数据存储器的“写使能”信号在lw指令执行时为“0”,在sw指令执行时为“1”参考答案如下:。
计算机组成原理_第6章作业
计算机组成原理作业(第六章)6.3 设x为整数,[x]补=1,x1x2x3x4x5,若要求x<-16,试问 x1-x5 应取何值?6.4 设机器数字长为8位(含1位符号位在内),写出对应下列各真值的原码、补码和反码:-13/64,29/128,100,-87。
6.5 已知[x]补,求[x]原和x。
[x1]补=1.1100; [x2]补=1.1001; [x3]补=0.1110; [x4]补=1.0000;[x5]补=1,0101; [x6]补=1,1100; [x7]补=0,0111; [x8]补=1,0000;[x1]补 = 1.1100 , [x1]原 = 1.0100 , x1 = -0.0100;[x2]补 = 1.1001 , [x2]原 = 1.0111 , x2 = -0.0111;[x3]补 = 0.1110 , [x3]原 = 0.1110 , x3 = 0.1110;[x4]补 = 1.0000 , [x4]原 = 不存在, x4 = -1.0000;[x5]补 = 1,0101 , [x5]原 = 1,1011 , x5 = -1011;[x6]补 = 1,1100 , [x6]原 = 1,0100 , x6 = -100;[x7]补 = 0,0111 , [x7]原 = 0,1001 , x7 = 1001;[x8]补 = 1,0000 , [x8]原 = 不存在, x8 = -10000;6.9 当十六进制数9BH和FFH分别表示为原码、补码、反码、移码和无符号数时,所对应的十进制数各为多少(设机器数采用1位符号位)?9BH = 10011011原码:-27 补码:-101 反码:-100 移码:27 无符号数:155FFH = 11111111原码:-127 补码:-1 反码:-0 移码:127 无符号数:2556.10 在整数定点机中,设机器数采用1位符号位,写出±0的原码、补码、反码和移码,得出什么结论?可见,0的机器数表示中,原码和反码分为±0两种表示,而补码和移码都有唯一表示。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
19
计算机组成原理
(1) LOAD 指令周期流程
R[0] (M[6]): 将主存6号单元内容送R0, RS型指令
取指阶段的操作 MAR (PC) X (PC) Z ALU PC (Z) MDR (M[MAR]) IR ( MDR) 各操作对应的控制信号 PCout =ARin=1 Xin=1 +1 Zout=PCin=1 Read=DREin=1 DRIout=IRin=1
微指令的字长,也与容量有一定关系(!)。要求控制存储器快速。
33
计算机组成原理
2)微指令寄存器(IR) •存放从控存中读出的微指令 •是图中的哪部分? 3)微地址寄存器(AR) 存储访问CM的微地址
34
计算机组成原理
4)微地址产生逻辑
用于产生后续微指令地址。能作为后继微指令地址的有下列形式:
30
计算机组成原理
2)微操作的分类
微操作是计算机中最基本的操作,由于数据通路、逻辑功 能的关系,微操作可以分为相容性的和相斥性的微操作: •相容性的微操作 能同时并行执行的微操作 •相斥性的微操作 不能同时并行执行的微操作
31
计算机组成原理
图中相斥性的微操作有:
(
+ 、 – 、
M )
( 4 、 6、 8 )
13
计算机组成原理 2.指令周期流程
1)程序控制的过程,本质上是由控制器根据程序所包含的指令序列, 逐条执行指令的过程。 2)指令周期
一条指令从取出到执行完成所需时间 3)指令周期划分 (1)取指令周期: 根据PC的值取去主存储取指令; 如何形成后续指令地址。
(a)顺序执行指令时,将PC内容加当
R0out=DRIin=1 M[R[2]](MDR) DREout=Write=1
执行CPU周期用到的数据通路:
R2 → MAR 传送地址; 往主存存数据。
24
R0 → MDR → MEM
计算机组成原理
(5) JMP 指令周期流程
PC (IRA) : 将1000送入PC,实现无条件转移
(4)异常和中断处理:
处理运算中的异常及处理外部设备的中断服务请求等。 (5) 数据加工处理:
对数据进行算术、逻辑运算,或将数据在相关部件之间传送。
3
计算机组成原理 2.CPU的基本结构
4
计算机组成原理
5
计算机组成原理 1)控制器中各主要功能部件的作用:程序计数器PC
•给出并指示下一条指令的地址 •内容在取指完成后即可改变
前指令所占用的主存单元数 (b)当出现转移时,根据寻址方式、 转移条件、转移的目标地址等内容计算 得到。
14
计算机组成原理
(2)译码/取操作数周期 对指令寄存器中的操作码字段进行译 码并识别指令类型 根据指令地址码和寻址方式,从寄存 器或存储器中读取操作数。 不同的寻址方式可能具有不同的取操 作数周期。
1)用( )表示读取寄存器或主存地址的内容,如(PC)表示读取PC寄
存器中的内容; 2)用[ ]表示主存单元地址或寄存器堆中寄存器的编号,则:
M[6]表示主存6号单元,(M[6])表示读取主存6号单元的数据;
R[6]表示寄存器堆中6号寄存器,(R[6])表示读取寄存器堆中6号 寄存器的数据; M[(R[6])]表示寄存器堆中6寄存器内容所指主存单元;(M[(R[6])]) 表示读取寄存器堆中6寄存器内容所指主存单元的内容。为简化对主 存单元的表示和访问,将它们分别简化成M[R[6]]和(M[R[6]])。 3)用“AB”表示数据传送,其中B为数据源,A为目的端;
R[0] (R[0])+ (R[1]): 将R0和R1相加,结果送R0,RR型指令
执行阶段的操作 X (R[0]) Z ALU
对应的控制信号 R0out=Xin=1 R1out=1= ADD=1
R[0] (Z)
Zout = R0in=1
执行CPU周期用到的数据通路:
R0 →X→ ALU ;R1 → ALU 加数和被加数送ALU输入端 ALU → Z → R0 运算结果经Z写回寄存器R0。
下地址字段给出的地址是下条微指令地址,最终是否按照该 地址执行下一条微指令与是否进行条件测试及测试条件是否 成立等有关。
17
计算机组成原理 4.指令操作流程:基于单总线结构的处理器
18
计算机组成原理
根据指令周期的概念,任何指令第一个CPU周期都是取指周期,取 指周期中CPU要完成以下三件事: (1)根据PC的内容取出指令并送指令寄存器IR中保存(本书假定程序 首地址已存放在PC中); (2)修改PC的值;(这里假定计算机字长8位,采用单字长指令,主 存按字节编址); (3)对指令的操作码进行译码或测试,以确定指令在执行阶段将要 具体进行何种操作。
算术运算类指令大都要求双操作数, 因此,取操作数流程要经历两次,第 一次取源操作数,操作流程由源寻址 方式字段确定,第二次取目的操作数, 操作流程由目的寻址字段确定。
15
计算机组成原理
(3)执行周期
控制器向算术逻辑运算单元及数据通 路中的其它相关部件发送操作控制命 令,完成由指令操作码规定的动作, 包括传送结果及记录状态信息。 操作结果送到哪里由寻址方式确定; 状态信息(如溢出)记录在PSW中;
( 5 、 7、 9 )
图中相容性的微操作有: 1 、 2 、3 (4、6、8) 与 (5、7、9)两组中各取一个任意组合
32
计算机组成原理 2.微程序控制器的组成原理
1)控制存储器: 存放用来实现全部指令的所有微程序,是一种只读存储器,微程序固化 在其中,其容量取决于机器指令和每条指令微程序的长度,字长取决于
(a)取指CPU周期用到两条数据通路:
PC → MAR → MEM → MDR → IR
PC → X → ALU → Z → PC
(b)执行阶段用到的数据通路: IRA → MAR → MEM → MDR→ R0
20
计算机组成原理
(1) LOAD 指令周期流程
R[0] (M[6]): 将主存6号单元内容送R0, RS型指令
8
计算机组成原理
4)控制器中各主要功能部件的作用:操作控制器OC
•产生指令执行过程中所需要的控制信号
•实现指令的操作控制功能
9
计算机组成原理
5)控制器中各主要功能部件的作用:时序产生器
•对操作控制信号进行同步
•实现控制器的时间控制功能
计算机组成原理 6)控制器中各主要功能部件的作用:数据缓冲寄存器DR
第六章
中央处理器
计算机组成原理
本章知识点
6.1 CPU的功能和基本结构 CPU的基本功能和常见的CPU基本结构 6.2 指令执行的过程 1)数据通路的概念及组成 2)指令周期流程图 6.3时序与控制器 6.4微程序控制器的工作原理 1)微程序控制的基本概念 2)微程序控制器的组成原理 3)微指令的编码方法 4)微程序设计举例 6.5硬布线控制器的工作原理 1)硬布线控制器的模型 2)硬布线控制器的基本原理与设计方法
•微程序的入口地址 •顺序地址
•转移地址
35
计算机组成原理 3.微指令的的格式与微命令编码
1)微指令的格式
操作控制字段是微指令的主体,由若干微命令位组成。控制 字段中的每一位通常表示一个特定的微命令,微指令是否含 某个微命令,由该位的状态1或0决定。 判别测试字段指出微指令执行过程中需要测试的外部条件, 如进位、运算结果是否为零等;
•保存与主存之间交换的数据
11
计算机组成原理 7)控制器中各主要功能部件的作用:地址寄存器AR
•存放CPU将要访问的主存单元地址
12
计算机组成原理 6.2 指令执行的过程 1.数据通路的概念及组成
数据通路:数据在功能部件之间传送的路径; 数据在数据通路中的传送操作是在控制信号的控制下进行的; 数据通路的建立可用总线或专用通路两种方法来构建; 不同功能的指令及同一指令在执行的不同阶段的数据通路可不同; 数据通路的结构直接影响CPU内各种信息的传送路径、指令执行流程、 所需要的微操作控制信号及其时序安排和控制器的设计;
26
计算机组成原理
2.启停控制电路
启停控制逻辑的作用是保证节拍和脉冲 信号的完整性。即启动从第一个CPU周期 的第一个节拍脉冲前沿开始工作,停机在 一个CPU周期的最后一个节拍脉冲的下降 沿结束。只有这样才能保证时序信号脉冲
的完整性和指令功能的完整性。
27
计算机组成原理 6.4 微程序控制器的工作原理
28
计算机组成原理 微指令
程序
微程序
29
计算机组成原理
1)微命令和微操作 •控制部件与执行部件之间的联系
控制线
控制部件
反馈线 •微命令
执行部件
控制部件通过控制线向执行部件发出的各种控制信号(打开和关闭控制门)
•微操作 执行部件接受微命令后所进行的操作
•反馈线的作用
向控制部件反馈执行的状态信息,以便控制部件进行状态测试ห้องสมุดไป่ตู้
执行阶段的操作 PC (IRA)
对应的控制信号 IRout=PCin=1
执行CPU周期用到的数据通路:
IRA → PC
25
计算机组成原理 6.3时序与控制器
1.中央处理器的时序
过去的计算机采用主状态周期、节拍电位和节拍脉冲三级时序体制 来对操作控制信号进行定时控制.
主状态周期:一般对应指令的执行时间 节拍电位:对应指令执行的不同周期,如取指周期,以主存的工作周期为基础 节拍脉冲:完成一次微操作所需要的时间
•完成顺序控制的功能 •转移指令直接修改PC值
计算机组成原理 2)控制器中各主要功能部件的作用:指令寄存器IR
•保存当前正执行的指令