CPU时序资料
80868088 CPU的工作时序
微机原理第2章8086/8088系统结构8086/8088 的工作时序1. 时钟周期、总线周期、指令周期微机原理时钟周期：是CPU的基本时间单位，记为T，其值为计算机主频的倒数。
微机原理时钟周期：是CPU 的基本时间单位，记为T ，其值为计算机主频的倒数。
总线周期：CPU 通过总线对存储器或I/O 进行1次访问所需要的时间。
它至少包含4个T ，记为T 1,T 2,T 3,T 4.1. 时钟周期、总线周期、指令周期1. 时钟周期、总线周期、指令周期微机原理的时间，它包含一个或多个总线周期。
常采用MIPS（Million Instructions Per Second）作单位。
微机原理(1) 8086读总线周期T 1T 2T3T 4一个总线周期CLK A 19~A 16S 6~S 3A 19/S 6 ~ A 16/S 3DATA INAD 15 ~ AD 0ALE 低=I/O ，高=MM/IORD DT/R DENA 15~A 02. 读/写工作时序微机原理(2) 8086写总线周期T 1T 2T 3T 4一个总线周期CLK A 19 ~ A 16S 6 ~ S 3A 19/S 6 ~ A 16/S 3DATA OUTAD 15 ~ AD 0ALE 高=I/O ，低=MM/IOWRDT/R DENA 15~A 0微机原理(3)8086具有等待状态的读总线周期T 1T 2T 3T W 一个总线周期CLK A 19~A 16A 19/S 6 ~ A 16/S 3DATA INAD 15 ~ AD 0ALE 低=I/O ，高=MM/IORD DT/RDEN A 15~A 0T 4READYWAITREADYS 6~S 3微机原理(4) 8088读总线周期T 1T 2T 3T 4一个总线周期CLK A 19~A 16S 6~S 3A 19/S 6 ~ A 16/S 3DATA INAD 7 ~ AD 0ALE 高=I/O ，低=MIO/MRD DT/R DENA 7~A 0A 15 ~ A 8A 15~A 8微机原理例1:在8088 CPU 中对存储器进行读操作时,CPU 引脚的IO/M 、RD 、WR 、DT/R 的输出电平分别是什么？例2:在若在1个总线周期中，插入了3个T W ，请问在该总线周期中对READY 信号进行了几次采样？低电平低电平高电平低电平4微机原理下次课见。
微机原理第5章80868088CPU总线操作与时序
读周期
CPU从内存或I/O设备读取数据的过程，包括地 址发送、数据读取和数据返回三个阶段。
写周期
CPU向内存或I/O设备写入数据的过程，包括地址发送、数据写入和数据返回三 个阶段。
03
数据传输过程
读周期
总结词
在读周期中，CPU从内存中读取数据。
详细描述
读周期是CPU从内存中读取数据的过程。在读周期开始时，CPU通过地址总线发送要读取的内存地址，然后通过 数据总线从内存中读取数据。这个过程需要多个时钟周期，具体取决于数据的存储位置和CPU的速度。
然而，随着总线技术的不断发展，也 面临着一些技术挑战。例如，如何提 高总线的传输效率、降低能耗以及优 化系统性能等。为了解决这些问题， 需要不断进行技术创新和改进。
展望
未来，CPU总线技术将继续发挥其在 微机原理中的重要作用。随着技术的 不断进步和应用需求的增加，总线技 术将更加成熟和多样化。同时，随着 人工智能、大数据等新兴技术的发展 ，总线技术也将与这些领域进行更深 入的融合，为解决实际问题提供更多 可能性。
8086/8088 CPU的总线结构
地址总线
用于传输地址信息，确定要访问的内存单元或I/O 端口。
数据总线
用于传输数据信息，实现数据在CPU和内存或I/O 设备之间的传输。
控制总线
用于传输控制信号，控制CPU和内存或I/O设备之 间的操作。
总线操作时序
时钟信号
用于同步总线上的操作，确保数据传输的正确 性。
中断源
指引发中断的事件或异常情况，如输入/输出设备、定时器、故障等。
中断向量
指中断处理程序的入口地址。
中断响应过程
保存程序计数器
当发生中断时，CPU会自动将当前的程序计数器（PC）值保存到堆栈 中，以便在中断处理完毕后能够正确返回到原程序。
8086CPU系统、总线操作和时序
8086CPU系统、总线操作和时序8086CPU系统、总线操作和时序第⼀节 8086的引脚信号与功能回顾：8086/8088微型计算机的组成、结构及微机系统的⼯作过程，微机系统的存储器组织及相关概念。
本讲重点：8086/8088CPU的两种⼯作模式，8086/8088CPU的外部结构，即引脚信号及其功能。
讲授内容：⼀、 8086/8088微处理器⼯作模式及外部结构1．8086/8088CPU的两种⼯作模式为了适应各种使⽤场合，在设计8088/8086CPU芯⽚时，就考虑了其应能够使它⼯作在两种模式下，即最⼩模式与最⼤模式。
所谓最⼩模式，就是系统中只有⼀个8088/8086微处理器，在这种情况下，所有的总线控制信号，都是直接由8088/8086CPU 产⽣的，系统中的总线控制逻辑电路被减到最少，该模式适⽤于规模较⼩的微机应⽤系统。
最⼤模式是相对于最⼩模式⽽⾔的，最⼤模式⽤在中、⼤规模的微机应⽤系统中，在最⼤模式下，系统中⾄少包含两个微处理器，其中⼀个为主处理器，即8086/8086CPU，其它的微处理器称之为协处理器，它们是协助主处理器⼯作的。
与8088/8086CPU配合⼯作的协处理器有两类，⼀类是数值协处理器8087 另⼀类是输⼊/输出协处理器8089。
8087是⼀种专⽤于数值运算的协处理器，它能实现多种类型的数值运算，如⾼精度的整型和浮点型数值运算，超越函数（三⾓函数、对数函数）的计算等，这些运算若⽤软件的⽅法来实现，将耗费⼤量的机器时间。
换句话说，引⼊了8087协处理器，就是把软件功能硬件化，可以⼤⼤提⾼主处理器的运⾏速度。
8089协处理器，在原理上有点像带有两个DMA通道的处理器，它有⼀套专门⽤于输⼊/输出操作的指令系统，但是8089⼜和DMA控制器不同，它可以直接为输⼊/输出设备服务，使主处理器不再承担这类⼯作。
所以，在系统中增加8089协处理器之后，会明显提⾼主处理器的效率，尤其是在输⼊/输出操作⽐较频繁的系统中。
8086CPU时序
中断响应周期
中断响应周期
二、最小方式系统总线周期 总线保持请求和总线授予时序
当系统中CPU之外的总线主设备需要占用总线时，向CPU 之外的总线主设备需要占用总线时， 当系统中 之外的总线主设备需要占用总线时 发出一个总线保持请求信号HOLD，该信号可能与时钟信号不 发出一个总线保持请求信号 ， 同步。 到该信号时， 同步。CPU在每个时钟周期的上升沿检测到该信号时，在当前 在每个时钟周期的上升沿检测到该信号时 发出HLDA 总线周期的T4后或下一个总线周期的 后或下一个总线周期的T1后 发出 总线周期的 后或下一个总线周期的 后 ， CPU发出 信号，并让出总线。 信号，并让出总线。
二、最小方式系统总线周期
读周期
8086最小方式系统读总线周期时序图
二、最小方式系统读写时序
写周期
8086最小方式系统写总线时序图
二、最小方式系统总线周期
CPU中止现行程序 从CPU中止现行程序 转中断服务程序这 一过程, 一过程,用两个总线 周期。 周期。 第一个响应周期 ： AD15 AD0 /S7 15使AD15-AD0、/S7、 19/S /S6 16/S 悬空。 /S3 A19/S6-A16/S3悬空。 第二个响应周期 ： 外设向数据总线上 输送一个字节的中 断类型号。 断类型号。 每一响应周期的T 每一响应周期的 T1 状态输出一个高电 平脉冲， 平脉冲 ， 作为地址 锁存信号。 锁存信号。
5.2 8086系统总线时序 8086系统总线时序
一、基本概念
指令周期：执行一条指令所需要的时间， 指令周期：执行一条指令所需要的时间，有若干总线周期 组成。 组成。 总线周期（机器周期） CPU进行一次数据传输所需的时间。 总线周期（机器周期）：CPU进行一次数据传输所需的时间。 进行一次数据传输所需的时间 状态。 一个总线周期至少包括 4个T状态。 状态（时钟周期） CPU处理动作的最小单位位时间 处理动作的最小单位位时间。 T状态（时钟周期）：CPU处理动作的最小单位位时间。就 是时钟信号CLK的周期。 CLK的周期 是时钟信号CLK的周期。
CPU的时序
103 Fall 2006
3.6.2 Z-80指令的时钟周期数
字节数
LD A,Z
1
LD D,23H 2
LD L,(HL) 1
LD A,(2500H) 3
LD H,(IX+5) 3
LD DE,1234H 3
机器周期数 时钟周期数
1
4T
2
7T
2
7T
4
13T
5
19T (4,4,3,5,3)
3
10T
105 Fall 2006
3.6.4 读存贮器周期
读指令操作数/读存贮器周期(读存周期) 3T
e.g: LD A,(2500H)
3A 00 25 3字节,4机器周期
取3A M1周期
4
读00 读数(存)
3
读25 读数(存)
3
读2500H 读存
3
Note:读操作数与读存贮器本来是不同操作，但CPU对外操作一致，所以看 成一个。
1. 读存周期无等待时通常持续3T
4. 从T3下降沿至T4下降沿,MREQ+RFSH=0,表示CPU运行 DRAM进行刷新
5. T3,T4期间，CPU可进行内部操作.(指令译码，CPU内部执 行)
6. 如果T2下降沿时刻,CPU WAIT输入线=0 本周期可以延长。
109
Fall 2006
M1周期时序图
读存贮器周期的时序图
110 Fall 2006
最简单的指令只有一个周期，M1周期，1字节指令，指令涉及操作仅限于 CPU内(ADD A,D LD A,L)
1. 一个M1周期(无等待)通常持续4T 2. 在T1,T2期间A15~A0=PC. A.BUS给出待取指令地址,在T3,T4期间
CPU时序概要
每条指令都由一个或几个机器周期组成。在MCS—51系统中， 有单周期指令、双周期指令和四周期指令。
四周期指令只有乘、除两条指令，其余都是单周期或双周期指令。
S1Байду номын сангаас
P1 P2
S2
P1 P2
S3
P1 P2
S4
P1 P2
S5
P1 P2
S6
P1 P2
S1
P1 P2
S2
P1 P2
S3
P1 P2
S4
P1 P2
S5
P1 P2
S6
再读下一
条指令
P1 P2
P1 P2
S1
S2
（c）单字节，双周期指令 例：INC DPTR
读 操 作 码 （ 读下一个操作码 无取指无ALE
MOVX） P1 P2
MCS-51单片机各种周期的相互关系
指令周期
机器周期
机器周期
S1
S2
S3
S4
S5 S6
S1
S2
S3
S4
S5
S6
P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2
XTAL2 (OSC)
振荡周期 时钟周期
MCS-51的定时单位从小到大依次是节拍,状态,机器周期,指令周期
在XTAL1和XTAL2两端跨接石英晶 体及两个微调电容就构成了稳 定的自激振荡器。
电容器Cl和C2通常都取20pF-50pF， 对振荡频率有微调作用。
CPU的结构和功能
指令周期
资料仅供参考
程序的执行过程：
冯. 诺依曼 结构的计算机执行程序的顺序： 1. 正确从程序首地址开始. 2. 正确分步执行每一条指令，并形成下条待 执行指令的地址. 3.正确并自动地连续执行指令，直到程序的最 后一条指令.
指令周期
资料仅供参考
•指令的执行过程
—读取指令
指令地址送入主存地址寄存器
30 000 006
40 000 006
STA
00S0TA006
c
缓冲寄存器DR
数据总线DBUS
40
c
指令寄存器IR
指令周期
资料仅供参考
NOP指令和JMP指令的指令周期
NOP指令是一条空指令，包含两个CPU周期，第一个周 期取指令，第二个周期执行指令，因是空指令，所以操作 控制器不发出任何控制信号。
指令周期的基本概念
1. 指令周期：CPU每取出并执行一条指令，都要完成一系列 的操作，这一系列操作所需用的时间通常叫做一个指令 周期。
2. 机器周期：指令周期常常用若干个CPU周期数来表示， CPU周期也称为机器周期。
3. 时钟周期：由于CPU内部的操作速度较快，而CPU访问一 次内存所花的时间较长，因此通常用内存中读取一个指 令字的最短时间来规定CPU周期。而一个CPU周期时间又 包含有若干个时钟周期（通常称为节拍脉冲或T周期，它 是处理操作的最基本单位）。这些时钟周期的总和则规 定了一个CPU周期的时间宽度。
资料仅供参考
状态条件寄存器
程序记数器PC 000 02451 000000002241
地址寄存器AR
地址总线ABUS
算术逻辑单元
ALU
累加器AC 000 006
+1
8086CPU的总线操作与时序教案
第7章 8086CPU的总线操作与时序本章首先介绍了8086CPU的时钟周期、总线周期和指令周期的基本概念，然后详细介绍了基本的总线周期、主要总线操作及其总线周期，以及总线操作的时序问题，也即总线上有关信号的时间关系，这些对微机系统的设计和应用都是非常重要的。
7.1 时钟周期、总线周期和指令周期8086CPU执行一条指令是由取指令、译码和执行等操作组成的，为了使8086CPU的各种操作协调同步进行，8086CPU必须在时钟信号CLK控制下工作，时钟信号是一个周期性的脉冲信号，一个时钟脉冲的时间长度称为一个时钟周期(Clock Cycle)，是时钟频率（主频）的倒数，时钟周期是计算机系统中的时间基准，是计算机的一个重要性能指标，也是时序分析的刻度，8086的主频为5MHz，时钟周期为200ns，8086-1的主频为10MHz，时钟周期为100ns。
8086CPU要通过总线才能与外部交换信息，CPU通过总线接口单元与外部交换一次信息，称为一次总线操作，所耗用的时间称为一个总线周期(Bus Cycle)，也称机器周期（Machine Cycle）。
一个总线周期由若干个时钟周期组成，总线操作的类型不同，总线周期也不同。
一个总线周期内完成的数据传输，一般有传送地址和传送数据两个过程。
8086CPU执行一条指令所需要的时间称为指令周期（Instruction Cycle），一个指令周期由若干个总线周期组成，不同指令的指令周期不是等长的，最短为一个总线周期，长的指令周期，如乘法指令周期，长达124个时钟周期。
7.2 系统的复位操作8086CPU的RESET引脚是用于系统复位的，可完成系统复位和启动操作，RESET信号由时钟发生器8284A接收外电路的复位请求信号进行同步整形处理后输入CPU，有效信号至少保持4个时钟周期，如果是冷启动，有效信号至少保持50us。
当CPU 检测到RESET 引脚上的上升沿时，就停止正在进行的所有操作，处于初始化状态，进行复位，直到RESET 信号变为低电平。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
8051一般上电就复位，振荡器及时钟发生器也同 时开始工作，CPU的工作时序就从此开始了 复位后，PC内容为0000H，使单片机从起始地址 0000H单元开始执行程序。 单片机的复位方式有上电复位和按键手动复位两 种。 复位电路中的电阻、电容数值的设置，是要保证 在RST引脚处至少保持2个机器周期(24个振荡周 期)的高电平而完成复位过程的，也就是在斯密 特触发器的输入端维持在最低阈值电压以上足够 长时间，使斯密特触发器产生一个正脉冲。
每条指令都由一个或几个机器周期组成。在MCS—51系统中， 有单周期指令、双周期指令和四周期指令。 四周期指令只有乘、除两条指令，其余都是单周期或双周期指令。
MCS-51单片机各种周期的相互关系
指令周期 机器周期 机器周期 S1 S4 S2 S3 S4 S5 S6 S1 S2 S3 S5 S6 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 振荡周期 XTAL2 (OSC) 时钟周期
P1 P2 P1 P2 P1 P2 P1
读下一个操作码（丢弃）
P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2
再读下一 条指令
P1 P2
S1
S2
S3
S4
S5
S6
S1
S2
S3
S4
S5
S6
S1
S2
（c）单字节，双周期指令 例：INC DPTR 读操作码（ MOVX ） P P P P P
地址 译码
指令的处理都包 括取指（取操作 码或操作数）和 执行（指令的逻 辑功能）两个阶 段，每出现一次 ALE信号，CPU 就进行一次取指 操作
寄存器区 数据缓冲器 内部控制信号 指令 寄存器 译码 外部数据总线DB
时钟及清零
外部控制总线CB
复位及复位电路
HMOS型805l的复位结构见图。
复位引脚RST通过片内一个斯密特触发器与片内复位电路 相连。斯密特触发器用来脉冲整形及抑制噪声，其输出在 每个机器周期的S5P2时被复位电路采样一次。如果输出2 个机器周期(24个振荡周期)的高电平的正脉冲，805l便执 行内部复位。
外部振荡脉冲信号
8051也可使用外部振荡脉冲 信号，由XTAl2端引脚输入， 直接送至内部时钟电路。因 为XTAL2的逻辑电平与TTL 电平不兼容，所以应接一个 上拉电阻(5．1k)。 外部振荡脉冲源方式常用于 多片8051同时工作，以便于 同步。
机器周期和指令周期
计算机的一条指令由若干个字节组成。执行一条指令需要多 长时间则以机器周期为单位。 所谓一个机器周期是指CPU访问存储器一次所需要的时间。 例如取指令、读存储器、写存储器等等。 MCS—51的一个机器周期包括12个振荡周期，分为六个S状态： S1一S6。而每个状态又分为两拍，称为P1和P2。 因此，一个机器周期中的12个振荡周期表示为SlPl、SlP2、 S2Pl，……，S6P2。 若采用6MHz晶体振荡器，则每个机器周期恰为2us。
MCS-51指令的取指/执行时序
例:
取指过程 执行过程
运算器 ①② 累加器A
MOV A,#09H
程序计数器
74H 09H
;把09H送到累加器A中
外部地址总线AB
地址寄存器
0002H PC= 0000H 0001H
内 部 数 据 总 线
0000H
存 储 器
(PC) (PC) (PC) 0002H 0001H 0 0 0 0 1 0 0 1 0000H 0 1 1 1 0 1 0 0
1 2 1 2
P1
P2
1
读下一个操作码 无取指无ALE P （丢弃） P P P P P P P P P P P
2 1 2 1 2 1 2 1 2 1 2
无取指
P2 P1 P2 P1 P2 P1
1
再读下一 条指令 P P P
2 1 2
S1
S2
S3
S4
S5
S6
S1
S2
S3
S4
S5
S6
S1
S2
地址 数据（DATA） （d）单字节，双周期指令，如MOVX 访问外部存储器
读下一个操作 码（丢弃） P P P P P
1 2 1 2 1
P2
S1
S2
S3
S4
S5
S6
S1
（a） 单字节，单周期指令 例：MOV A R1 读操作码
P1 P2 P1 P2 P1 P2 P1 P2
读第二字节
P1 P2 P1 P2 P1 P2
S1
S2
S3
S4
S5
S6
S1
（b） 双字节，单周期指令 例：ADD A dir 读操作码
二、CPU执行指令时序
S1 XTAL2 (OSC) ALE
P1 P2 P1
S2
P2 P1
S3
P2 P1
S4
P2 P1
S5
P2 P1
S6
P2 P1
S1
P2 P1
S2
P2 P1
S3
P2 P1
S4
P2 P1
S5
P2 P1
S6
P2 P1
操作码
P1 P2 P1 P2 P1 P2 P1 P2
CPU时序和复位电路
时钟电路用于产生单片机工作所需要的时钟 信号. 时序所研究的是指令执行中各个信号的相互 关系 单片机本身就如同一个复杂的同步时序电路, 为了保证同步方式的实现,电路应在唯一的时 钟信号控制下严格的按时序进行工作. 。
片内振荡器及时钟信号的产生
805l芯片内部有一个高增益反相 放大器，用于构成振荡器。反 相放大器及输入端为XTAL1，输 出端为XTAL2，分别为8051的引 脚19和18。 在XTAL1和XTAL2两端跨接石英晶 体及两个微调电容就构成了稳 定的自激振荡器。 电容器Cl和C2通常都取20pF-50pF， 对振荡频率有微调作用。 振荡频率范围是1．2—12MHZ。
MCS-51的定时单位从小到大依次是节拍,状态,机器周期,指令周期 节拍P:振荡脉冲的周期,也成为时钟周期. fOSC 状态S:一个状态S包含两个节拍,其前半周期对应的节拍叫P1,后半周期对应的 节拍叫P2. fosc/2 机器周期:一个机器周期的宽度为6个状态,依次表示为S1-S6,由于一个机器周 期共有12个振荡脉冲周期,因此机器周期就是振荡脉冲的12分频. fosc/12 指令周期:执行一条指令所需的时间称为指令周期,可包含1-4个机器周期,