数字电子技术实验练习内容
数字电子技术试验
实验二 三态门和OC门的研究
一、实验目的
(1) 熟悉两种特殊的门电路：三态门和OC门；
(2) 了解“总线”结构的工作原理。
二、实验原理
数字系统中，有时需把两个或两个以上集成逻辑门的输出端连接起来，完成一定的
辑 功 能 。 普 通 TTL门 电 路 的 输 出 端 是 不 允 许 直 接 连 接 的 。 图 2_1示 出 了 两 个 TTL门 输 出 短
低电平两种输出状态外，还有第三种输出状态——高阻态。处于高阻态时，电路与负载
之间相当于开路。图( a ) 是使能端高电平有效的三态与非门，当使能端EN =1时，电为正
常的工作状态，与普通的与非门一样，实现y =
；当EN =0时，为禁止工作
状态，y输出呈高阻状态。图(b)是使能端低电平有效的三态与非门，当
图3_2_7 三态门总线传输方式
表3_2_1 单向总线逻辑功能
表3_2_2 双向总线逻辑功能
三、预习要求 (1)根据设计任务的要求，画出逻辑电路图，并注明管脚号。 (2)拟出记录测量结果的表格。 (3)完成第七项中的思考题1、2、3。
四、实验内容图3_2_8 设计要求框图 1、用三态门实现三路信号分时传送的总线结构。框图如图3_2_8所示，功能如表 3_2_3所示。
Rc值 的 大 小 会 影 响 输 出 波 形 的 边 沿 时 间 ， 在 工 作 速 度 较 高 时 ，Rc的 取 值 应 接 近
Rc(min)。
2．三态门
三态门，简称TSL(Three-state Logic)门，是在普通门电路的基础上，附加使能控和
控制电路构成的。图3_2_6所示为三态门的结构和逻辑符号。三态门除了通常的高电和
图1.2
表1.2
数字电子技术基础实验(1)
观察逻辑门对信号的控制作用
• 74LS27（或非门）
• 74LS86（异或门）
• 74LS240
用作选通电路 /EN是整个电路使能端，/EN=0时，G1 工作，G2禁止，Y=/A1;/EN=1时，G1 禁止，G2工作，Y=/A2。 G1、G2构成两个开关。
注意：非门没有专门的芯片，用一片 74LS00（与非门），使其中一个管脚 始终保持高电平即可实现非门的逻辑。
数字电子技术基础实验
实验一：TTL逻辑功能测试
实验目的
• 熟悉常用逻辑门的逻辑功能。 • 掌握门电路逻辑功能的测试方法 • 用基本的门电路组合实现特定逻辑 功能 • 注意：TTL74系列门电路芯片的供 电电压Vcc范围是4.75v-5.25v，过 高会烧掉芯片。
实验内容
• 74LS00（与非门）
1.脉冲信号的产生 2.示波器的使用
数字电子技术基础实验-8选1数据选择器74LS151
8选1数据选择器74LS151简介74LS151是一种典型的集成电路数据选择器，为互补输出的8选1数据选择器，它有3个地址输入端CBA，可选择D0～D7 ８个数据源，具有两个互补输出端，同相输出端Ｙ和反相输出端Ｗ。
74LS151引脚图选择控制端（地址端）为C～A，按二进制译码，从8个输入数据D0～D7中，选择一个需要的数据送到输出端Y，G为使能端，低电平有效。
（1）使能端G＝1时，不论C～A状态如何，均无输出（Y＝0，W＝1），多路开关被禁止。
（2）使能端G＝0时，多路开关正常工作，根据地址码C、B、A的状态选择D0～D7中某一个通道的数据输送到输出端Y。
如：CBA＝000，则选择D0数据到输出端，即Y＝D0。
如：CBA＝001，则选择D1数据到输出端,即Y＝D1，其余类推。
74LS151功能表数据选择器的应用数据选择器除实现有选择的传送数据外，还有其他用途，下面介绍几种典型应用。
（1）逻辑函数产生器从74LS151的逻辑图可以看出，当使能端G=0时，Y是C、B、A和输入数据D0～D7的与或函数。
式中mi是C、B、A构成的最小项。
显然。
当Di＝１时，其对应的最小项mi在与或表达式中出现，当Di＝0时，对应的最小项就不出现。
利用这一点，不难实现组合逻辑函数。
已知逻辑函数，利用数据选择器构成函数产生器的过程是，将函数变换成最小项表达式，根据最小项表达式确定各数据输入端的二元常量。
将数据选择器的地址信号C、B、A作为函数的输入变量，数据输入D0～D7，作为控制信号，控制各最小项在输出逻辑函数中是否出现，使能端Ｇ始终保持低电平，这样8选1数据选择器就成为一个3变量的函数产生器。
例1 试用8选1数据选择器74LS151产生逻辑函数解：把式变换成最小项表达式：显然D3、D5、D6、D7，都应该等于１，而式中没有出现的最小项m0，m1，m2，m4的控制变量D0、D1、D2、D4都应该等于０，由此可画出该逻辑函数产生器的逻辑图：、例2 试用与上例相同的8选1数据选择器产生从表中可以看出，凡使L值为1的那些最小项，其控制变量应该等于１，即D1、D2、D4、D7等于１（对应XYZ：001、010、100、111），其他控制变量均等于０。
数字电子技术实验指导书(答案) PPT
1片
（三）实验内容
• １．测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系。
• ２．测试二输入四或非门74LS02一个或非门的输入和输出之间的逻辑关系。
• ３．测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系。
• 1.将器件的引脚７与实验台的“地（GND）”连接，
1、测试74LS00逻辑关系接线图及测 试结果
1 K1
K2 2
3 LED0
图1.1 测试74LS00逻辑关系接线图
输入 输出
引脚1 L L H H
引脚2 L H L H
引脚3 H H H L
表1.1 74LS00真值表
2、测试74LS02逻辑关系接线图及测 试结果
K1 2 K2 3
1 LED0
图1.2 测试74LS28逻辑关系接线图
二 、 TTL、HC和HCT器件的电压传输特性
5．在不考虑输出负载能力的情况下，从上述观点可以得 出下面的推论
（１）74H CT芯片和74HC芯片的输出能够作为 74LS芯片的输入使 用。
（２）74LS芯片的输出能够作为74HCT芯片的输入使用。 实际上，在考虑输出负载能力的情况下，上述的推论也是正确
数字电子技术实验指导书(答案)
一、基本逻辑门电路性能（参数）测试
（一）实验目的
１.掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。 ２.熟悉TTL中、小规模集成电路的外型、管脚和使用方法。 （二）实验所用器件
ｌ.二输入四与非门74LS00
1片
２.二输入四或非门74LS02
1片
３.二输入四异或门74LS86
的。应当指出，虽然在教科书中和各种器件资料中，74LS芯片的 输出作为74HC芯片的输入使用时，推荐的方法是在74LS 芯片的 输出和十5Ｖ电源之间接一个几千欧的上拉电阻，但是由于对 74LS芯片而言，一个74HC输入只是一个很小的负载，74LS芯片 的输出高电平一般在３.5V～4.5V之间，因此在大多数的应用中， 74LS芯片的输出也可以直接作为74HC芯片的输入。
数字电子技术实验考试题目
电子技术实验考试方案
考试时间：第15周周二下午，每场60分钟
考试地点：实验室
考试方案：实际操作和报告两部分。
题目：
1、使用74LS138和必要门电路实现一位全加器。
2、使用74LS138和必要门电路实现一位全减器。
3、使用74LS253和必要门电路实现一位全加器。
4、使用74LS253和必要门电路实现一位全减器。
5、使用74LS160和必要门电路实现36进制计数器，
要求显示0-35。
6、使用74LS160和必要门电路实现36进制计数器，
要求显示1-36。
7、使用74LS160和必要门电路实现72进制计数器，
要求显示0-71。
8、使用74LS160和必要门电路实现72进制计数器，
要求显示1-72。
每个同学从8个题目中现场抽取一个，同一试验台的两个同学一个做组合电路，一个做时序电路。
实验报告：
做完实验，待老师验收后，方可写实验报告。
实验报告必须包括：实验任务；所选用的芯片以及数量；所设计的电路图（组合电路要有真值表）及简单工作原理三部分内容。
可以带书，电路图等资料，自备尺子、橡皮等文具。
成绩评定：考试占50%，平时成绩50%。
数字电子技术实验-组合逻辑电路设计
学生在使用实验箱时，应注意遵守实验室规定，正确连接电源和信号线， 避免短路和过载等事故发生。
实验工具介绍
实验工具类型
数字电子技术实验中常用的实验工具包括万用表、示波器、信号 发生器和逻辑分析仪等。
实验工具功能
这些工具用于测量电路的各种参数，如电压、电流、波形等，以及 验证电路的功能和性能。
01
02
03
逻辑门
最基本的逻辑元件，如与 门、或门、非门等，用于 实现基本的逻辑运算。
触发器
用于存储一位二进制信息， 具有置位、复位和保持功 能。
寄存器
由多个触发器组成，用于 存储多位二进制信息。
组合逻辑电路的设计方法
列出真值表
根据逻辑功能，列出输入和输 出信号的所有可能取值情况。
写出表达式
根据真值表，列出输出信号的 逻辑表达式。
05 实验结果与分析
实验结果展示
实验结果一
根据给定的逻辑函数表达式，成 功设计了对应的组合逻辑电路， 实现了预期的逻辑功能。
实验结果二
通过仿真软件对所设计的组合逻 辑电路进行了仿真测试，验证了 电路的正确性和稳定性。
实验结果三
在实际硬件平台上搭建了所设计 的组合逻辑电路，经过测试，实 现了预期的逻辑功能，验证了电 路的可实现性。
路图。
确保电路图清晰易懂，标注必要 的说明和标注。
检查电路图的正确性，确保输入 与输出之间的逻辑关系正确无误。
连接电路并测试
根据逻辑电路图，正确连接各 逻辑门和输入输出端口。
检查连接无误后，进行功能测 试，验证电路是否满足设计要 求。
如果测试结果不符合预期，检 查电路连接和设计，并进行必 要的调整和修正。
数字电子技术实验-组合逻辑电路 设计
数字电子技术基础实验
《数字电子技术基础实验》实验报告学院：学号：姓名：专业：实验时间：实验地点：2016 年12 月Figure 5.51 n位移位寄存器一、实验目的及要求编写testbench 验证Figure 5.51源代码功能，实现n位移位寄存器。
了解并熟悉移位寄存器的工作原理功能；熟悉n位移位寄存器的逻辑功能。
所需功能：实现所需功能需要R，Clock，L，w，Q，5个变量，其中参数n 设为缺省值16，以定义触发器的个数。
当时钟信号Clock从0变为1时刻，正边沿触发器做出响应：当L=0时，对输出结果Q进行向右移位，将w的值赋给Q的最高位，实现移位；当L=1时，将输入R的值寄存在Q中；所需EDA工具及要求：Modelsim：1、在Modelsim中建立工程，编写Figure 5.51 模块的源码；2、编写Figure 5.51 的测试模块源码，对Figure 5.51 进行仿真、测试，观察仿真波形图并进行分析等；Synplify Pro：1、使用Synplify Pro对Figure 5.51 进行综合，得到RTL View、Technology View、综合报表等，进行观察、分析等；二、实验内容与步骤1、在Modelsim中建立工程，编写Figure 5.51 模块的源码；本题实现的是一个n位移位寄存器，触发器对时钟信号Clock敏感，为正边沿敏感型。
L实现对Q的控制，若L=1，则将R寄存到Q中；若L=0，则对Q向右移位。
如下图是一个4位移位寄存器图表说明了该四位移位寄存器的移位过程module shiftn (R, L, w, Clock, Q);parameter n = 16;input [n-1:0] R;input L, w, Clock;output reg [n-1:0] Q;integer k;always @(posedge Clock)if (L)Q <= R;elsebeginfor (k = 0; k < n-1; k = k+1)Q[k] <= Q[k+1];Q[n-1] <= w;endendmodule这是可用于表示任意位宽的移位寄存器的代码，其中参数n设为缺省值16，以定义触发器的个数。
数字电子技术习题课
输出波形
第9页/共36页
第5章、触发器
例5：画出与或非门的输出端T以及在时钟CP作用下触发器输出波形。 设触发器初态为零。
CP
A
B
C
T
（a）
Q
Q
电路及输入波形 第10页/共36页
（b）
第5章、触发器
解：该触发器是下降沿触发的JK触发器，触发器的两个输入端J和K连 在一起，构成T触发器。与或非门的输出构成T触发器的输入信号，若 T=1，Q翻转；若T=0，Q保持。输出波形见下图。
都没有发生变化，所以由CP下降沿的R、S值决定输出状态。
第一个CP下降沿：S=1，R=0，触 发器输出置1，Q由初态0变1；
第二个CP下降沿：S=0，R=1，触 发器输出复位，Q由1变0；
第三个CP下降沿：S=0，R=0，触 发器输出保持原来值，Q仍为0；
第四个CP下降沿：S=1，R=1，触 发器输出不确定，Q为不定；
题5.19 试写出图P5.19（a）中各电路的次态函数（即Q1 、 n1Q 2、n1Q 3、n1Q 4 n1 与现态和输入变量之间的函数式），并画出在图P5.19（b）所给定信 号的作用下Q1、Q2、Q3、Q4的电压波形。假定各触发器的初始状态 均为Q=0。
图P5.19
第30页/共36页
第5章、触发器
图P5.15
第25页/共36页
第5章、触发器
解：此图为带异步置位、复位的上升沿触发的JK触发器，由图可知：
异步置位、复位端均为高电平 有效，SD始终接“0”无效，所以输 出不会出现异步置位的情况；RD初 始为1，所以触发器输出初始状态为 复位状态0。
由边沿触发器的特点可知：边 沿触发器的输出状态仅取决于边沿 时刻瞬间的输入数据。图中注意RD 值的变化情况。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电子技术实验练习内容
实验二 TTL与非门的应用
一、实验内容
1．用五个二输入与非门设计一个半加器。
2．用二输入与非门设计一个三开关控制同一灯泡电路，要求三个开关能够独立控制灯泡的亮灭。
3．用一个四输入与非门和三个二输入与非门设计一个电路，实现函数∑
,9,8,7,6,5,4(
10
,
)
ABCD
(m
F。
要求只有原变量输入、没有反变量输
,
14
=)
11
,
13
,
12
入。
4．用九个二输入与非门设计一个一位全加器。
二、思考题
1．TTL门电路的闲置输入端应如何处理？
2．写出影响TTL与非门扇出系数的两个重要参数的概念。
3．TTL门电路的电压传输特点是什么？
实验三 CMOS与非门的应用
一、实验内容
1．用CD4011与非门设计一个同或门电路和一个异或门电路。
2．利用一块CD4011设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关熄灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关熄灭电灯。
3．密码锁共有三个按钮，当三个按钮未按下或第一个按钮单独按下时，锁既不打开也不报警；只有当三个按钮同时按下、或者第一个第二个按钮同时按下、或者第一个第三个按钮同时按下时，锁才能被打开，当按下按钮不属于上述状况时，将发出报警信息。
要求：用两块CD4011设计逻辑电路，使用的与非门数量最少，以达到最佳设计方案。
二、思考题
1．CMOS集成电路或门、或非门的闲置输入端如何处理？
2．CMOS集成电路的电压传输特性有什么特点？
3．CMOS集成与非门、与门的闲置输入端如何处理？
实验五组合逻辑电路的设计
一、实验内容
1．用74LS86和74LS00设计四开关控制同一灯泡电路，要求四个开关能够独立控制灯泡的亮灭。
2．用74LS86、CD4081、CD4071设计一个一位全加器电路。
3．用异或门、与门设计一个半加器电路。
4．用异或门和与非门设计一个一位全加器电路。
二、思考题
1．74LS54与或非门的闲置端如何处理？
2．写出下列逻辑电路的输出逻辑表达式并化简为最简与或式，说明电路的功能
实验六 译码器的应用
一、实验内容
1．用74LS138和74LS20设计一个半加器电路。
2．用74LS138和74LS20设计一个一位全加器电路。
3．用74LS138和74LS20设计一个电路，控制由红、黄、绿三个指示灯表示三台设备的工作状况。
要求：红灯发光表示有一台设备工作不正常；黄灯发光表示有两台设备工作不正常；红、黄灯均发光表示三台工作不正常；绿灯发光表示三台工作正常。
4．用74LS138和74LS20设计一个电路，实现逻辑函数C B C A B A Y ++=
二、思考题
1．复习74LS138的功能表。
2．复习CD4511的功能表。
3．复习共阴、共阳数码管的电平驱动。
实验七 数据选择器的应用
一、实验内容
1．用74LS151设计三输入多数表决电路。
2．用74LS151设计四输入多数表决电路。
3．用74LS151和74LS00设计一个照灯控制电路，要求在4个不同的地点都能独立地开灯和关灯
4．用74LS153和非门设计一个全减器电路。
二、思考题
1．用数据选择器实现函数，当函数输入变量数小于或大于数据选择器的地址端时，如何处理？
2．分析下面电路，写出真值表和其相应的函数。
实验八触发器的应用
一、实验内容
1．用74LS74设计一个八进制异步加法计数器。
2．用74LS74设计一个八进制异步减法计数器。
3．JK触发器转换成D触发器。
4．JK触发器转换成T触发器。
二、思考题
1．说明你所设计电路的工作原理。
2．触发器d R、d S端的功能作用是什么？
3．如何计数器清零或将计数器初始状态置1？
实验九计数器的应用
一、实验内容
1．用两块CD40192和一块74LS00，设计一个二十八进制加法计数器，写出工作原理；
2．用两块CD40192和一块74LS20，设计一个三十五进制加法计数器，写出工作原理；
3．用两块CD40192和一块74LS20，设计一个二十八进制减法计数器，写出工作原理；
4．利用复位法将一块CD40192设计成九进制加法计数器，写出工作原理；5．用一块CD40192和74LS00设计一个七进制加、减法计数器，写出工作原理；
二、思考题
1．同步、异步计数器的概念。
2．CD40192功能表中执行加法、减法计数功能的条件。
3．复位法设计N进制计数器的方法。
4．所设计的计数器的工作原理。
实验十移位寄存器的应用
一、实验内容
1．用CD40194设计右移环形计数器；
2．用CD40194设计左移环形计数器；
二、思考题
1．移位寄存器CD40194实现清零、送数、左移、右移的条件；
2．说明右移、左移环形计数器的工作原理。
3．右移、左移环形计数器的有效状态及无效状态。
说明：
上述实验内容同学们可以通过仿真实验来设计并测试，无需到实验室复习。
（注：文档可能无法思考全面，请浏览后下载，供参考。
）。