组合逻辑电路习题解答
第4章 组合电路-习题解答
第四章 组合逻辑电路4.1 分析题图4.1所示的电路，写出Y 的逻辑表达式。
题图4.1解：在图中标出各级输出变量，有12314234,,,T A T B T T B AB T T A BA Y T T ABBA AB BA A B=========+=⊕4.2 求题图4.2所示电路中F 的逻辑表达式，化简成最简与或式，列出真值表，分析其逻辑功能，设计出全部改用与非门实现这一逻辑功能的电路。
题图4.2解：在图中标出各级输出变量，有12341252345,,(),()T AC T B T A CT T T AC B A C B T T T B A C F T T A B C ABC===+=+=+=+==+=⊕=+ 真值表如下：A B CF0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 11 0 0 0 0 0 0 1显然，此电路可实现三人一致功能。
F A B C ABC A B C ABC =+=所以，其与非门逻辑电路如下4.3 分析题图4.3所示电路。
题图4.3解：在图中标出各级输出变量，有1232425121362746157,,T T ABT T C ABC T T C AB C T T C ABC F TT ABC T F ABCT T T ABC AC BCF T T ABC AC BC ABC AB C=====+=+========++=+=+++=+4.4 分析题图4.4所示电路，求输出F 的逻辑函数表达式并化简，用最少的或非门实现。
题图4.4解：在图中标出各级输出变量，有123123,T A B C T A B T B T T F T A B=++=+=++==+其或门形式如下：4.5 分析题图4.5所示电路，说明其逻辑功能。
题图4.5解：在图中标出各级输出变量，有10020031141152301001200123111245111111,,T A B T A B T A B T A B T T T S T A B C T A B S T T A B C C T T A B A C B C =⊕==⊕====⊕===⊕=⊕⊕=+=++此图可实现二位全加器的功能。
组合逻辑电路习题解答
复习思考题3-1 组合逻辑电路的特点 从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。
任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。
3-2 什么是半加什么是全加区别是什么若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。
两个同位的加数和来自低位的进位三者相加，称为全加。
半加是两个1位二进制数相加，全加是三个1位二进制数相加。
3-3 编码器与译码器的工作特点 编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。
译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。
3-4 用中规模组合电路实现组合逻辑函数是应注意什么问题中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。
3-5 什么是竞争-冒险产生竞争-冒险的原因是什么如何消除竞争-冒险在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。
门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。
消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。
习 题3-1试分析图所示各组合逻辑电路的逻辑功能。
解： (a)图 (1) 由逻辑图逐级写出表达式：)()(D C B A Y ⊕⊕⊕=(2) 化简与变换：令DC Y B A Y ⊕=⊕=21则 21Y Y Y ⊕=(3)由表达式列出真值表，见表。
输入 中间变量 中间变量 输出 A B C D Y 1 Y 2 Y 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 10 0 0 0 1 1 1 1 1 1 1 1 0 0 0 00 1 1 0 0 1 1 0 0 1 1 0 0 1 1 00 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0(4)分析逻辑功能：由真值表可知，该电路所能完成的逻辑功能是：判断四个输入端输入1的情况，当输入奇数个1时，输出为1，否则输出为0。
习题3 组合逻辑电路分析与设计 数字电子技术 含答案
1习 题 3组合逻辑电路分析与设计数字电子技术[题3.1] 分析图题3.1所示电路，列出真值表，写出输出函数表达式，并说明电路的逻辑功能。
解：由电路图得真值表如下所示：所以：AB 时，11Y = A B 时，31Y = A B =时，21Y =电路实现比较器的功能。
A ，B 是输入；Y 1，Y 2，Y 3分别是A<B ，A=B ，A>B 时的输出。
[题3.2] 分析图题3.2所示电路，说明电路的逻辑功能。
2解：电路的逻辑函数表达式为：(10Y S EN A S EN B EN Y EN ⎧=⋅⋅+⋅⋅=⎪⎨=⎪⎩时）；输出高阻态（时）电路的逻辑功能是：在使能条件EN=1且S=0时，输出A ；在使能条件EN=1且S=1时，输出B ；使能条件EN=0时，输出高阻态。
电路实现数据选择器的功能。
[题3.3] 图题3.3是一个密码锁控制电路。
开锁条件是必须将开锁开关闭合，且要拨对密码。
如果以上两个条件都得到满足，开锁信号为1，报警信号为0，即锁打开而不报警。
否则，开锁信号为0，报警信号为1。
试分析该电路的密码是多少。
解：1Y S ABCD =⋅2Y S ABCD =⋅分析电路可知：电路的密码是1001。
[题3.4] 图题3.4所示电路由4位二进制比较器7485和4位二选一数据选择器74157组成。
其中74157控制端B A /的控制作用为：B A /=0时，Y i =A i ,否则，Y i =B i 。
试分析图示电路的逻辑功能。
3解：当A B ≤时，输出A ；当A B 时，输出B ；所以电路的功能是输出A ，B 中较小的数。
[题3.5] 某建筑物的自动电梯系统有五个电梯，其中三个是主电梯（设为A 、B 、C ），两个备用电梯。
当上下人员拥挤，主电梯全被占用时，才允许使用备用电梯。
现需设计一个监控主电梯的逻辑电路，当任何两个主电梯运行时，产生一个信号（Y 1）,通知备用电梯准备运行；当三个主电梯都在运行时，则产生另一个信号（Y 2），使备用电梯主电源接通，处于可运行状态。
电子技术——几种常用的组合逻辑电路习题及答案
第六章几种常用的组合逻辑电路一、填空题1、（8-1易）组合逻辑电路的特点是：电路在任一时刻输出信号稳态值由决定（a、该时刻电路输入信号；b、信号输入前电路原状态），与无关（a、该时刻电路输入信号；b、信号输入前电路原状态），属于（a、有；b、非）记忆逻辑电路。
2、（8-2易）在数字系统中，将具有某些信息的符号变换成若干位进制代码表示，并赋予每一组代码特定的含义，这个过程叫做，能实现这种功能的电路称为编码器。
一般编码器有n个输入端，m个输出端，若输入低电平有效，则在任意时刻，只有个输入端为0，个输入端为1。
对于优先编码器，当输入有多个低电平时，则。
3、（8-3易，中）译码是的逆过程，它将转换成。
译码器有多个输入和多个输出端，每输入一组二进制代码，只有个输出端有效。
n 个输入端最多可有个输出端。
4、（8-2易）74LS148是一个典型的优先编码器，该电路有个输入端和个输出端，因此，又称为优先编码器。
5、（8-4中）使用共阴接法的LED数码管时，“共”端应接，a~g应接输出有效的显示译码器；使用共阳接法的LED数码管时，“共”端应接，a~g应接输出有效的显示译码器，这样才能显示0~9十个数字。
6、（8-4中）译码显示电路由显示译码器、和组成。
7.（8-4易）译码器分成___________和___________两大类。
8.（8-4中）常用数字显示器有_________,_________________,____________等。
9.（8-4中）荧光数码管工作电压_______，驱动电流______，体积_____，字形清晰美观，稳定可靠，但电源功率消耗______，且机械强度_____。
10．（8-4中）辉光数码管管内充满了_________，当它们被______时，管子就发出辉光。
11.（8-4易）半导体发光二极管数码管（LED）可分成_______，_______两种接法。
12.（8-4中）发光二极管正向工作电压一般为__________。
3组合逻辑电路习题解答
自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。
输入输出均为低电平有效。
当输入7I 6I 5I …0I 为时，输出2Y 1Y 0Y 为 010 。
4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 。
5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。
6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。
9．多位加法器采用超前进位的目的是简化电路结构 × 。
（√，× ） 10．组合逻辑电路中的冒险是由于 引起的。
A ．电路未达到最简 B ．电路有多个输出 C ．电路中的时延 D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？A ．在输出级加正取样脉冲B ．在输入级加正取样脉冲C ．在输出级加负取样脉冲D ．在输入级加负取样脉冲 12．当二输入与非门输入为 变化时，输出可能有竞争冒险。
A ．01→10B ．00→10C ．10→11D ．11→01 13．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。
A ．011 B ．100 C ．101 D ．010 14．数据分配器和 有着相同的基本电路结构形式。
数字电子技术第4章组合逻辑电路习题解答
、已知8421BCD可用7段译码器，驱动日字LED管，显示出十进制数字。指出下列变换真值表中哪一行是正确的。（注：逻辑“1”表示灯亮）
D
C
B
A
a
b
c
d
e
f
g *
0
0
0
0
0
0
0
0
0
0
0
0
4
0
1
0
0
0
1
1
0
0
1
1
7
0
1
1
（1）试分析电路，说明决议通过的情况有几种。
（2）分析A、B、C、D四个人中，谁的权利最大。
习题图
解：（1）
（2）
ABCD
L
ABCD
L
0000
0001
0010
0011
0100
0101
0110
0111
0
0
0
1
0
0
1
1
1000
1001
1010
1011
1100
1101
1110
1111
0
0
0
1
0
1
1
1
(3)根据真值表可知，四个人当中C的权利最大。
3) 用与或非门实现。
解：（1）将逻辑函数化成最简与或式并转换成最简与非式。
根据最简与非式画出用与非门实现的最简逻辑电路：电路略。
(2 ）由上述卡偌图还可得到最简或与表达式：
即可用或非门实现。
（3）由上步可继续做变换：
第8章 组合逻辑电路习题解答
Y = BCD + ACD + ABD + ABC = BCD ⋅ ACD ⋅ ABD ⋅ ABC
全部用二输入端与非门实现：
Y = BCD + ACD + ABD + ABC
= CD ⋅ AB + BD ⋅ AC = CD ⋅ AB ⋅ BD ⋅ AC = CD ⋅ AB ⋅ BD ⋅ AC
8.5 根据下列各逻辑式，画出逻辑图。 （1）Y=(A+B)C；（2）Y=AB+BC；（3）Y=(A+B)(A+C)；（4）Y=A+BC；（5）Y=A(A+B)+BC
第 8 章 组合逻辑电路
201
8.6 用与非门组成下列逻辑门： （1）与门 Y=ABC； （2）或门 Y=A+B+C； （3）非门 Y = A ； （4）与或门 Y=ABC+DEF； （5）或非门 Y = A + B + C 。
204
第 8 章 组合逻辑电路
8.11 试写出题 8.11 图各逻辑电路图的逻辑表达式。
题 8.11 图
图（a） F = A ⋅ B ⋅ C ⋅ D = A ⋅ B ⋅ C + D 图（b） A + B ⋅ ( A + B) = A + B + B + C = A + B + B ⋅ C 图（c） F = A ⋅ B ⋅ A ⋅ B = AB + BA
题 8.2 图
8.3 某门的两个输入变量 A、B 的状态波形如题 8.3 图所示。试画出与门输出变量 Y1 的
200
第 8 章 组合逻辑电路
第04章 组合逻辑电路习题解
4.7写出下图所示电路的逻辑函数表达式,其中以S3,S2, 写出下图所示电路的逻辑函数表达式,其中以 , , 写出下图所示电路的逻辑函数表达式 S1,S0作为控制信号,A,B作为输入数据,列表说明输出 作为控制信号, , 作为输入数据 列表说明输出Y 作为输入数据, , 作为控制信号 的作用下与A, 的关系 的关系. 在S3–S0的作用下与 ,B的关系. 的作用下与
4.12试画出用 线-8线译码器 试画出用3线 线译码器 线译码器74LSl38和门电路产生如下多输 试画出用 和门电路产生如下多输 出逻辑函数的逻辑图. 出逻辑函数的逻辑图.
Y1 = AC Y2 = AB C + AB C + BC Y3 = B C + AB C
C B A 1
A0 A1 A2 S1 & S2 S3 EN
1,由波形图得到真值表 ,
A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F 0 0 1 1 0 0 1 0 1 1 1 1 1 1 1 0
能对输入信号设置优先级并总是对优先级最高的一 个输入信号进行编码的编码器称作优先编码器. 个输入信号进行编码的编码器称作优先编码器. 变量处打" 表示该变量不管取什么值对输出没有 变量处打"X"表示该变量不管取什么值对输出没有 影响, 影响,在写出函数与或式中表示这是一个并项后消 去的因子. 去的因子.
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
错了自我检测题有些题答案1组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关，与以前的输入信号无关。
2. 在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为竞争冒险。
3. 8线一3线优先编码器74LS148的优先编码顺序是匚、匚、I5、…、匚，输出为丫2 Y i Y o。
输入输出均为低电平有效。
当输入I7 I6 I5…I o为时，输出丫2 Y i Y o为010<4. 3线一8线译码器74HC138处于译码状态时，当输入 AAA=001时，输出Y7〜丫0 =__5 •实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫数据分配器6 •根据需要选择一路信号送到公共数据线上的电路叫数据选择器。
7•一位数值比较器，输入信号为两个要比较的一位二进制数，用A、B表示，输出信号为比较结果：Y A> B)、YZ)和Y(A V B)，则Y(A>B)的逻辑表达式为^AB。
&能完成两个一位二进制数相加，并考虑到低位进位的器件称为全加器。
9 •多位加法器采用超前进位的目的是简化电路结构x o(v，x )10. __________________________________ 组合逻辑电路中的冒险是由于引起的。
A.电路未达到最简 B .电路有多个输出C.电路中的时延 D .逻辑门类型不同11. 用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的A.在输出级加正取样脉冲 B .在输入级加正取样脉冲C.在输出级加负取样脉冲 D .在输入级加负取样脉冲12. __________________________ 当二输入与非门输入为 变化时，输出可能有竞争冒险。
A. 01~ 10 B . 00 T 10 C . 10 T 11 D . 11~ 01 13. ____________________________________________ 译码器74HC138的使能端取值为 ________________________________________________ 时，处于允许译码状态。
A . 011 B .00 C . 101 D . 01014 .数据分配器和有着相同的基本电路结构形式。
A. 加法器 B . 编码器 C .数据选择器 D 译码器 15 .在二进制译码器中， 若输入有 4位代码，则输出有 个信号。
A. 2 B . 4 C . 8 D . 1616 .比较两位二进制数 A =AA >B=BBb 当A>B 时输出 F =1, 则F 表达式是OF A J A ° B J B 。
A . F A 1B 1 C. F A J B J A J B J A QB QD . F A J B J A Q 17 .集成4位数值比较器 74LS85级联输入I A <B 、 等的4位数据时，输出F A <B 、 A. 010 B .001 F A =B F A >B 分别为 _____ C . 100 D 18 .实现两个四位二进制数相乘的组合电路，应有 B . 9 C . 1019 .设计一个四位二进制码的奇偶位发生器 A. 8 门。
A. 2 20 .在图中，能实现函数(a) B oI A =B、 I A >B 分别接001，当输入二个相 .011个输出函数。
D . 11 （假定采用偶检验码） 个异或 AB BC 的电路为 A .电路 （a ） B .电路（b ） C （b ） 图 .电路（c ）(c).都不是1 .分析图所示组合逻辑电路的功能，要求写出 与-或逻辑表达式，列出其真值表，并说明电路的逻辑功能。
解：COAB ^BGAC S ABC (A B C)CO ABC (A B C) AB BC ACABC AAB BC AC BAB BC AC CAB BC ACABC AB BCC BAC AC CAB BAABC ABC ABC ABC真值表电路功能：一位全加器，A B为两个加数，C为来自低位的进位(似乎错了) ，S是相加的和，CC是进位。
2 •已知逻辑电路如图所示，试分析其逻辑功能。
图解: (1)逻辑表达式P1 ABC , P2 BP] B ABC , P3 AR AABC , P4CR CABCF P2P3P4 B ABC A ABC C ABC B ABC AABC CABCABC (A B C)(A B C)( A B C)A BC ABC ABC ABC ABC AB C(2)真值表(3)功能从真值表看出，AB（=OOO或ABC I11时，F=0,而A B C取值不完全相同时，F=1。
故这种电路称为“不一致”电路。
3•试用与非门设计一组合逻辑电路，其输入为3位二进制数，当输入中有奇数个 1 时输出为1，否则输出为0。
解：（1）真值表(2) F ABC ABC ABC ABC ABC ABC ABC ABC (无法用卡诺图化简)(3) 逻辑图4. 4位无符号二进制数A （A3AA1A）,请设计一个组合逻辑电路实现：当0<A v 8 或12W A v 15时，F输出1，否则，F输出0。
解：（1 ）真值表：A A A1 A F A A A1 A F0 0 0 0 1 1 0 0 0 00 0 0 1 1 1 0 0 1 00 0 1 0 1 1 0 1 0 00 0 1 1 1 1 0 1 1 00 1 0 0 1 1 1 0 0 10 1 0 1 1 1 1 0 1 10 1 1 0 1 1 1 1 0 10 1 1 1 1 1 1 1 1 0（2）表达式（3）电路图F A3 A2 A1 A2 A o⑷如果要求用与非门实现，则:F A3 A2 A1 A2 A0 A3 A2 A1 A0A3A2 A A0 A3 A2 A1 A0逻辑图:5 •约翰和简妮夫妇有两个孩子乔和苏，全家外出吃饭一般要么去汉堡店，要么去炸鸡店。
每次出去吃饭前，全家要表决以决定去哪家餐厅。
表决的规则是如果约翰和简妮都同意，或多数同意吃炸鸡，则他们去炸鸡店，否则就去汉堡店。
试设计一组合逻辑电路实现上述表决电路。
解：（1）逻辑定义：A、B C D分别代表约翰、简妮、乔和苏。
F=1表示去炸鸡店, F=0表示去汉堡店。
（2）真值表A B C D F A B C D F0 0 0 0 10 1 0 0 0 「00 0 0 1 0 1 0 0 1 00 0 1 0 0 1 0 1 0 00 0 1 1 0 1 0 1 1 10 1 0 0 0 1 1 0 0 10 1 0 1 0 1 1 0 1 10 1 1 0 0 1 1 1 0 10 1 1 1 1 1 1 1 1 1（3）用卡诺图化简（4）逻辑图F=ABACDBCD6•试设计一个全减器组合逻辑电路。
全减器是可以计算三个数X、Y、BI的差，即D=X-Y-CI。
当X v Y+BI时，借位输出B0置位。
解：设被减数为X,减数为Y,从低位来的借位为BI，则1位全减器的真值表如图（a）所示，其中D为全减差，B0为向高位发出的借位输出。
（1由卡诺图得D X Y B IB o YB I X B I XY电路图7 •设计组合逻辑电路，将 4位无符号二进制数转换成格雷码。
解：(1)列出4位二进制码T4位格(2)根据真值表分别画出输出变量G3, G, G, G0的卡诺图，如图所示。
化简后，得G3 B3, G2 B3 B2, G i B2 B i , G o B i B o(3)由逻辑表达式得电路实现，如图所示。
&请用最少器件设计一个健身房照明灯的控制电路，该健身房有东门、南门、西门，在各个门旁装有一个开关，每个开关都能独立控制灯的亮暗，控制电路具有以下功能：(1 )某一门开关接通，灯即亮，开关断，灯暗；(2) 当某一门开关接通，灯亮，接着接通另一门开关，则灯暗；(3 )当三个门开关都接通时，灯亮。
解：设东门开关为A,南门开关为 B,西门开关为C。
开关闭合为1,开关断开为0。
灯为Z等暗为0,灯亮为1。
根据题意列真值表如下：(2)画出卡诺图如图所示。
(3) 根据卡诺图，可得到该逻辑电路的函数表达式：Z ABC ABC ABC ABC ABC (3)根据逻辑函数表达式，可画出逻辑电路图如图所示。
9.设计一个能被 2或3整除的逻辑电路，其中被除数A、B C D是8421BCD编码。
规定能整除时，输出L为高电平，否则，输出L为低电平。
要求用最少的与非门实现。
（设0能被任何数整除）解：（1）真值表（2）用卡诺图化简L A BC D A BC D A BCD（3）逻辑图10.如图所示为一工业用水容器示意图，图中虚线表示水位，A、B C电极被水浸没时会有高电平信号输出，试用与非门构成的电路来实现下述控制作用：水面在A、B间，为正常状态，亮绿灯G;水面在B、C间或在A以上为异常状态，点亮黄灯Y;面在C以下为危险状态，点亮红灯R。
要求写出设计过程。
图解：（1）真值表（2）卡诺图化简(3)逻辑图11•试用卡诺图法判断逻辑函数式Y (代B, C, D =E m( 0, 1, 4, 5, 12, 13, 14, 15)(b )d （1,2,14），求Y 的无竞争冒险的最是否存在逻辑险象，若有，则采用增加冗余项的方法消除，并用与非门构成相应的电 路。
解：卡诺图如图（a ）所示。
最简逻辑函数式为：Y AC AB此函数存在逻辑险象。
只要如图所示增加冗余项 BC 即可，逻辑式变为：Y AC AB BC AC AB BC用与非门构成的相应电路如图（b ）所示。
(a )12. 已知 Y(A, B,C,D) m(0,3,7,8,9,10,11,12,13) 简与-或式。
解：卡诺图如图所示:Y AC B D ACD ABC上式中ABC 为冗余项，以消除竞争冒险。
13. 某一组合电路如图所示，输入变量（ A , B , D ）的取值不可能发生（0, 1, 0）的 输入组合。
分析它的竞争冒险现象，如存在，则用最简单的电路改动来消除之。
图解：解法1:从逻辑图得到以下表达式：F ABC BC D AC根据表达式得到卡诺图：但由于从卡诺图可见，包围圈有两处相切，因此存在竞争冒险现象。
可以通过相切点 位置增加一个乘积项，得 F ABC BCD AC ACD ABD进一步分析，当 ACD 000时，F B B ，由于输入变量（A , B, D ）的取值不可能发生（0, 1, 0）的输入组合，因此，当ACD000时，B必然为0，不会产生竞争冒险。
因此,处于工作状态的译码器C、D应输入的状态C D①00②01③10A B Y0Y2Y3000111 011011 101101电路图为:解法二：如果逻辑表达式在某种取值下，出现 F A A、F B B、F C C、FDD，就有可能出现竞争冒险。