Altiumdesigner规则检查常出的问题汇总
AltiumDesigner设计报错问题总结
Altium Desig ner设计报错问题总结在编译原理图时，引脚和连线旁边出现很多红线，提示erro r：signal withn odriv er。
原理图没有加入到Pro ject里。
第一次导入没问题，但是改了个元件的封装，在更新一下（Design—Update SCH），点击导入时出现Unko wnPin。
解决方案一：把第一张PC B删掉，新建一个PC B再倒入。
解决方案二：把改过的元件在PCB中删除，再倒入。
以上问题本应该是没问题的，但是可能是我们使用的盗版软件的原因。
用altiu mdesi gner画完图编译后，出现几百警告，几乎的所有的都是Offgridp in 画的图在项目中去编译，的不能编译，如果文件不在项目中的话，就会出现你说的不在网络的提示。
你的元件没有在原理图上真正形成电气上的连接。
你的元件库没有被软件别。
没有你建一个项目文件，把你的原理图放在里去做编译，这样就不会出错了。
是因为你原理图中的元件引脚尺寸和你设置的栅格尺寸不对应，导致系统无法识别而报错，引脚长度尺寸必需设置成栅格尺寸的整数倍！！！你把你做的原理图元件重新再画一遍，再编译，问题解决！！!双面板应该都有哪些La yer?B ottom Layer底层铜皮，双面板必须要T opLay er顶层铜皮，双面板必须要T opOve rLaye r顶层丝印，一般需要，也有节约成本不做的。
B ottom OverL ayer底层丝印，一般不需要，底层放原件的话，也可以加。
T op/Bottom Solde rmask顶层底层阻焊层，就是“绿油”，一般需要，也有节约成本不做的。
M echin ical1/4机械层1/4，板边以及板内开槽，1无金属化，4有金属化。
ALTIUM DESIGNER 制板 问题集锦
Altium 公开课问题集锦(003)1、如何在原理图库中COPY一个元件到另一个库？答：有些人采用比较拙劣的方法，选中元件的组成部件(包括管脚和图形等)，然后COPY，到另一个库中新建一个元件，然后PASTE，这样做除了麻烦之外，还有一个问题就是没法COPY原来元件的那些参数属性。
正确的做法应该是在sch library面板下,选择要COPY的component，可以单选，也可以按住ctrl或shift多选，点右键copy，然后在另一个库中同样通过sch library面板，在components 栏里点右键paste，就可以将刚才选中的器件一次全部copy过来，包括所有的PIN脚，图形，参数，以及指定的PCB封装名称等等所有信息。
2、是否可以将一个原理图库里的所有器件的所有参数信息导出一个类似EXCEL的表格供查阅？答：Altium Designer的库工具提供了三种report功能，在主菜单reports下面可以看到。
Reports->Component可以将当前选中的component的pin和part信息报告出来。
Reports->Library List可以将当前库中所有的component名称列出，并在库文件保存的路径下生成一个同名的.csv文件，这个文件会列出库中所有component的所有参数属性。
Reports->Library Report则会将当前库中所有component的所有信息用一个doc文件图文并茂地详细描述出来，包括pin脚，参数，指向的每个PCB footprint以及仿真模型，3D模型的属性，图形等等。
3、在PCB库中如何建立异形焊盘答：在PCB库中，先放置普通焊盘，而对于异形焊盘的描述可以采用其他元素如fill, line等来实现，这样做好的库封装被调用到PCB设计的时候会产生一个附加的元素无网络的问题，这时候需要在PCB设计环境下使用design->netlist->configure physical nets来对这些无网络的元素进行处理，如下图，执行指定的操作，即可为异形焊盘的附加元素添加与原焊盘一致的网络。
Altium Designer常见问题(整理)
1、Altium Designer PCB布线时，如何设置电器删格（注：当我点击交互式布线时，鼠标放在焊盘上，发现焊盘上原来会显示的正六边形没有了，看在哪儿设置能把那个圈圈显示出来呢？）电气栅格，就是你的光标距离某些对象小于一定距离时，会自动吸附过去，这样可以提高光标定位的精度，解决某些对象不在移动栅格上的问题。
a）在PCB页面右键→Options→Board Options...→Electrical Grid勾上Range设置捕捉距离。
b）在PCB页面按快捷键D+O，Electrical Grid勾上2、设置原理图图纸大小。
在PCB页面右键→Options -> sheet…standard style3、altium designer 如何把原理图和pcb图转换成pdffile——smart pdf——next——选择current Document[****.SchDoc]一项——next——在该页面下选择你的原理图文件或者连你的pcb文件也一同选上——next——next——next——next——在这个页面下你看你个人喜好了，如果不想多生成什么文件的话就把下面那个save setting to output job document的对勾去掉——finish，之后就好了。
pdf文件就保存在你的工程文件夹下4、altium designer 9怎么画斜线Shift+Space将走线方式更改至Any Angle（任意角度）后即可拉斜线。
如果切换走线方式不出现Any Angle的话，检查Preferences中是不是勾选了Restrict to 90/45°。
请问Restrict to 90/45°在哪能找到在PCB编辑器界面下，快捷方式T、P，在preferences里面找5、Altium Designer技巧：如何确定PCB板大小选择【Design】->【Board Shape】->【Define from selected objects】6、altium designer 如何在pcb时把底板增大Design >> Board Shape >> Redefine Board Shape7、Altium Designer 中在PCB环境下怎么一次性修改元件标号字体大小?在PCB环境下，单击一个TXT，然后右击，find similar object（shift+F）就会弹出你第一个窗口，object kind栏里面选择same 应用确认，发现所有的txt都被选中，然后打开你第二个对话框，就会有Text Height 和Text Width两个栏，然后修改就行了。
ProtelDXP错误总结
ProtelDXP错误总结1、画原理图时，电源部分中，整流桥之前的交流输入怎么画？用贝赛尔曲线：2、如果我一次性没做完，下次又再另一台电脑上接着做的，储存的文件名又不一样，能不能有什么好的方法能让我借用上次的封装库，不让我在电路上重新一个一个的相关联.3、首先我要感谢老师给我的机会让我能把在制版中遇到的问题提出来,我的问题是我在画原理图的过程中,当在我自己的库和软件自带的库中找不到我需要的元气件,我就到老师给的田老师的那两个库去找,但是我把我自己的工程所有的保存了之后打开老师给的那两个库,点了YES后发现我自己的工程不见了,并且库里的六个文件只能出来一个显示在PROJECT上,我只有到FILE里面去找,很麻烦,不知道别人遇到过这种问题没有?有没有解决的办法?谢谢老师了,呵呵.让ProtelDXP中一定要有你的库文件。
4、要做一个三位数码管，用一个方框表示三个数码管和用三个数码管集成一个有区别吗？如图：一个三位：用三个一位集成一个三位：用三个集成一个时，就如做TL084一样，一个芯片里有四个放大器，用三个一位数码管集成一个时，a~dp是公用的引脚，1~3是位选。
这两种方法有没有区别？注意相同部分管脚的连接要一致；5、PCB原理图中器件太多，怎么样找到自己想要的器件？JC ：jump to compent.PCB中的过滤器原理图中的NavigateCTRL + F6、电阻、电容的封装有好多种，它们有什么区别？封装对应的是实际器件，不同的封装是为了满足不同的实际需要，成本，体积，质量等。
7、当我们修改有一个元器件的封装后，但由于该类元器件较多，不想一个一个删除，再添加，该怎么办？更新，8、怎样查找同类元器件？9、怎样布铜？Place\polygon plane;10、当PCB界面小了，怎样扩大它的界面？Design\Board shape\Redefine Board shape11、如何封装六位数码管？查资料，根据管脚间距、管脚数量、管脚直径做封装；12、如何在DXP中彻底删除一个工程？工程上点右键结束工程；13、不是很清楚层的意义，特别是铺铜的时候，在哪一层铺什么线的铜，是不是有严格的规定？搞清楚TOP，BOTTOM，TOP overly，BOTTOM overly，keepout等14、如何给画好的八个数码管为一体的原理图做一个封装？同上11题；15、如何把“Free document”中的内容添加到自己已建的工程中？拖动或添加到工程；16、怎么把PCB版中的电容的体积缩小一些？更改封装；17、问：内层有一层是GND、一层是VCC，那在顶层或底层是否有必要给VCC覆铜？我们平常的双层板是没有内层的；四层板的化，有VCC和GND内层;18、我们电路板上的电源是由电源电路的交流电源稳压过来的直流电压，但在连图时却不知道该将它作为输出还是直接由电压标志表示。
AltiumDesigner（DXP）错误提示解释
AltiumDesigne r (DXP) 错误提示解释最近设计不少电路，遇到一些编译错误。
有一些陌生的英文看起来不是很理解。
收集一下这些错误的中英对译，需要的时候来这里查询。
Ⅰ.Error Reporti ng 错误报告A：Violati ons Associa ted with Buses 有关总线电气错误的各类型（共12项）◆bus indices out of range 总线分支索引超出范围◆Bus range syntaxerrors总线范围的语法错误◆Illegal bus range values非法的总线范围值◆Illegal bus definit ions 定义的总线非法◆Mismatc hed bus label orderin g 总线分支网络标号错误排序◆Mismatc hed bus/wire objecton wire/bus 总线/导线错误的连接导线/总线◆Mismatc hed bus widths总线宽度错误◆Mismatc hed bus section index orderin g 总线范围值表达错误◆Mismatc hed electri cal types on bus 总线上错误的电气类型◆Mismatc hed generic s on bus (first index) 总线范围值的首位错误◆Mismatc hed generic s on bus (secondindex) 总线范围值末位错误◆Mixed generic s and numeric bus labelin g 总线命名规则错误B：Violati ons Associa ted Compone nts 有关元件符号电气错误（共20项）◆Compone nt Impleme ntatio ns with duplica te pins usage 元件管脚在原理图中重复被使用◆Compone nt Impleme ntatio ns with invalid pin mapping s 元件管脚在应用中和PCB封装中的焊盘不符◆Compone nt Impleme ntatio ns with missing pins in sequenc e 元件管脚的序号出现序号丢失◆Compone nt contani ng duplica te sub-parts 元件中出现了重复的子部分◆Compone nt with duplica te Impleme ntatio ns 元件被重复使用◆Compone nt with duplica te pins 元件中有重复的管脚◆Duplica te compone nt models一个元件被定义多种重复模型◆Duplica te part designa tors 元件中出现标示号重复的部分◆Errorsin compone nt model paramet ers 元件模型中出现错误的的参数◆Extra pin found in compone nt display mode 多余的管脚在元件上显示◆Mismatc hed hiddenpin compone nt 元件隐藏管脚的连接不匹配◆Mismatc hed pin visibil ity 管脚的可视性不匹配◆Missing compone nt model paramet ers 元件模型参数丢失◆Missing compone nt models元件模型丢失◆Missing compone nt modelsin model files 元件模型不能在模型文件中找到◆Missing pin found in compone nt display mode 不见的管脚在元件上显示◆Modelsfound in differe nt model locatio ns 元件模型在未知的路径中找到◆Sheet symbolwith duplica te entries方框电路图中出现重复的端口◆Un-designa ted parts requiri ng annotat ion 未标记的部分需要自动标号◆Unusedsub-part in compone nt 元件中某个部分未使用C：violati ons associa ted with documen t 相关的文档电气错误（共10项）◆conflic ting constra ints 约束不一致的◆duplica te sheet symbolname 层次原理图中使用了重复的方框电路图◆duplica te sheet numbers重复的原理图图纸序号◆missing child sheet for sheet symbol方框图没有对应的子电路图◆missing configu ration target缺少配置对象◆missing sub-project sheet for compone nt 元件丢失子项目◆multipl e configu ration targets无效的配置对象◆multipl e top-level documen t 无效的顶层文件◆port not linkedto parentsheet symbol子原理图中的端口没有对应到总原理图上的端口◆sheet enter not linkedto child sheet 方框电路图上的端口在对应子原理图中没有对应端口D：violati ons associa ted with nets 有关网络电气错误（共19项）◆addinghiddennet to sheet 原理图中出现隐藏网络◆addingitems from hiddennet to net 在隐藏网络中添加对象到已有网络中◆auto-assigne d ports to devicepins 自动分配端口到设备引脚◆duplica te nets 原理图中出现重名的网络◆floatin g net labels原理图中有悬空的网络标签◆globalpower-objects scope changes全局的电源符号错误◆net paramet ers with no name 网络属性中缺少名称◆net paramet ers with no value 网络属性中缺少赋值◆nets contain ing floatin g input pins 网络包括悬空的输入引脚◆nets with multipl e names 同一个网络被附加多个网络名◆nets with no driving source网络中没有驱动◆nets with only one pin 网络只连接一个引脚◆nets with possibl e connect ion problem s 网络可能有连接上的错误◆signals with multipl e drivers重复的驱动信号◆sheetscontain ing duplica te ports 原理图中包含重复的端口◆signals with load 信号无负载◆signals with drivers信号无驱动◆unconne cted objects in net 网络中的元件出现未连接对象◆unconne cted wires 原理图中有没连接的导线E：Violati ons associa ted with others有关原理图的各种类型的错误(3项)◆No Error 无错误◆Objectnot complet ely withinsheet boundar ies 原理图中的对象超出了图纸边框◆Off-grid object原理图中的对象不在格点位置F：Violati ons associa ted with paramet ers 有关参数错误的各种类型◆same paramet er contain ing differe nt types 相同的参数出现在不同的模型中◆same paramet er contain ing differe nt values相同的参数出现了不同的取值Ⅱ.Compara tor 规则比较A：Differe nces associa ted with compone nts 原理图和PCB上有关的不同(共16项) ◆Changed channel class nam e 通道类名称变化◆Changed compone nt class name 元件类名称变化◆Changed net class name 网络类名称变化◆Changed room definit ions 区域定义的变化◆Changed Rule 设计规则的变化◆Channel classes with extra members通道类出现了多余的成员◆Compone nt classes with extra members元件类出现了多余的成员◆Differe nce compone nt 元件出现不同的描述◆Differe nt designa tors 元件标示的改变◆Differe nt library referen ces 出现不同的元件参考库◆Differe nt types 出现不同的标准◆Differe nt footpri nts 元件封装的改变◆Extra channel classes多余的通道类◆Extra compone nt classes多余的元件类◆Extra compone nt 多余的元件◆Extra room definit ions 多余的区域定义B：Differe nces associa ted with nets 原理图和PCB上有关网络不同（共6项）◆Changed net name 网络名称出现改变◆Extra net classes出现多余的网络类◆Extra nets 出现多余的网络◆Extra pins in nets 网络中出现多余的管脚◆Extra rules 网络中出现多余的设计规则◆Net class with Extra members网络中出现多余的成员C：Differe nces associa ted with paramet ers 原理图和PCB上有关的参数不同（共3项）◆Changed paramet er types 改变参数类型◆Changed paramet er value 改变参数的取值◆Objectwith extra paramet er 对象出现多余的参数。
Altium-designer-规则检查常出的问题汇总
Altium designer 规则检查常出的问题汇总Altium designer 规则检查常出的问题汇总1．Rule Violations Count违反数2．Short-Circuit Constraint (Allowed=No) (All),(All)短路约束=不允许)(全部),(全部)3．Un-Routed Net Constraint ( (All) ) 26Un-Routed净约束(所有)26岁4．Clearance Constraint (Gap=9mil) (All),(All)间隙约束(间隙= 9 mil)(全部),(全部)5．Power Plane Connect Rule(Relief Connect )(Expansion=20mil) (ConductorWidth=10mil) (Air Gap=10mil) (Entries=4) (All)功率平面连接规则(救济连接)(扩展= 20 mil)(导体宽= 10 mil)(气隙= 10 mil)(条目= 4)(全部)06．Width Constraint (Min=8mil) (Max=20mil) (Preferred=15mil) (All)宽度约束(Min = 8 mil)( Max= 20 mil)(优先15例mil)(全部)问题应该出在你设置和实际的冲突，你的Protel所设置的最小线宽是25mil，最大线宽也是25mil，默认线宽还是25mil，这本没错，但可能是你的某根GND线不是25mil，或者你用了覆铜，而覆铜的线条（Track Width）也不是25mil，所以才出错！建议在Design 的Rule里设置一下Width Constraint的最大和最小线宽，调整到合适范围，就不会报错了。
7．Height Constraint (Min=0mil) (Max=1000mil) (Prefered=500mil) (All)高度约束(Min = 0 mil)( Max = 1000 mil)(优先= 500 mil)(全部)8．Hole Size Constraint (Min=1mil) (Max=150mil) (All)孔尺寸约束(Min = 1 mil)( Max = 150 mil)(全部)修改尺寸，设计孔大于你设置的规则的值9．Hole To Hole Clearance (Gap=6mil) (All),(All)洞孔间隙(间隙= 6 mil)(全部),(全部)引脚安全间距问题，一般是封装的问题，如果确定封装没问题，这个错误基本你可以忽略。
altium designer 常见错误及处理
电气检测时出现Hole Size Constraint (Min=1mil) (Max=100mil) (All)怎么处理最佳答案导致出现这个错误的原因就是由于你的PCB中钻孔的尺寸与PCB规则中的设定尺寸冲突。
解决方法有两个：1）更改规则检查内容，不再上报钻孔尺寸错误冲突。
具体方法就是：快捷键T D 打开规则检查窗口，在Rules To Check中，将Hole Size后面两个框内的勾去掉，这样就不会再报此类错误。
2）更新钻孔尺寸规则，让你的钻孔正常化。
具体方法是：快捷键 D R 打开规则编辑窗口，在Design Rules内找到Hole Size并双击打开进行规则编辑；将最大值和最小值更改为包含你的PCB上钻孔的最大尺寸和最小尺寸后即可。
un-routed net constraint ( (all) )错误T+D,工具里面的设计规则检查ALTIUM DESIGNER 导入PCB时提示some nets were not able to matched. Try to match these manualy?具体解决方案如下：解决方案1：然后新建一个PCB文件，再次更新的时候就会出现这个问题。
发表一下个人意见，然后你有更改过原理图的某些网络。
你原先更新过一次PCB，可以将工程中的PCB文件删除，在确认封装等没有问题的情况下，再UPDATE PCB DOCUMENT就行了兄弟我也是用AD6的，是个菜鸟解决方案2：刚刚试了一下，再UPDATE PCB DOCUMENT就行了慢慢摸索吧，有些问题很难说请，可以将工程中的PCB文件删除，然后新建一个PCB文件，在确认封装等没有问题的情况下silk to silk (clearance=10mil)报错Altium Designer PCB中显示SilkToSilkClearance和Silkscreen ComponentPad Clearance的距离怎么取消？例如字符间距设置的是0.254mm，PCB 字符之间就会出现<0.254mm这样的白色字。
altiumdesignersummer09出现的问题解决方案【最新精选】
altium designer Summer09出现的问题解决方案在编译原理图时，引脚和连线旁边出现很多红线，提示error：signal with no driver。
原理图没有加入到Project里。
第一次导入没问题，但是改了个元件的封装，在更新一下（Design—Update SCH），点击导入时出现Unkown Pin。
解决方案一：把第一张PCB删掉，新建一个PCB再倒入。
解决方案二：把改过的元件在PCB中删除，再倒入。
以上问题本应该是没问题的，但是可能是我们使用的盗版软件的原因。
用altium designer画完图编译后，出现几百警告，几乎的所有的都是Off grid pin画的图在项目中去编译，独立的不能编译，如果文件不在项目中的话，就会出现你说的不在网络的提示。
你的元件没有在原理图上真正形成电气上的连接。
你的元件库没有被软件别。
没有你建一个项目文件，把你的原理图放在里去做编译，这样就不会出错了。
是因为你原理图中的元件引脚尺寸和你设置的栅格尺寸不对应，导致系统无法识别而报错，引脚长度尺寸必需设置成栅格尺寸的整数倍！！！你把你做的原理图元件重新再画一遍，再编译，问题解决双面板应该都有哪些Layer?Top Layer 顶层铜皮，双面板必须要Bottom Layer 底层铜皮，双面板必须要Top OverLayer 顶层丝印，一般需要，也有节约成本不做的。
Bottom OverLayer 底层丝印，一般不需要，底层放原件的话，也可以加。
Top/Bottom Soldermask 顶层底层阻焊层，就是“绿油”，一般需要，也有节约成本不做的。
Mechinical 1/4 机械层1/4，板边以及板内开槽，1无金属化，4有金属化。
Keepout 禁止布线区域，不自动布线的话可以不要。
然而中国的现实是用Keepout做板框成了行规，你要正规地给他们机械层往往还不会做了。
Top/Bottom Pastemask 顶层底层钢板层，如果要批量焊接SMD器件的板子，需要定做钢板，这两层不在PCB上，是生产需要的工装.Multilayer 多层，在所有层上都存在的东西，比如直插器件的焊盘，这层一般是必须的，不要试图关闭它。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
A l t i u m d e s i g n e r规则
检查常出的问题汇总 SANY标准化小组 #QS8QHH-HHGX8Q8-GNHHJ8-HHMHGN#
Altium designer 规则检查常出的问题汇总
1．Rule Violations Count
违反数
2．Short-Circuit Constraint (Allowed=No) (All),(All)
短路约束=不允许)(全部),(全部)
3．Un-Routed Net Constraint ( (All) ) 26
Un-Routed净约束(所有)26岁
4．Clearance Constraint (Gap=9mil) (All),(All)
间隙约束(间隙= 9 mil)(全部),(全部)
5．Power Plane Connect Rule(Relief Connect )(Expansion=20mil) (Conductor Width=10mil) (Air Gap=10mil) (Entries=4) (All)
功率平面连接规则(救济连接)(扩展= 20 mil)(导体宽= 10 mil)(气隙= 10 mil)(条目= 4)(全部)0
6．Width Constraint (Min=8mil) (Max=20mil) (Preferred=15mil) (All)
宽度约束(Min = 8 mil)( Max= 20 mil)(优先15例mil)(全部)
问题应该出在你设置和实际的冲突，你的Protel所设置的最小线宽是25mil，最大线宽也是25mil，默认线宽还是25mil，这本没错，但可能是你的某根GND线不是25mil，或者你用了覆铜，而覆铜的线条（Track Width）也不是25mil，所以才出错！建议在Design 的Rule里设置一下Width
Constraint的最大和最小线宽，调整到合适范围，就不会报错了。
7．Height Constraint (Min=0mil) (Max=1000mil) (Prefered=500mil) (All)
高度约束(Min = 0 mil)( Max = 1000 mil)(优先= 500 mil)(全部)
8．Hole Size Constraint (Min=1mil) (Max=150mil) (All)
孔尺寸约束(Min = 1 mil)( Max = 150 mil)(全部)
修改尺寸，设计孔大于你设置的规则的值
9．Hole To Hole Clearance (Gap=6mil) (All),(All)
洞孔间隙(间隙= 6 mil)(全部),(全部)
引脚安全间距问题，一般是封装的问题，如果确定封装没问题，这个错误基本你可以忽略。
10．Minimum Solder Mask Sliver (Gap=1mil) (All),(All)
最低焊接面罩银(间隙= 1 mil)(全部),(全部)
你的某个元件的焊盘间距大于1mil，你可以选择该规则或者把封装中的焊盘间距改大一点。
11．Silkscreen Over Component Pads (Clearance=1mil) (All),(All)
丝网印刷在组件垫(许可= 1 mil)(全部),(全部)
顶层丝印与元件焊盘距离近（小于1mil）
按D、R将规则中的Silkscreen Over Component Pads 改小一些就可以了
12．Silk to Silk (Clearance=1mil) (All),(All)
丝印丝印(间隙= 1 mil)(全部),(全部)
两个丝印之间的距离太近，这个错误可以忽略
13．Net Antennae (Tolerance=0mil) (All)
网络天线(耐受= 0 mil)(全部)
14．Clearance Constraint (Gap=6mil) (InComponent(U1)),(All)
间隙约束(间隙= 6 mil)(InComponent(U1)),(所有)
线宽间距超出安全间距。