PADS封装分配逻辑系列前缀
PADS元件封装制作规范
PADS元件封装制作规范 PADS元件封装分为5个库：表面贴装（surface）、插入式（through）、连接器(connect)、孔和焊盘（padstacks）及other库（包括管脚、二维线、原理图模板等）。
在以后设计中如遇到库中没有的元件封装，应按以下规范制作，在试用通过后归入相应的元件库中。
一、CAE元件封装制作规则1、CAE元件命名规则常用元件的CAE命名按照表1命名。
特殊元件可用元件名称（元件在ERP中的名称）命名。
表1 常用CAE元件封装命名原理图元件需要具备REF和Value两个属性，REF属性代表元件在原理图中的编号，Value属性对于电阻、电容、电感表示这些元件的标称值，对于其余元件表示为其名称。
REF 和Value属性采用默认值（字体大小100mil，线宽10mil）。
圆点放在元件封装中心。
设计栅格需设为100，具体参数见下图。
这4处的设计值均设置为100二、PCB封装库规则元件PCB封装需具备Name和Value两个属性，分别与原理图封装中REF和Value两个属性对应。
元件PCB封装包括三个部分：封装名称、丝印、焊盘，下面以此分为三部分详述PCB封装库规则。
1、PCB封装库命名规则PCB封装库命名总体上遵守以下规则：一、通用分立元件命名：元件类型简称+元件英制代号(mil)\公制代号(mm)(1mm=39.37mil，1inch=1000mil=25.4mm)；二、小外型贴装晶体管命名：元件封装代号；三、集成芯片及接插件命名：元件封装类型+元件参数（包括元件实体尺寸、管脚数、管脚间距、列间距等）。
为方便起见，在元件PCB命名时，元件参数默认采用英制，若采用公制命名，应进行相应的注释；元件管脚间距、列间距采用中心对中心的取值规则；元件实体尺寸表示为元件在PCB板上的占地面积，如右图，元件实体尺寸为16×16mm而不是14×14mm。
特殊元件的PCB封装按PART命名；各元件PCB封装命名详见表2和表3：1）、表面贴装元件（SMD）的命名方法：表2 SMD分立元件的命名方法元件类型简称标准图示命名贴片电阻R 命名方法：元件类型简称+元件英制代号命名举例：R0402,R0603,R0805,R1206, R1210, R2010,R2512。
PADS Logic元器件库管理
PADS Logic元器件库管理本章重点：◆PADS Logic元器件类型（Part Type）◆创建引脚封装（Pin Decal）◆创建CAE封装（CAE Pecal）◆创建新的元器件类型（Part Type）一、PADS Logic元器件类型在将元器件添加到原理图之前，它必须是PADS库中的一个已经存在的元器件类型。
元器件类型由以下3部分组成：➢CAE封装（CAE Decal），又称为逻辑符号➢PCB封装（PCB Decal），如DIP14➢电参数，如引脚号码和门的分配等以7404为例说明：⏹元器件类型名字：7404⏹CAE封装：INV⏹PCB封装：DIP14⏹电参数：6个逻辑门（A到F），使用14个引脚中的12个引脚，另有一个电源和地引脚二、创建引脚封装1．建立引脚封装引脚封装是一个二维线（2D Line）符号，它代表引脚的逻辑功能。
执行菜单命令【Tool】——【Part Editor】，进入元器件编辑器界面。
再执行菜单【File】——【New】，弹出元器件编辑项目选择类对话框，如下图所示：PNAME：引脚或功能的名字，如A00、D01或VCCNETNAME：在原理图中显示时的网络名字标志#E：指引脚号码TYP：引脚类型（Pin Type）SWF：门交换值（Gate Swap Values）提示：引脚类型和门可交换值仅显示在CAE封装编辑器中，在原理图中不显示。
2．定义引脚封装定义一个简单的引脚封装（Pin Decal），它由一个横线和一个圆组成。
具体方法如下：◆工具栏单击封装编辑（◆找到建立绘制二维线（Create 2D Line）图标◆单击鼠标右键，3．保存引脚封装保存引脚封装到库中的操作步骤：◆封装编辑工具栏封装编辑图标退出编辑状态说明：二维线绘图时，单击鼠标右键打开弹出菜单的补充：Complete: 完整的Add Corner: 添加拐角Del Corner: 删除拐角Add Arc: 添加圆角Width: 设置二维线宽度Polygon: 绘制多边形Circle: 绘制圆形Rectangle: 绘制矩形Path: 绘制线段Orthogonal: 绘制水平线或垂直线Diagonal: 绘制水平线、垂直线或45度线Any Angle: 绘制任意角度线Cancel: 取消在需要的时候，要进行的设置，主要是为了控制绘图的大小（还记得这项设置在什么菜单的什么命令中吗？OK ，在【Tools】菜单的【Options】命令中设置）。
PADS封装分配逻辑系列前缀
Family(逻辑族) 中英文大意Prefix(前缀) ANA UBGA Ball Grid Array(球栅阵列封装) UBPF UBQF UCAP CAPACITOR（电容器）CCFP CFP(陶瓷扁平封装）UCLC UCMO UCON CONIN（连接器）J CON接口CQF UDIO DIODE(二极管）DDIP Dual In-line Package（双列直插式组件）UECL UEDG PFUS FUSE（保险丝）FHMO UHOL XIND INDUCTANCE（电感）LLCC Leadless chip carrier（无引脚片式载体）UMOS Metal Oxide Semiconductor（金属氧化物半导体）UOSC Open Source Commerce（振荡器）YPFP UPGA butt joint pin grid array碰焊(pin grid array) UPLC UPOT POTENTIOMETER（可变电阻器）PPQF UPSO UQFJ CLCC(ceramic leaded chip carrier)也称QFJ,QFJ-G UQFP Quad flat package(四侧引脚扁平封装) UQSO URES Resistor（电阻器）RRLY RLY（继电器）KSCR Silicon Controlled Rectifier（可控硅）SC SKT U SOI small out-line I-leaded package(I形引脚小外型封装) U SOJ Small Out-Line J-Leaded Package(J形引脚小外型封装) U SOP Small Out-Line package(小外形封装) U SSO U SWI SWITCH（开关）S TQF U TRX Transistor(三极管）Q TSO U TTL Transistor-Transistor Logic(BJT-BJT逻辑门）UVSO U XFR XFMR（变压器）T ZEN ZENER（齐纳二极管）Z UND增加SIP Single in-line package（直插式组件）UPhotoelectric coupler(光电耦合器）U/N LED Light Emitting Diode（发光二极管）LED TVS Transient Voltage Suppressor(瞬态电压抑制二极管) TVS FB Ferrite bead(磁珠) FBTP TEST POINT(测试点）TP MIC MICROPHONE (麦克风) MIC BQFP BQFP(quad flat package with bumper)带缓冲垫的四侧引脚扁平封装U CLCC Ceramic leaded chip carrier(带引脚的陶瓷芯片载体) U COB Chip on board(板上芯片封装) U DFP Dual flat package(双侧引脚扁平封装)(是SOP 的别称) U FP Flat package(扁平封装) U FQFP Fine pitch quad flat package(小引脚中心距QFP) U CQFP Quad fiat package with guard ring(带保护环的四侧引脚扁平封装U HSOP H-(with heat sink)HSOP 表示带散热SOP U LQFP Low profile quad flat package(薄型QFP) U SMD Surface mount devices(表面贴装器件) U CPGA Ceramic Pin Grid Array U ZIP Zig-Zag Inline Package （之字型直插式封装）U TSOP Thin Small Outline Package U TSSOP TSOP II Thin Shrink Outline Package U。
PADS软件基础知识大汇总（元件封装、Logic原理图、Layout）
PADS软件基础知识大汇总（元件封装、Logic原理图、Layout）PADS Logic 窗口介绍1、工具栏中有两个常用的工具栏：① 选择工具栏② 原理图编辑工具栏2、在工具栏最右侧有一个打开/关闭项目浏览器（工作窗口左侧的 Project Explorer）按钮，在项目浏览器中可以浏览和选择① 原理图页② 元器件列表③ 元件类型④ 网络⑤ CAE封装列表⑥ PCB 封装列表PADS 元件类型在将元件添加到原理图之前，它必须是PADS 库中的一个已经存在的元件类型（Part Type）,一个完整的元件类型应该由以下三种元素组成：● 在 PADS Logic 中，被称为逻辑符号或 CAE 封装（CAE Decal）展开剩余94%● PCB 封装（PCB Decal），如 DIP14● 电参数，如管脚号码和门的分配下面是一个 7404 的 PADS 元件类型元件类型名字：7404CAE 封装：INVPCB 封装：DIP14电参数：6 个逻辑门（A 到 F）使用 14 个管脚中的 12 个管脚，另有一个电源和地管脚元件类型可以在 PADS Logic 或 PADS Layout 中建立，CAE 封装仅可以在 PADS Logic 中建立，PCB 封装仅可以在 PADS Layout 中建立。
元件 CAE 封装标识进入 CAE 封装后，会有几个字符标识REF：是一个参考编号，如：U1、U2…PART-TYPE：是一个元件类型，如 RK3399、RK1108…Free Label 1：是显示元件类型的第一个属性Free Label 2：是显示元件类型的第二个属性...管脚 CAE 封装标识PNAME：放在这里指示管脚或功能的名字，如A00、D01或VCCNETNAME：放在这里指示在原理图中显示时的网络名字标记“#E：放在这里指示管脚号码TYP 和SWP：放在这里指示管脚类型（Type Pin）和门交换值（Gate Swap Values）注意：管脚类型、门交换值仅仅显示在 CAE 封装编辑器中，在原理图中不显示PADS 中引脚类型引脚类型一般用于原理图仿真或 DRC 检查中（PADS Logic 中没有DRC 检查功能），例如Open Collection 没有接上拉电阻，DRC 检查就会报错或仿真不正常① Bidirectional 双向引脚，即 GPIO 口，具有输入输出功能② Ground 地③ Load 负载引脚，input，接受信号④ Open Collector 开集电极引脚，三极管集电极没有上拉（未搞懂）⑤ Or-tieable Source 或可连接的源引脚，可以或方式连接在一起的输出信号源（未搞懂）⑥ Power 电源正⑦ Source 信号源引脚，也就是 output，输出引脚⑧ Terminator 信号终端引脚，传输线信号端接（未搞懂）⑨ Tristate 三态信号引脚⑩ undefined 无定义类型PADS 设计常用单位1 mil（密耳）= 0.0254 mm/1mm=40mil1 inch（英寸）= 2.54 cm0402对应的封装为1005(长1mm，宽0.5mm)对 Sheet 进行编辑1、编辑Sheet Border（页边、板边）划线部分使用的是“原理图编辑工具栏”里的“画 2D 线”2、保存编辑后的 sheet 或者其他设计者的 sheet 样式，要全部选中绘图项，合并，保存到库中。
PADS学习笔记汇总(截止2018-11-06)教学内容
P A D S学习笔记汇总(截止2018-11-06)目录一专业英语词汇（包括缩写） (4)1.独立功能块的缩写 (4)2.专业单词 (5)3.对话框选项不懂的选项 (5)4.如果不知道这些单词在PADS中的特定含义，将死得很惨 (5)二对话框中不知道什么意思的选项 (6)1.Topology type (6)三可能看不懂的错误提示 (8)四常用无模命令 (8)五你以为可以这样实现的，实际上不可以那样实现 (9)1.用线条画出的封闭图形是不可以填充的 (9)六常常要实现的功能，但过了一段时间后很可能忘了 (10)1.Logic中加网络标号 (10)2.铺铜方法 (10)七不知道这些功能在何处 (10)八叫你自己找到这些功能，肯定是找不到的 (11)1.地，电源的表示符号怎么切换？ (11)2.总线拐角的倒向也同上！ (12)3.怎样在Logic中画圆圈？ (13)4.怎样去掉标号的外框？ (13)5.在库里修改完器件怎么更新到原理图中？ (15)6.怎样全局修改各种标号的字体大小？ (15)7.BOM（Bill of Materia）的生成是在Logic中 (16)8.PCB Layout中可以保存你的默认初始配置！ (17)9.这样来进行层的快速切换显示？ (18)10.PADS走线时怎样设置默认过孔大小？ (19)11.层的厚度在哪里设置，哪里看？ (20)九好像知道如何实现的功能，实际上不知道 (20)十初学时遇到的障碍（花了自己很多时间） (23)十一使用中遇到问题怎么办 (30)十二 PADS的亮点（大多是与Protel 99SE相比较） (30)十三你都没有想到的功能（有些也算亮点） (47)十四 PADS不太好的地方 (51)十五 PADS特色（不算好也不算坏） (52)十六让人非常失望的功能 (52)十七如果不知道这些细节，会死得很惨 (53)十八模棱两可的东东，自己试验 (56)1.ECO Names (56)2. “This Instance”VS“All Instances” (57)3.对齐（Align），是以后选的元件为基准的！ (57)4.如果两个库中都有同一个封装，到底使用的是哪个？ (57)5.通配符*与？有何区别 (58)6.在Logic同步到Layout的连接过程中，怎样才使Rule不更新？ (58)十九具有方法论——技巧意义 (58)1.怎样根据封装尺寸图画封装？ (58)2.怎样画同样边框的板？ (59)3.怎样画圆弧拐角的电路板？ (60)4.固定孔可以在钻孔层画2D Line! (61)5.怎把在不调栅格的情况下把从焊盘引出的线画得笔直？ (61)6.一个很高的元件，利用输入坐标也没法对齐到中点，怎么办？ (62)7.当两者相隔较远时（比如从左画到右），要使其在同一条竖线或水平线上怎么办？ (62)二十容易误会作用范围的对话框选项 (62)二十一表面上是这个功能，实际上可以实现其它想不到的功能 (63)1.手工DRC (63)二十二心中常念到这些，可以有效提高效率 (64)二十三不方便写成文档，只好做成视频 (65)1.铺铜时各选项的意义 (65)二十四 PADS Layout高级功能 (65)二十五Layout经验 (67)1.布局经验 (67)2.各种设计参数 (68)3.根据Datasheet确定封装该画多大 (69)一专业英语词汇（包括缩写）1.独立功能块的缩写1.OLE Object Linking Embeding 对象连接与插入利用这个功能可以随时保持原理图和PCB图的一致,实际上这是属于WINDOW功能的范畴，WORD中的插入对象也叫OLE！2. ECO(Engineering Change Order)，在设计中的任何修改和改变，都被认为是一个工程设计更改。
PADS 元件库管理
PADS 元件库管理本章内容主要讲解PADS元件库及元件类型的操作方法，主要包括库创建与修改方法、设置库文件的可搜索性、管理库的属性值、库文件的导入与导出、生成库文件报告、创建元件类型、CAE封装、管脚封装以及连接器的操作方法。
【注意】PADS中Logic 和Layout 的库管理操作方法是相同的，本书在本章全面讲解PADS库的管理方法，PADS Layout中涉及PADS库操作时则只做简介，而不再重复本章的内容。
3.1 PADS库简介在设计原理图时，使用的元件、符号以及其他项均来自PADS 中的一个或多个PADS库。
每一个PADS库由4个文件组成，如表3-1-1所示。
表3-1-1 PADS库文件PADS库的操作是基于【库管理器】对话框进行的，通过【标准】工具栏→ 【文件】菜单→ 【库】命令可以打开【库管理器】对话框。
【动手练习】根据图3-1-1所示的操作方法，理解PADS库文件的构成对象。
图3-1-1 熟悉PADS库文件的构成3.2 转换早期版本的PADS库文件若用户使用的PADS 版本是较早的版本（PADS 2005 或PADS 2007 版本），可以使用【PADS库转换程序】对话框实现版本的转换。
启动PADS库转换程序以及转换PADS 2007库文件为PADS 9.5版本库文件的方法如图3-2-1所示。
图3-2-1 转换早期版本的PADS库文件3.3 库管理器操作1）熟悉PADS库操作环境 PADS的库操作是依赖【库管理器】对话框实现的，该对话框中提供了库文件查询列表、库中对象预览、设置显示库中对象的筛选条件（通配符设置）以及直接在【库管理器】中新建某些对象的操作入口。
【动手练习】参看图3-3-1所示方法，设置【库管理器】对话框，完成搜索所有库文件列表中“+5 VREG” 元件的操作。
该操作实际上也可以作为查看库中项的基本操作方法。
2）创建库如图3-3-2所示为创建PADS库的方法，利用该方法可以获得一个新的空库，随后在【库管理器】对话框的【库】列表中可以找到新建的“book library 1.pt9” 这个库名。
PADS2007 系列教程 ――PADS Logic
PADS2007系列教程――PADS Logic（原PowerLogic）比思电子有限公司HK +852-******** SZ 755-88859921 SH 21-51087906 BJ 10-51665105PADS Logic教程简介欢迎使用PADS Logic教程。
本教程由比思电子有限公司(KGS Technology Ltd.)编写，本公司是Mentor (以前的 Innoveda-PADS) PADS（以前的PowerPCB）产品、APLAC 的射频和微波仿真工具、DpS 的电气图CAD系统PCschematic 在中国的授权代理商。
KGS公司自1989年开始，一直致力于PADS软件产品的销售和支持。
公司提供电子产品在原理样机设计开发阶段全面的解决方案。
包括相关的CAE/CAD/CAM等EDA软件、提供PCB设计服务、PCB样板加工制造、快速PCB加工设备、PCB元器件装配。
所有技术人员都具有十年以上的PCB设计领域从业经历。
本教程描述了PADS Logic的各种功能和特点、以及使用方法。
这些功能包括：·如何在PADS Logic中使用工作区(Working Area)。
·如何在PADS Logic的元件库中定义目标库(Library)。
·如何从库中搜索有关的元件(Part)。
·如何添加连线(Connection)、总线(Bus)、使用页间连接符号(Off-Page)。
·移动(Move)、拷贝(Copy)、删除(Delete)和编辑(Edit)等操作方式(Mode)。
·在设计数据编辑时使用查询/修改(Query/Modify)命令。
·如何定义设计规则(Design Rules)。
·如何建立网表(Netlist)和SPICE格式网络表以及材料清单(BOM)报告和生成智能PDF文档。
·如何输入中英文文本和输入变量数值。
PADS 元器件的布局
第10章PADS Layout的元器件的布局PADS Layout是复杂的、高速印制电路板的设计环境。
它是一个强有力的基于形状化(shape-based)、规则驱动(rules-driven)的布局设计方案。
PADS Layout的布局可以通过自动和手工两种方式来进行。
本章将从布局规则开始，对如何利用PADS2007软件实现元件布局进行详细的介绍，使读者对手动布局和自动布局有一个比较全面的了解。
10.1 布局规则介绍在PCB设计中，PCB布局是指对电子元器件在印刷电路上如何规划及放置的过程，它包括规划和放置两个阶段。
合理的布局是PCB设计成功的第一步，布局结果的好坏将直接影响到布线的效果和可制造性。
不恰当的布局可能导致整个设计的失败或生产效率降低。
在PCB设计中，关于如何合理布局应当考虑PCB的可制性、合理布线的要求、某种电子产品独有的特性等。
10.1.1 PCB的可制造性与布局设计PCB的可制造性是说设计出的PCB要符合电子产品的生产条件。
如果是试验产品或者生产量不大需要手工生产，可以较少考虑；如果需要大批量生产，需要上生产线生产的产品，则PCB布局就要做周密的规划。
需要考虑贴片机、插件机的工艺要求及生产中不同的焊接方式对布局的要求，严格遵照生产工艺的要求，这是设计批量生产的PCB应当首先考虑的。
当采用波峰焊时，应尽量保证元器件的两端焊点同时接触焊料波峰。
当尺寸相差较大的片状元器件相邻排列，且间距很小时，较小的元器件在波峰焊时应排列在前面，先进入焊料池。
还应避免尺寸较大的元器件遮蔽其后尺寸较小的元器件，造成漏焊。
板上不向组件相邻焊盘图形之间的最小间距应在1mm以上。
元器件在PCB板上的排向，原则上是随元器件类型的改变而变化，即同类元器件尽可能按相同的方向排列，以便元器件的贴装、焊接和检测。
布局时，DIP封装的汇摆放的方向必须与过锡炉的方向垂直，不可平行，如图10-1所示。
如果布局上有困难，可允许水平放置IC(SOP封装的IC摆放方向与DIP相反)。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Family(逻辑族) 中英文大意Prefix(前缀) ANA U
BGA Ball Grid Array(球栅阵列封装) U
BPF U
BQF U
CAP CAPACITOR（电容器）C
CFP CFP(陶瓷扁平封装）U
CLC U
CMO U
CON CONIN（连接器）J CON接口CQF U
DIO DIODE(二极管）D
DIP Dual In-line Package（双列直插式组件）U
ECL U
EDG P
FUS FUSE（保险丝）F
HMO U
HOL X
IND INDUCTANCE（电感）L
LCC Leadless chip carrier（无引脚片式载体）U
MOS Metal Oxide Semiconductor（金属氧化物半导体）U
OSC Open Source Commerce（振荡器）Y
PFP U
PGA butt joint pin grid array碰焊(pin grid array) U
PLC U
POT POTENTIOMETER（可变电阻器）P
PQF U
PSO U
QFJ CLCC(ceramic leaded chip carrier)也称QFJ,QFJ-G U
QFP Quad flat package(四侧引脚扁平封装) U
QSO U
RES Resistor（电阻器）R
RLY RLY（继电器）K
SCR Silicon Controlled Rectifier（可控硅）SC SKT U SOI small out-line I-leaded package(I形引脚小外型封装) U SOJ Small Out-Line J-Leaded Package(J形引脚小外型封装) U SOP Small Out-Line package(小外形封装) U SSO U SWI SWITCH（开关）S TQF U TRX Transistor(三极管）Q TSO U TTL Transistor-Transistor Logic(BJT-BJT逻辑门）U
VSO U XFR XFMR（变压器）T ZEN ZENER（齐纳二极管）Z UND
增加
SIP Single in-line package（直插式组件）U
Photoelectric coupler(光电耦合器）U/N LED Light Emitting Diode（发光二极管）LED TVS Transient Voltage Suppressor(瞬态电压抑制二极管) TVS FB Ferrite bead(磁珠) FB
TP TEST POINT(测试点）TP MIC MICROPHONE (麦克风) MIC BQFP BQFP(quad flat package with bumper)带缓冲垫的四侧引脚扁平封装U CLCC Ceramic leaded chip carrier(带引脚的陶瓷芯片载体) U COB Chip on board(板上芯片封装) U DFP Dual flat package(双侧引脚扁平封装)(是SOP 的别称) U FP Flat package(扁平封装) U FQFP Fine pitch quad flat package(小引脚中心距QFP) U CQFP Quad fiat package with guard ring(带保护环的四侧引脚扁平封装U HSOP H-(with heat sink)HSOP 表示带散热SOP U LQFP Low profile quad flat package(薄型QFP) U SMD Surface mount devices(表面贴装器件) U CPGA Ceramic Pin Grid Array U ZIP Zig-Zag Inline Package （之字型直插式封装）U TSOP Thin Small Outline Package U TSSOP TSOP II Thin Shrink Outline Package U。