PCB布局时去耦电容摆放经验分享
PCB电源去耦设计指南
工程师们在设计PCB电源分配系统的时候，首先把整个设计分成四个部分：电源(电池、转换器或者整流器)、PCB、电路板去耦电容和芯片去耦电容。
本文将主要关注PCB和芯片去耦电容。
电路板去耦电容通常很大，大约是10mF或者更大，而且主要用于特定场合中。
设计一个去耦电容包括两步。
首先，根据电气计算电容值，然后将电容放置在PCB上。
确切地讲，电容放在离数字芯片多远的地方合适？但人们常常忽略了PCB本身就是去耦设计的一部分。
本文将讨论在哪里电路板适合去耦设计。
去耦需求基本上，电源通过一根导线向数字芯片提供能量。
这个电源有可能离芯片比较“远”。
电源线为5 英寸长的16 AWG的电线和4英寸长的20mil的走线并不少见。
这些导线具有电阻、电容和感应，这些都影响能量的传送。
电感和导线的长度成正比，是产生大多数质量问题的原因。
走线需要着重考虑，因为它决定了总的电感和电流流动的环路环路。
这个环路环路能够而且很可能会辐射电磁干扰(EMI)。
在芯片的旁边放置一个小电源(比如电容)，能让电容到芯片Vcc管脚之间的走线长度最小，从而减少环路面积。
这能尽量减少由导线电感引起的电压降问题。
由于回路环路减小了，所以EMI也减小了。
直接把数字芯片U1连接到电源上意味着可能需要几英寸的走线。
可以将具有寄生电感L2和R2的电容C1插入到电路中离芯片比较近的地方，距离小于1英寸(图1)。
L3是C1 和U1之间的导线电感。
L1 和R1是从电源到电容之间导线的寄生参数。
度减小到mil量级，将导线阻抗减小到可以应用的程度。
C2在这里非常重要，它决定电源必须供给多少电流。
C2代表了U1的内部负载和U1必须驱动的外部负载。
当S1关闭时，这些负载连接到电源，并马上需要电流。
电感是电源和开关之间阻抗的主要来源。
例如，对于10mil宽度的走线，电阻、电容和电感分别大约是0.02Ω/in，2 pF/in和20nH/in。
这些是用于PCB板的走线(微带线和带状线)和导线的典型数据。
PCB布线技巧：去耦电容的摆放
无法及时送达。为了能有效传递补偿能量，应使噪声源和补偿电流的相位差
尽可能的小，最好是同相位的。距离越近，相位差越小，补偿能量传递越多，
如果距离为0，则补偿能量百分之百传递到扰动区。这就要求噪声源距离电容
尽40-
λ/50)之间，这是一个经验数据。
例如：0.001uF陶瓷电容，如果安装到电路板上后总的寄生电感为1.6nH，那
么其安装后的谐振频率为125.8MHz，谐振周期为7.95ps。假设信号在电路板
上的传播速度为166ps/inch，则波长为47.9英寸。电容去耦半径为
47.9/50=0.958英寸，大约等于2.4厘米。
本例中的电容只能对它周围2.4厘米范围内的电源噪声进行补偿，即它的去
耦半径2.4厘米。不同的电容，谐振频率不同，去耦半径也不同。对于大电容，
因为其谐振频率很低，对应的波长非常长，因而去耦半径很大，这也是为什么
我们不太关注大电容在电路板上放置位置的原因。对于小电容，因去耦半径很
小，应尽可能的靠近需要去耦的芯片，这正是大多数资料上都会反复强调的，
小电容要尽可能近的靠近芯片放置。
扰动之间有一个时间延迟。同样，电容的补偿电流到达扰动区也需要一个延迟。
因此必然造成噪声源和电容补偿电流之间的相位上的不一致。
特定的电容，对与它自谐振频率相同的噪声补偿效果最好，我们以这个频率
来衡量这种相位关系。
当扰动区到电容的距离达到时，补偿电流的相位为，和噪声源相位刚好差
180度，即完全反相。此时补偿电流不再起作用，去耦作用失效，补偿的能量
PCB设计时电容摆放经验分享
PCB设计时电容摆放经验分享(多图)星期三, 06/08/2011 - 23:55 —诸葛匠人顶17踩-9对于电容的安装，首先要提到的就是安装距离。
容值最小的电容，有最高的谐振频率，去耦半径最小，因此放在最靠近芯片的位置。
容值稍大些的可以距离稍远，最外层放置容值最大的。
但是，所有对该芯片去耦的电容都尽量靠近芯片。
下面的图1就是一个摆放位置的例子。
本例中的电容等级大致遵循10倍等级关系。
图1 电容摆放位置示例还有一点要注意，在放置时，最好均匀分布在芯片的四周，对每一个容值等级都要这样。
通常芯片在设计的时候就考虑到了电源和地引脚的排列位置，一般都是均匀分布在芯片的四个边上的。
因此，电压扰动在芯片的四周都存在，去耦也必须对整个芯片所在区域均匀去耦。
如果把上图中的680pF电容都放在芯片的上部，由于存在去耦半径问题，那么就不能对芯片下部的电压扰动很好的去耦。
电容的安装在安装电容时，要从焊盘拉出一小段引出线，然后通过过孔和电源平面连接，接地端也是同样。
这样流经电容的电流回路为：电源平面->过孔->引出线->焊盘->电容->焊盘->引出线->过孔->地平面，图2直观的显示了电流的回流路径。
图2 流经电容的电流回路放置过孔的基本原则就是让这一环路面积最小，进而使总的寄生电感最小。
图3显示了几种过孔放置方法。
图3高频电容过孔放置方法第一种方法从焊盘引出很长的引出线然后连接过孔，这会引入很大的寄生电感，一定要避免这样做，这时最糟糕的安装方式。
第二种方法在焊盘的两个端点紧邻焊盘打孔，比第一种方法路面积小得多，寄生电感也较小，可以接受。
第三种在焊盘侧面打孔，进一步减小了回路面积，寄生电感比第二种更小，是比较好的方法。
第四种在焊盘两侧都打孔，和第三种方法相比，相当于电容每一端都是通过过孔的并联接入电源平面和地平面，比第三种寄生电感更小，只要空间允许，尽量用这种方法。
最后一种方法在焊盘上直接打孔，寄生电感最小，但是焊接是可能会出现问题，是否使用要看加工能力和方式。
印制电路板去耦电容摆放位置分析
印制电路信息 2019 No.6印制电路板去耦电容摆放位置分析宋晓锋 （上海市可扩展计算与系统重点实验室（上海交通大学），上海 ２００２４０）李德恒（高效能服务器与存储技术国家重点实验室（浪潮电子信息产业股份有限公司），山东 济南 ２５０１０１） 摘 要 文章对ＰＣＢ空间有限情况下，去耦电容的摆放位置设计方案进行了理论分析和仿真分析验证。
结果表明，在无法保证去耦电容都拥有过孔的情况下，将去耦电容分别放置于不同层面，将优于将其放置于同一层面。
关键词 电源完整性；去耦电容；目标阻抗；仿真中图分类号：TN41 文献标识码：A 文章编号：1009-0096（2019）06-0003-03Decoupling capacitor placement analysis of PCBSong Xiaofeng Li DehengAbstract In this paper, the decoupling capacitor placement design scheme is analyzed based on theoretical analysis and simulation verification which have limited PCB space. The result shows that, placing the decoupling capacitor within the different layer is better than the same layer, if decoupling capacitor have not enough vias.Key words Power Integrity; Decoupling Capacitor; Target Impedance; Simulation0 引言开关电源为服务器和存储电路板设计中的常用电路，为了降低电路中电源噪声，在用电芯片端会加入去耦电容。
几种混合PCB布局技巧
P CB布局的好与否，直接影响产品质量和稳定性，今天就给大家分享几种混合PCB布局的技巧。
一元器件放置在元器件放置的时候要遵循原理图的信号路径，还需要为走线提供空间。
除此之外，要遵循以下放置规则：•电源部分应紧凑地放置在一起，并适当的去耦实现电源完整性•去耦电容应尽可能靠近各个器件放置•连接器应放置在板的边缘•遵循高频组件的原理图流程•大型存储设备和处理器（例如时钟发生器和控制器）应放置在电路板的中心二模拟和数字模块分离为了最大限度地减少模拟和数字信号的公共返回路径，要将模拟和数字模块分开，防止模拟信号与数字信号混合。
模拟和数字电路分离上图显示了模拟和数字电路分离的一个示例。
在划分模拟部分和数字部分时，应牢记以下几点：•建议在模拟平面安装精密的模拟元件，例如放大器和基准电压源。
另一侧/数字平面必须用于噪声数字组件，例如逻辑控制和定时块。
•系统中的模数转换器(ADC) 或数模转换器(DAC) 是混合信号且具有低数字电流，其处理方式与模拟组件在模拟系统中的处理方式类似。
•对于具有大量高电流ADC 和DAC 的设计，建议将模拟电源和数字电源分开。
换句话说，DVDD应该连接到数字部分，而AVCC必须连接到模拟部分。
•微处理器和微控制器产生的空间和热量可能很大。
为了改善散热，这些组件必须放置在电路板的中心，并且必须靠近它们要连接的电路块。
三跟踪路由将所有组件正确放置在最佳位置并建立适当的接地平面后，大多数路线自然会遵循正确的路径。
但是，在跟踪路由时应牢记以下准则：•信号路径应尽可能直接且短•具有高速信号路径的层应有一个与其相邻的接地层，以确保正确的返回信号•高速电路特别敏感，需要遵循原理图中布置的信号路径•通过使用短、直接和宽的走线来减少电源布线中的电感•在布线走线和过孔时不要创建天线•电源布线应该短、紧凑并且应该有宽走线•布线需要保持数字和模拟电路元件之间的隔离•接地很重要，特别是对于连接数字和模拟分区区域的走线四电源模块电源是电路的重要组成部分，需要小心处理。
优秀的高速PCB设计之去耦电容
优秀的高速PCB设计之去耦电容电源和地平面应该尽可能的使用电源和地平面，Why?在设备和电源之间提供一个低阻抗的路径提供屏蔽提供散热降低分布电感一个完整的无破损的平面是最优选择破碎的地平面会在走线的上下层之间引入寄生电感Remember!低频时，电流总是流过最小电阻路径高频时，电流总是渡过最小电感路径去耦电容（或“旁路电容”）当设备里的门电路开关时，设备里的阻抗会有一个瞬时的变化结果就是电流会有一个瞬时的变化去耦电容会这些瞬时的变化提供一个低阻抗的电流源降低电源地之间的电压波动帮助电源地信号工作在设备的工作SPEC之内高速设计中有5个频段需要调节DC至10 Khz通过调节模块来调节10 Khz至100Khz通过去耦电容来调节100Khz to 10 Mhz通过100nf(0.1uf）来调节10 Mhz to 100M hz通过10 nf来调节100Mhz至更高通过1nf和PCB电源和地平面来调节需要多少去耦电容才够用呢？取决于系统需要考虑工作频率，I/O的开关数量，每个Pin脚的容性负载，走线的特征阻抗，结点的温度，芯片内部的运算对于处理器，要考虑各种运算方式，缓存，内存，DMA，等等经验法则：从DC至高频的每个频段内，供电引脚的电压波动都就小于5%DC供电电压的最大波动加上噪声的最大值应该小于供电电压的5% 需要一个足够带宽的示波器有很多的方法去评估总共需要的容值，以及如何分布电容这是一个复杂的问题，特别是在处理现在那些包含有成千上万门电电路的处理器的时候.为了获得最好的性能，应该尽可能的降低供电引脚与去耦电容之间的电感与电阻PCB布线和过孔会增加阻抗当使用电源/地平面对时，电容如同在PCB顶层一样有效100Mhz以上的有效电容…随着时钟频率和边缘变化率的提高，如何有效的使用旁路电容变得越来越困难电容的ESL（等效串联电感）随着频率的增加而增加电容的ESR（等效串联电阻）的增加会降低电容的效力电容的寄生参数（pads,vias）所带来的电抗会随着频率增加而增加100nf的电容在100Mhz之上是无用的。
去耦电容的容值计算和布局布线
去耦电容的容值计算和布局布线去耦电容是一种常见的电子电路组件，用来消除电源电压中的小幅度变化和高频噪声，保持电路的稳定性和准确性。
去耦电容的容值计算和布局布线对于电子电路的设计和实施非常重要。
在本文中，我们将详细介绍去耦电容的容值计算和布局布线的一些基本原则和步骤。
一、容值计算：容值计算是确定去耦电容的容量大小的过程。
容值的选择取决于被去耦电路的功耗和工作频率。
下面是一些常见的容值计算方法：1.基本原则：根据供电电路的功耗和工作频率，选择一个合适的容值范围。
一般来说，容值越大，电路的抗干扰能力越强。
但是过大的容值可能导致电容器体积过大、成本上升等问题。
2.能量平衡法：通过估计电路的能量变化情况，选择一个合适的容值范围。
根据传输速率和功耗等参数，计算出电路在单位时间内的能量变化量，然后根据能量变化量和容量大小的关系来确定一个合适的容值范围。
3.经验法则：通常情况下，可以参考一些经验法则来选择去耦电容的容值。
例如，对于数字电路，可以使用供电电流的10%作为参考容值；对于模拟电路，可以使用供电电流的1%作为参考容值。
二、布局布线：布局布线是指去耦电容在电路板上的位置和连接方式。
正确的布局布线可以提高电路的抗干扰能力和信号完整性。
1.位置选择：尽量将去耦电容放置在供电接口附近，以最大限度地去除电源电压中的噪声。
可以通过模拟电路和数字电路分区的方式来布局。
2.布线方式：一般来说，去耦电容与供电引脚之间需要短而粗的连接线路，以降低电阻和电感。
可以使用直接连接方式或者通过PCB布线来实现。
在进行PCB布线时，尽量缩短去耦电容与电源引脚之间的距离，降低电阻和电感。
3.接地方式：去耦电容的一端应该与地线相连，形成电路的回路。
可以选择直接与普通电路板的地线相连，或者单独设计一个地线平面来连接。
4.绕线方式：在进行布线时，尽量避免与其他电路、信号线和高频线路交叉，以降低串扰和干扰。
5.EMI控制：如果需要进一步降低电磁干扰（EMI），可以在电路板上使用屏蔽设备或者滤波电路来控制电磁干扰。
PCB板去耦电容大小选择与布置
PCB板去耦电容大小选择与布置去耦电容不是越多越好，而是要注意滤波的效果。
设计PCB印制线路板时，电源输入端跨接一个10μF~100μF的电解电容器，每个集成芯片的电源-地之间配置一个0.01μF的陶瓷电容器。
一方面提供和吸收该集成电路开门关门瞬间的充放电能，另一方面旁路掉该器件的高频噪声。
一、PCB板中去耦电容的分类去耦电容在补偿集成片或电路板工作电压跌落时能起到储能作用。
它可以分成整体的、局部的和板间的三种。
整体去耦电容又称旁路电容，它工作于低频（<1MHz）范围状态，为整个电路板提供一个电流源，补偿电路板工作时产生的ΔI噪声电流，保证工作电源电压的稳定。
它的大小为PCB上所有负载电容和的50~100倍。
它应放置在紧靠PCB外接电源线和地线的地方，印制线密度很高的地方。
这不仅不会减小低频去耦，而且还会为PCB上布置关键性的印制线提供空间。
局部去耦电容有两个作用。
第一，出于功能上的考虑：通过电容的充放电使集成片得到的供电电压比较平稳，不会由于电压的暂时跌落导致集成片功能受到影响；第二，出于EMC考虑：为集成片的瞬变电流提供就近的高频通道，使电流不至于通过环路面积较大的供电线路，从而大大减小向外的辐射噪声。
同时由于各集成片拥有自己的高频通道，相互之间没有公共阻抗，抑止了其阻抗耦合。
局部去耦电容安装在每个集成片的电源端子和接地端子之间，并尽量靠近集成片。
板间去耦电容是指电源面和接地面之间的电容，它是高频率时去耦电流的主要来源。
板间电容可以通过增加电源层和接地层间面积来增大。
在PCB中，一些接地面可以布到了电源层，移去这些接地面，用电源隔离区代之，可以增加板间电容。
二、PCB板中去耦电容的大小在直流电源回路中，负载的变化会引起电源噪声。
例如在数字电路中，当电路从一个状态转换为另一种状态时，就会在电源线上产生一个很大的尖峰电流，形成瞬变的噪声电压。
配置去耦电容可以抑制因负载变化而产生的噪声，是印制电路板的可靠性设计的一种常规做法，好的高频去耦电容可以去除高到1GHz的高频成分。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
P C B布局时去耦电容摆放
经验分享
Prepared on 24 November 2020
PCB布局时去耦电容摆放经验分享
对于电容的安装，首先要提到的就是安装距离。
容值最小的电容，有最高的谐振频率，去耦半径最小，因此放在最靠近芯片的位置。
容值稍大些的可以距离稍远，最外层放置容值最大的。
但是，所有对该芯片去耦的电容都尽量靠近芯片。
下面的图1就是一个摆放位置的例子。
本例中的电容等级大致遵循10倍等级关系。
还有一点要注意，在放置时，最好均匀分布在芯片的四周，对每一个容值等级都要这样。
通常芯片在设计的时候就考虑到了电源和地引脚的排列位置，一般都是均匀分布在芯片的四个边上的。
因此，电压扰动在芯片的四周都存在，去耦也必须对整个芯片所在区域均匀去耦。
如果把上图中的680pF电容都放在芯片的上部，由于存在去耦半径问题，那么就不能对芯片下部的电压扰动很好的去耦。
电容的安装
在安装电容时，要从焊盘拉出一小段引出线，然后通过过孔和电源平面连接，接地端也是同样。
这样流经电容的电流回路为：电源平面->过孔->引出线->焊盘->电容->焊盘->引出线->过孔->地平面，图2直观的显示了电流的回流路径。
放置过孔的基本原则就是让这一环路面积最小，进而使总的寄生电感最小。
图3显示了几种过孔放置方法第一种方法从焊盘引出很长的引出线然后连接过孔，这会引入很大的寄生电感，一定要避免这样做，这是最糟糕的安装方式。
第二种方法在焊盘的两个端点紧邻焊盘打孔，比第一种方法路面积小得多，寄生电感也较小，可以接受。
第三种在焊盘侧面打孔，进一步减小了回路面积，寄生电感比第二种更小，是比较好的方法。
第四种在焊盘两侧都打孔，和第三种方法相比，相当于电容每一端都是通过过孔的并联接入电源平面和地平面，比第三种寄生电感更小，只要空间允许，尽量用这种方法。
最后一种方法在焊盘上直接打孔，寄生电感最小，但是焊接是可能会出现问题，是否使用要看加工能力和方式。
推荐使用第三种和第四种方法。
需要强调一点：有些工程师为了节省空间，有时让多个电容使用公共过孔，任何情况下都不要这样做。
最好想办法优化电容组合的设计，减少电容数量。
由于印制线越宽，电感越小，从焊盘到过孔的引出线尽量加宽，如果可能，尽量和焊盘宽度相同。
这样即使是0402封装的电容，你也可以使用20mil宽的引出线。
引出线和过孔安装如图4所示，注意图中的各种尺寸。
对于大尺寸的电容，比如板级滤波所用的钽电容，推荐用图5中的安装方法。