最新组成课后答案..资料
计算机组成原理课后答案(第二版)_唐朔飞_第九章
当芯片改变后，相应参数变为： 机器周期=0.4µ s×4=1.6µs 平均指令周期=1.6µs×2.5=4µ s 平均指令执行速度=1/4µ s =0.25MIPS 若要得到平均每秒80万次的指令 执行速度，则应采用的主频为： 平均指令周期=1/0.8MIPS =1.25 ×10-6=1.25µ s 机器周期=1.25µ s÷2.5=0.5µs 时钟周期= 0.5µ s÷4=0.125µ s 主频=1/0.125µ s=8MHz 应采用主频为8MHz的CPU芯片。
LDA PC+D(IR)EAR EARBusMAR M(MAR)MDR MDRBus ACC
PCo，IRo，+，EARi EARo，MARi
R/-W=R
MDRo，ACCi
（2）“SUB D(XR)”指令周期流程图及控制信号序列：
PC Bus MAR M(MAR) MDR MDR Bus IR PC+1 PC OP=？
解：先通过主频求出时钟周期时 间，再进一步求出机器周期和平均指 令周期。 时钟周期=1/10MHz=0.1×10-6 =100ns 机器周期=100ns×4=400ns=0.4µ s 平均指令周期=1/1MIPS =1×10-6=1µ s 每个指令周期所含机器周期个数 = 1µ s/0.4µs=2.5个
4. 能不能说CPU的主频越快，计 算机的运行速度就越快？为什么？ 解：不能说机器的主频越快，机 器的速度就越快。因为机器的速度不 仅与主频有关，还与数据通路结构、 时序分配方案、ALU运算能力、指令 功能强弱等多种因素有关，要看综合 效果。
5. 设机器A的CPU主频为8MHz， 机器周期含4个时钟周期，且该机的平 均指令执行速度是0.4MIPS，试求该机 的平均指令周期和机器周期，每个指 令周期中含几个机器周期？如果机器B 的CPU主频为12MHz，且机器周期也 含4个时钟周期，试问B机的平均指令 执行速度为多少MIPS? 解：先通过A机的平均指令执行速 度求出其平均指令周期，再通过主频 求出时钟周期，然后进一步求出机器 周期。B机参数的算法与A机类似。 计算如下：
计算机组成原理课后习题答案(第五版_白中英)
计算机组成原理第五版习题答案第一章 (1)第二章 (3)第三章 (14)第四章 (19)第五章 (21)第六章 (27)第七章 (31)第八章 (34)第九章 (36)第一章1．模拟计算机的特点是数值由连续量来表示，运算过程也是连续的。
数字计算机的主要特点是按位运算，并且不连续地跳动计算。
模拟计算机用电压表示数据，采用电压组合和测量值的计算方式，盘上连线的控制方式，而数字计算机用数字0 和1 表示数据，采用数字计数的计算方式，程序控制的控制方式。
数字计算机与模拟计算机相比，精度高，数据存储量大，逻辑判断能力强。
2．数字计算机可分为专用计算机和通用计算机，是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。
3．科学计算、自动控制、测量和测试、信息处理、教育和卫生、家用电器、人工智能。
4．主要设计思想是：采用存储程序的方式，编制好的程序和数据存放在同一存储器中，计算机可以在无人干预的情况下自动完成逐条取出指令和执行指令的任务；在机器内部，指令和数据均以二进制码表示,指令在存储器中按执行顺序存放。
主要组成部分有：:运算器、逻辑器、存储器、输入设备和输出设备。
5．存储器所有存储单元的总数称为存储器的存储容量。
每个存储单元都有编号，称为单元地址。
如果某字代表要处理的数据，称为数据字。
如果某字为一条指令，称为指令字。
6．计算机硬件可直接执行的每一个基本的算术运算或逻辑运算操作称为一条指令，而解算某一问题的一串指令序列，称为程序。
7．取指周期中从内存读出的信息流是指令流，而在执行器周期中从内存读出的信息流是数据流。
8．半导体存储器称为内存，存储容量更大的磁盘存储器和光盘存储器称为外存，内存和外存共同用来保存二进制数据。
运算器和控制器合在一起称为中央处理器，简称CPU，它用来控制计算机及进行算术逻辑运算。
适配器是外围设备与主机联系的桥梁，它的作用相当于一个转换器，使主机和外围设备并行协调地工作。
9．计算机的系统软件包括系统程序和应用程序。
组成原理课后习题答案..
1. 写出下列各数的原码、反码、补码表示 （用8位二进制数）。其中MSB是最高位 （又是符号位）LSB是最低位。 (1)[-35]原=10100011;[-35]反=11011100 [-35]补=11011101 (2) [127]原= [127]反=[127]补= 01111111； (3) [-127 ]原=11111111； [-127]反=10000000； [-127]补=10000001；
7. 用原码阵列乘法器、补码阵列乘法器分 别计算X×Y。 （2）x = -11111 y = - 11011 解：a）带求补器的原码阵列乘法：
|x|=11111, |y|= 11011
x * y=01101000101
b）带求补器的补码阵列 [x]补 = 100001, [y]补 = 100101 乘积符号位单独运算1⊕1＝0 尾数部分算前求补输出│X│＝11111，│y│ ＝11011
(2)根据已知条件，CPU在1us内至少访存一次，而 整个存储器的平均读/写周期为0.5us， 假定16K*8位的DRAM芯片用128*1024矩阵存储元构 成，如果采用集中刷新，有64us的刷新死时间， 肯定不行；如果采用分散刷新，则每1us只能访存 一次，也不行。 所以采用异步式刷新方式。刷新时只对128行进行 异步方式刷新，则刷新间隔为2ms/128 = 15.625us，可取刷新信号周期大约为15.5us,则两 次刷新的最大时间间隔为ｔｍａｘ＝15.5(μ S) 对全部存储单元刷新一遍所需实际刷新时间为 t＝0.5×128=64(μ S) (注意假设的刷新时间不能大于0.5μ S）
（3）X=11011 Y=-10011 解：先写出x和y的变形补码，再计算它们的差 [x]补=0011011 [y]补=1101101 [-y]补=0010011 [x-y]补=[x]补+[-y]补=0011011 +0010011 = 0101110 ∵运算结果双符号不相等 ∴ 01为正溢出
计算机组成原理课后习题-参考答案
习题参考答案
5-2：计算机为什么要设置时序部件？ 周期、节拍、脉冲三级时序关系如何 表示？
一条指令运行的各种操作控制信号在时间上有严格 的定时关系， 的定时关系，时序部件用以控制时序以保证指令 的正确执行。 的正确执行。 将指令周期划分为几个不同的阶段， 将指令周期划分为几个不同的阶段，每个阶段称为 一个机器周期。 一个机器周期。 一个机器周期又分为若干个相等的时间段， 一个机器周期又分为若干个相等的时间段，每个时 时间段称为一个时钟周期（节拍）。 时间段称为一个时钟周期（节拍）。 在一个时钟周期（节拍）内可设置几个工作脉冲， 在一个时钟周期（节拍）内可设置几个工作脉冲， 用于寄存器的清除、接收数据等工作。 用于寄存器的清除、接收数据等工作。
9
习题什么特点？
依据控制器中的时序控制部件和微操作控制信号形 成部件的具体组成与运行原理不同，通常把控制 成部件的具体组成与运行原理不同， 器区分为微程序控制器和硬布线控制器两大类。 器区分为微程序控制器和硬布线控制器两大类。 微程序控制方式是用一个ROM做为控制信号产生 微程序控制方式是用一个 做为控制信号产生 的载体， 中存储着一系列的微程序， 的载体，ROM中存储着一系列的微程序，组成微 中存储着一系列的微程序 程序的微指令代码产生相应的操作控制信号， 程序的微指令代码产生相应的操作控制信号，这 是一种存储逻辑型的控制器。方便修改和扩充， 是一种存储逻辑型的控制器。方便修改和扩充， 但指令执行速度较慢。 但指令执行速度较慢。 硬布线控制方式采用组合逻辑电路实现各种控制功 在制造完成后， 能，在制造完成后，其逻辑电路之间的连接关系 就固定下来，不易改动。其运行速度快， 就固定下来，不易改动。其运行速度快，但构成 复杂。 复杂。
13
习题参考答案
计算机组成原理与系统结构课后作业答案(包健_冯建文版)
216 − 1
（2） 原码表示的定点整数：1，111…11~0，111…11 即 − ( 215 − 1) ~ 215 − 1 （3） 补码表示的定点整数：1，00…000~0，111…11 即 − 215 ~ 215 − 1 （4） 补码表示的定点小数：1.00…000~0.111…11 即 − 1 ~ 1 − 2 −15 （5） 非规格化浮点数： N = M × R E 阶码（8 位移码） 最大数= (1 − 2 −7 ) × 2 2
1 1
1 1
1 1
1 1
0 1
0 1
0 1
0 1
0 1
0 1
0 1
0 1
0 1
0 1
0 1
0 1
最高端8K ROM
128K 的 RAM 区由
128 K × 16bit = 8 × 2 = 16片 SRAM 芯片构成；分为 8 组，组与组之间 16K × 8bit
进行字扩展；每个组内有 2 片进行位扩展。
8448字 132块 = 132 ，即主存的第 0~8447 字位于连续的 132 块内。 5 = 商4余 4 ，因此这 64字 2 块
132 块连续分布在第 0~4 大组内，其中在第 4 大组中只有 4 块。
第 0大 组 共 32 块
第 1大 组
…
5
… … …
…
第 2大 组
第 3大 组
第 4大 组 4块
《运算器》
P101
3.3 写出下列各数的原码、反码和补码，机器数长度为 8 位： 真值 二进制真值 原码 反码 0，0000000 0，0000000 （1）0 0000000 1，0000000 1，1111111 （2）-127 －1111111 1，1111111 1，0000000 －0.1000000 －0.0010011 1100100 0.010111 1.1000000 1.0010011 0，1100100 0.0101110 1.0111111 1.1101100 0，1100100 0.0101110
计算机组成原理课后答案(第二版)_唐朔飞_第八章
16. 计算机为了管理中断，在硬件上 计算机为了管理中断 管理中断， 设置？ 作用？ 通常有哪些设置 各有何作用 通常有哪些设置？各有何作用？对指令系 有何考虑？ 统有何考虑？ 计算机为了管理中断， 解：计算机为了管理中断，在硬件上 中断系统。 设有专门处理中断的机构——中断系统 设有专门处理中断的机构——中断系统。 它通常包括 中断请求寄存器、 包括： Байду номын сангаас通常包括：中断请求寄存器、中断优先 级排队器、向量编码器、 级排队器、向量编码器、中断允许触发器 EINT）、中断标记触发器（INT）、 ）、中断标记触发器 （EINT）、中断标记触发器（INT）、 中断屏蔽触发器（寄存器） 功能如下： 中断屏蔽触发器（寄存器）等。功能如下： 中断请求寄存器——对中断源发来的 中断请求寄存器——对中断源发来的 一过性中断请求信号进行登记 登记； 一过性中断请求信号进行登记； 中断优先级排队器——对同时提出的 中断优先级排队器——对同时提出的 裁决， 多个中断请求信号进行裁决 多个中断请求信号进行裁决，选出一个最 紧迫的进行响应； 紧迫的进行响应；
（2）中断周期流程图如下： 中断周期流程图如下： ↓ 关中断（ EINT） 关中断（0→EINT） ↓ SP→BUS→MAR SP→BUS→ ↓ SP+1→ SP+1→SP ↓ PC→BUS→MDR PC→BUS→
说 明
堆栈栈顶地址送MAR 堆栈栈顶地址送MAR 修改堆栈指针 断点送内存
↓ 存储器写（CU(-W)→ 存储器写（CU(-W)→M） 进栈 ↓A
LDA ↓ IR（X）→MAR IR（ ↓ N @=1? ↓Y（间址） 间址） 存储器读（ 存储器读（CU(R) →M） ↓ MDR →BUS →MAR ↓ 存储器读（ 存储器读（CU(R) →M） ↓ MDR →BUS →AC ↓ 直 接 寻 址
计算机组成原理课后习题及答案(完整版)
精选2021版课件
7
• 3. 什么是摩尔定律？该定律是否永远生效 ？为什么？
• 答：P23，否，P36
精选2021版课件
8
系统总线
第三章
精选2021版课件
9
1. 什么是总线？总线传输有何特点？ 为了减轻总线的负载，总线上的部件都应 具备什么特点？
解：总线是多个部件共享的传输部件； 总线传输的特点是：某一时刻只能有 一路信息在总线上传输，即分时使用； 为了减轻总线负载，总线上的部件应 通过三态驱动缓冲电路与总线连通。
解： 总线标准——可理解为系统与模块、 模块与模块之间的互连的标准界面。 总线标准的设置主要解决不同厂家各 类模块化产品的兼容问题； 目前流行的总线标准有：ISA、EISA、 PCI等； 即插即用——指任何扩展卡插入系统 便可工作。EISA、PCI等具有此功能。
精选2021版课件
16
11. 画一个具有双向传输功能的总线逻
12
总线的主设备（主模块）——指一次总
线传输期间，拥有总线控制权的设备（模块）； 总线的从设备（从模块）——指一次总
线传输期间，配合主设备完成传输的设备（模 块），它只能被动接受主设备发来的命令；
总线的传输周期——总线完成一次完整 而可靠的传输所需时间；
总线的通信控制——指总线传送过程中 双方的时间配合方式。
精选2021版课件
10
4. 为什么要设置总线判优控制？常见的集 中式总线控制有几种？各有何特点？哪种方式响 应时间最快？哪种方式对电路故障最敏感？
解：总线判优控制解决多个部件同时申请总 线时的使用权分配问题；
常见的集中式总线控制有三种： 链式查询、计数器查询、独立请求；
特点：链式查询方式连线简单，易于扩充，
计算机组成原理课后答案(第二版)_唐朔飞_第六章.
解：机器数与对应的真值形式如下：
真值
（二进制）
真值
（十进制）
原码
0，111 0，110 0，101 0，100 0，011 0，010 0，001 0，000
反码
补码
整 数
+111 +110 +101 +100 +011 +010 +001 +000
+7 +6 +5 +4 +3 +2 +1 +0
同 原 码
+7/8 +3/4 +5/8 +1/2 +3/8 +1/4 +1/8 +0
同 原 码
同 原 码
续表3：
真值
（二进制）
真值
（十进制）
原码 反码
无 1.111 1.110 1.101 1.100 1.011 1.010 1.001 1.000 无 1.000 1.001 1.010 1.011 1.100 1.101 1.110 1.111
（3）若要1/4 X > 1/16，只要a1=0，a2 可任取0或1； 当a2=0时，若a3=0，则必须a4=1， 且a5、a6不全为0（a5 or a6=1；若a3=1， 则a4~a6可任取0或1； 当a2=1时， a3~a6可任取0或1。 3. 设x为整数，[x]补=1，x1x2x3x4x5， 若要求 x < -16，试问 x1~x5 应取何值？ 解：若要x < -16，需 x1=0，x2~x5 任 意。（注：负数绝对值大的反而小。）
补码
1，000 1，001 1，010 1，011 1，100 1，101 1，110 1，111 0，000
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《一》２．冯·诺依曼计算机的特点是什么？其中最主要的一点是什么？解：冯·诺依曼计算机的特点如下：①计算机（指硬件）应由运算器、存储器、控制器、输入设备和输出设备五大基本部件组成；②计算机内部采用二进制来表示指令和数据；③将编好的程序和原始数据事先存入存储器中，然后再启动计算机工作。
第③点是最主要的一点。
３．计算机的硬件是由哪些部件组成的？它们各有哪些功能？解：计算机的硬件应由运算器、存储器、控制器、输入设备和输出设备五大基本部件组成。
它们各自的功能是：①输入设备：把人们编好的程序和原始数据送到计算机中去，并且将它们转换成计算机内部所能识别和接受的信息方式。
②输出设备：将计算机的处理结果以人或其他设备所能接受的形式送出计算机。
③存储器：用来存放程序和数据。
④运算器：对信息进行处理和运算。
⑤控制器：按照人们预先确定的操作步骤，控制整个计算机的各部件有条不紊地自动工作。
６．计算机系统的主要技术指标有哪些？解：计算机系统的主要技术指标有：机器字长、数据通路宽度、主存容量和运算速度等。
机器字长是指参与运算的数的基本位数，它是由加法器、寄存器的位数决定的。
数据通路宽度是指数据总线一次所能并行传送信息的位数。
主存容量是指主存储器所能存储的全部信息量。
运算速度与机器的主频、执行什么样的操作、主存本身的速度等许多因素有关。
《二》１７．将下列十进制数转换为IEEE 短浮点数：１８．将下列IEEE 短浮点数转换为十进制数：（１）１１００００００１１１１００００００００００００００００００００；（２）００１１１１１１０００１００００００００００００００００００００；（３）０１００００１１１００１１００１００００００００００００００００；（４）０１００００００００００００００００００００００００００００００；（５）０１０００００１００１０００００００００００００００００００００；（６）００００００００００００００００００００００００００００００００。
《三》３．某机为定长指令字结构，指令长度１６位；每个操作数的地址码长６位，指令分为无操作数、单操作数和双操作数三类。
若双操作数指令已有K 种，无操作数指令已有L种，问单操作数指令最多可能有多少种？上述三类指令各自允许的最大指令条数是多少？４．设某机为定长指令字结构，指令长度１２位，每个地址码占３位，试提出一种分配方案，使该指令系统包含：４条三地址指令，８条二地址指令，１８０条单地址指令。
５．指令格式同上题，能否构成：三地址指令４条，单地址指令２５５条，零地址指令６４条？为什么？９．某机字长为１６位，主存容量为６４K 字，采用单字长单地址指令，共有５０条指令。
若有直接寻址、间接寻址、变址寻址、相对寻址四种寻址方式，试设计其指令格式。
解：操作码６位，寻址方式２位，地址码８位。
１０．某机字长为１６位，主存容量为６４K 字，指令格式为单字长单地址，共有６４条指令。
试说明：（１）若只采用直接寻址方式，指令能访问多少主存单元？（２）为扩充指令的寻址范围，可采用直接／间接寻址方式，若只增加一位直接／间接标志，指令可寻址范围为多少？指令直接寻址的范围为多少？（３）采用页面寻址方式，若只增加一位Z／C（零页／现行页）标志，指令寻址范围为多少？指令直接寻址范围为多少？（４）采用（２）、（３）两种方式结合，指令的寻址范围为多少？指令直接寻址范围为多少？《四》４．已知X 和Y ，试用它们的变形补码计算出X ＋Y ，并指出结果是否溢出。
（１）X ＝０．１１０１１，Y ＝０．１１１１１（２）X ＝０．１１０１１，Y ＝－０．１０１０１（３）X ＝－０．１０１１０，Y ＝－０．００００１（４）X ＝－０．１１０１１，Y ＝０．１１１１０８．分别用原码乘法和补码乘法计算X ×Y 。
（１）X ＝０．１１０１１，Y ＝－０．１１１１１（２）X ＝－０．１１０１０，Y ＝－０．０１１（２）X ×Y ＝０．０１０１１０１１００，过程略。
１０．分别用原码和补码加减交替法计算X ÷Y 。
（１）X ＝０．１０１０１，Y ＝０．１１０１１（２）X ＝－０．１０１０１，Y ＝０．１１０１１（３）X ＝０．１０００１，Y ＝－０．１０１１０（４）X ＝－０．１０１１０，Y ＝－０．１１０１１《五》２ ．存储器的主要功能是什么？ 为什么要把存储系统分成若干个不同层次？ 主要有哪些层次？解：存储器的主要功能是用来保存程序和数据。
存储系统是由几个容量、速度和价格各不相同的存储器用硬件、软件、硬件与软件相结合的方法连接起来的系统。
把存储系统分成若干个不同层次的目的是为了解决存储容量、存取速度和价格之间的矛盾。
由高速缓冲存储器、主存储器、辅助存储器构成的三级存储系统可以分为两个层次，其中高速缓存和主存间称为Cache －主存存储层次（Cache 存储系统）；主存和辅存间称为主存—辅存存储层次（虚拟存储系统）。
５．动态RAM 为什么要刷新？一般有几种刷新方式？各有什么优缺点？解：DRAM 记忆单元是通过栅极电容上存储的电荷来暂存信息的，由于电容上的电荷会随着时间的推移被逐渐泄放掉，因此每隔一定的时间必须向栅极电容补充一次电荷，这个过程就叫做刷新。
常见的刷新方式有集中式、分散式和异步式３种。
集中方式的特点是读写操作时不受刷新工作的影响，系统的存取速度比较高；但有死区，而且存储容量越大，死区就越长。
分散方式的特点是没有死区；但它加长了系统的存取周期，降低了整机的速度，且刷新过于频繁，没有充分利用所允许的最大刷新间隔。
异步方式虽然也有死区，但比集中方式的死区小得多，而且减少了刷新次数，是比较实用的一种刷新方式。
１１．某机字长为３２位，其存储容量是６４KB ，按字编址的寻址范围是多少？若主存以字节编址，试画出主存字地址和字节地址的分配情况。
解：某机字长为３２位，其存储容量是６４KB ，按字编址的寻址范围是１６KW 。
若主存以字节编址，每一个存储字包含４个单独编址的存储字节。
假设采用大端方案，即字地址等于最高有效字节地址，且字地址总是等于４的整数倍，正好用地址码的最末两位来区分同一个字中的４个字节。
主存字地址和字节地址的分配情况如图５-１９所示。
１２．一个容量为１６K ×３２位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？１K×４位，２K×８位，４K×４位，1６K×１位，４K×８位，８K×８位。
解：地址线１４根，数据线３２根，共４６根。
若选用不同规格的存储芯片，则需要：１K×４位芯片１２８片，２K×８位芯片３２片，４K×４位芯片３２片，１６K×１位芯片３２片，４K×８位芯片16片，８K×８位芯片８片。
１３．现有１０２４×１的存储芯片，若用它组成容量为１６K ×８的存储器。
试求：（１）实现该存储器所需的芯片数量？（２）若将这些芯片分装在若干块板上，每块板的容量为４K ×８，该存储器所需的地址线总位数是多少？其中几位用于选板？几位用于选片？几位用作片内地址？解：（１）需１０２４×１的芯片１２８片。
（２）该存储器所需的地址线总位数是１４位，其中２位用于选板，２位用于选片，10位用作片内地址。
１４．已知某机字长８位，现采用半导体存储器作主存，其地址线为１６位，若使用１K ×４的SRAM 芯片组成该机所允许的最大主存空间，并采用存储模板结构形式。
（１）若每块模板容量为４K ×８，共需多少块存储模板？（２）画出一个模板内各芯片的连接逻辑图。
解：（１）根据题干可知存储器容量为２１６＝６４KB ，故共需１６块存储模板。
（２）一个模板内各芯片的连接逻辑图如图５-２０所示。
《六》１１．设一地址指令格式如下：现在有４条一地址指令：LOAD（取数）、ISZ（加“１”为零跳）、DSZ（减“１”为零跳）、STORE（存数），在一台单总线单累加器结构的机器上运行，试排出这４条指令的微操作序列。
要求：当排ISZ 和DSZ 指令时不要破坏累加寄存器Acc 原来的内容。
解：（１）LOAD（取数）指令PC →MAR ，READ ；取指令MM →MDRMDR →IR ，PC ＋１→PCA →MAR ，READ ；取数据送AccMM →MDRMDR →Acc（２）ISZ（加“１”为零跳）指令取指令微操作略。
A →MAR ，READ ；取数据送AccMM →MDRMDR →AccAcc＋１→Acc ；加１If Z ＝１then PC ＋１→PC ；结果为０，PC ＋１Acc →MDR ，WRITE ；保存结果MDR →MMAcc －１→Acc ；恢复Acc（３）DSZ（减“１”为零跳）指令取指令微操作略。
A →MAR ，READ ；取数据送AccMM →MDRMDR →AccAcc －１→Acc ；减１If Z ＝１then PC ＋１→PC ；结果为０，PC ＋１Acc →MDR ，WRITE ；保存结果MDR →MMAcc＋１→Acc ；恢复Acc（４）STORE（存数）指令：取指令微操作略。
A →MAR ；Acc 中的数据写入主存单元Acc →MDR ，WRITEMDR →MM１２．某计算机的CPU 内部结构如图６唱２２所示。
两组总线之间的所有数据传送通过ALU 。
ALU 还具有完成以下功能的能力：F ＝A ； F ＝BF ＝A ＋１；F ＝B ＋１F ＝A －１；F ＝B －１写出转子指令（JSR）的取指和执行周期的微操作序列。
JSR 指令占两个字，第一个字是操作码，第二个字是子程序的入口地址。
返回地址保存在存储器堆栈中，堆栈指示器始终指向栈顶。
解：①PC →B ，F ＝ B ，F →MAR ，Read ；取指令的第一个字②PC →B ，F ＝ B ＋１，F →PC③MDR →B ，F ＝ B ，F →IR④PC →B ，F ＝ B ，F →MAR ，Read ；取指令的第二个字⑤PC →B ，F ＝ B ＋１，F →PC⑥MDR →B ，F ＝ B ，F →Y⑦SP →B ，F ＝ B －１，F →SP ，F →MAR ；修改栈指针，返回地址压入堆栈⑧PC →B ，F ＝ B ，F →MDR ，Write⑨Y → A ，F ＝ A ，F →PC ；子程序的首地址→PC⑩End１３．某机主要部件如图６-２３所示。
（１）请补充各部件间的主要连接线，并注明数据流动方向。
（２）拟出指令ADD （R１），（R２）＋的执行流程（含取指过程与确定后继指令地址）。