半导体专业术语(中英对照)讲解学习
半导体专业术语英语讲解学习
半导体专业术语英语1. acceptance testing (WAT: wafer acceptance testing)2. acceptor: 受主，如B，掺入Si中需要接受电子3. ACCESS：一个EDA（Engineering Data Analysis）系统4. Acid：酸5. Active device：有源器件，如MOS FET（非线性，可以对信号放大）6. Align mark(key)：对位标记7. Alloy：合金8. Aluminum：铝9. Ammonia：氨水10. Ammonium fluoride：NH4F11. Ammonium hydroxide：NH4OH12. Amorphous silicon：α-Si，非晶硅（不是多晶硅）13. Analog：模拟的14. Angstrom：A（1E-10m）埃15. Anisotropic：各向异性（如POLY ETCH）16. AQL(Acceptance Quality Level)：接受质量标准，在一定采样下，可以95%置信度通过质量标准（不同于可靠性，可靠性要求一定时间后的失效率）17. ARC(Antireflective coating)：抗反射层（用于METAL等层的光刻）18. Antimony(Sb)锑19. Argon(Ar)氩20. Arsenic(As)砷21. Arsenic trioxide(As2O3)三氧化二砷22. Arsine(AsH3)23. Asher：去胶机24. Aspect ration：形貌比（ETCH中的深度、宽度比）25. Autodoping：自搀杂（外延时SUB的浓度高，导致有杂质蒸发到环境中后，又回掺到外延层）26. Back end：后段（CONTACT以后、PCM测试前）27. Baseline：标准流程28. Benchmark：基准29. Bipolar：双极30. Boat：扩散用（石英）舟31. CD：（Critical Dimension）临界（关键）尺寸。
半导体(Semiconductor)术语字母索引中英文解析(o、P、Q、R、S、T篇)
半导体（Semiconductor）术语字母索引中英文解析（o、P、Q、R、S、T篇）hdragonf 发表于: 2011-3-17 10:20 来源: 半导体技术天地OOOxygen --氧O&MOperations & Maintenance --操作和维修OAOffice Automation --办公自动化OCOpen Collector --开路集电极OCAP1. Open Cable Specification --开放式电缆说明书2.Out of Control Action --控制失灵应急计划计划单上的动作是在无法控制的情况下执行的，由SPC探测。
通常在检查表单中定义。
OCR1) Optical Character Recognition --光学字符识别2) Operator Certification Rate --运算验证速率ODCOzone Depleting Chemicals --臭氧耗尽化学制品ODMOriginal Design Manufacturer -- 原始设备制造商ODPOzone Depleting Potential --臭氧层微耗潜能值ODSOzone Depleting Substances --臭氧耗尽物质是一个表示那些由于人类活动而产生的物质的术语，它们起反应，并且破坏臭氧层最上层的臭氧分子。
主要的臭氧耗尽物质是氯氟化碳(CFC)和Halons，两者都是化学物质，在对流层中非常稳定，典型的寿命是60至100年。
一但CFC或是Halons进入臭氧层，那里的紫外线辐射会非常强，足以使分子分裂，释放出氯原子(CFC)或是溴原子(Halons)，这些物质相至反应并且破坏臭氧层。
OECDOrganization of Economic Cooperation and Development --经济合作与发展组织OED1) Order Entry Date --定单登录日期2) Oxford English Dictionary --牛津英文字典OELOccupational Exposure Limit --占用的曝光限制OEMOriginal Equipment Manufacturer --原始设备制造商OFDMOccupational Health & Safety Assessment Series --正交频分多路用于数字传输中载波调制的方法。
半导体术语讲解学习
-用于高分辨显示
-高速存取、
4.FIFO（FIRST IN FIRST OUT）
-一种异步MEMORY
-在FIFO中，数据可以顺序存入、取出
-可以用来同步另一不同速度的系统，或者先存储数据。
MIL
微小计量单位。1MIL=1/1000INCH =25.4um。
BLADE
刀片。
BONDABILITY
焊接能力，用超声热焊将金球与铝板连接在一起时它们之间的分子结合力。
BONDING DIAGRAM
显示如何连接DIE和BONDING PAD的图面，按照产品类型区分。
BROKEN
要分裂或切割的。
C-MOS
COMPLEMENTARY METALOXIDE SEMICONDUCTOR（互补金属氧化物半导体）
JIG
接口板。为所测产品提供合适的工作环境，连接产品和测试系统的电路板。由产品担当ENGINEER制作。
L.G
LEAD GIRL
女员工组长
LASER MARKING
激光打印。激光通过有打印内容的MASK，烧灼EMC，使EMC变色的打印方法。
LCD
“LIQUID CRYSTAL DISPLAY“
液晶显示屏。
CONTAINER
储存一个LOT的MAGAZINE的盒子，以便搬运。
CONTAMINATION
污染。
CPU
全称是“CENTRAL PROCESSING UNIT”
是电子计算机的一部分，具有指示或控制、演算的功能，并能过这些功能执行命令，就如人的大脑一样。
CRACK
在CHIP或PKG上的裂痕。
CURE
半导体专业术语英语讲解学习
半导体专业术语英语1. acceptance testing (WAT: wafer acceptance testing)2. acceptor: 受主，如B，掺入Si中需要接受电子3. ACCESS：一个EDA（Engineering Data Analysis）系统4. Acid：酸5. Active device：有源器件，如MOS FET（非线性，可以对信号放大）6. Align mark(key)：对位标记7. Alloy：合金8. Aluminum：铝9. Ammonia：氨水10. Ammonium fluoride：NH4F11. Ammonium hydroxide：NH4OH12. Amorphous silicon：α-Si，非晶硅（不是多晶硅）13. Analog：模拟的14. Angstrom：A（1E-10m）埃15. Anisotropic：各向异性（如POLY ETCH）16. AQL(Acceptance Quality Level)：接受质量标准，在一定采样下，可以95%置信度通过质量标准（不同于可靠性，可靠性要求一定时间后的失效率）17. ARC(Antireflective coating)：抗反射层（用于METAL等层的光刻）18. Antimony(Sb)锑19. Argon(Ar)氩20. Arsenic(As)砷21. Arsenic trioxide(As2O3)三氧化二砷22. Arsine(AsH3)23. Asher：去胶机24. Aspect ration：形貌比（ETCH中的深度、宽度比）25. Autodoping：自搀杂（外延时SUB的浓度高，导致有杂质蒸发到环境中后，又回掺到外延层）26. Back end：后段（CONTACT以后、PCM测试前）27. Baseline：标准流程28. Benchmark：基准29. Bipolar：双极30. Boat：扩散用（石英）舟31. CD：（Critical Dimension）临界（关键）尺寸。
半导体行业的英单词和术语
半导体行业的英单词和术语1. Semiconductor（半导体）：指一种导电性能介于导体和绝缘体之间的材料，广泛应用于电子器件中。
3. Integrated Circuit（集成电路）：简称IC，将大量的微小电子元件（如晶体管、电阻、电容等）集成在一块半导体芯片上。
4. Transistor（晶体管）：一种半导体器件，具有放大信号和开关功能，是现代电子设备的基础组件。
5. Diode（二极管）：一种具有单向导通特性的半导体器件，常用于整流、稳压等电路。
6. MOSFET（金属氧化物半导体场效应晶体管）：一种常见的晶体管类型，广泛应用于放大器和开关电路。
7. CMOS（互补金属氧化物半导体）：一种集成电路技术，采用NMOS和PMOS晶体管组合，具有低功耗、高集成度等优点。
8. Wafer（晶圆）：指经过切割、抛光等工艺处理的半导体材料，用于制造集成电路。
9. Photolithography（光刻）：在半导体制造过程中，利用光刻技术将电路图案转移到晶圆上的过程。
10. Etching（刻蚀）：在半导体制造过程中，通过化学反应或物理方法去除晶圆表面不需要的材料。
11.掺杂（Doping）：在半导体材料中引入其他元素，以改变其导电性能。
12. Chip（芯片）：指经过封装的集成电路，是电子设备的核心组成部分。
13. PCB（印刷电路板）：一种用于支撑和连接电子元件的板材，上面布满了导电线路。
14. Moore's Law（摩尔定律）：指集成电路上可容纳的晶体管数量大约每两年翻一番，预测了半导体行业的发展趋势。
15. EDA（电子设计自动化）：指利用计算机软件辅助设计电子系统，包括电路设计、仿真、验证等环节。
16. Foundry（代工厂）：专门为其他公司生产半导体芯片的企业。
17. Semiconductor Equipment Manufacturer（半导体设备制造商）：为半导体行业提供生产设备的公司。
半导体缺陷解析及中英文术语一览
一、半导体缺陷1.位错：位错又可称为差排（英语：dislocation），在材料科学中，指晶体材料的一种内部微观缺陷，即原子的局部不规则排列（晶体学缺陷）。
从几何角度看，位错属于一种线缺陷，可视为晶体中已滑移部分与未滑移部分的分界线，其存在对材料的物理性能，尤其是力学性能，具有极大的影响。
产生原因：晶体生长过程中，籽晶中的位错、固-液界面附近落入不溶性固态颗粒，界面附近温度梯度或温度波动以及机械振动都会在晶体中产生位错。
在晶体生长后，快速降温也容易增殖位错。
（111）呈三角形；（100）呈方形；（110）呈菱形。
2.杂质条纹：晶体纵剖面经化学腐蚀后可见明、暗相间的层状分布条纹，又称为电阻率条纹。
杂质条纹有分布规律，在垂直生长轴方向的横断面上，一般成环状分布；在平行生长轴方向的纵剖面上，呈层状分布。
反映了固-液界面结晶前沿的形状。
产生原因：晶体生长时，由于重力产生的自然对流和搅拌产生的强制对流，引起固-液界近附近的温度发生微小的周期性变化，导致晶体微观生长速率的变化，或引起杂质边界厚度起伏，一截小平面效应和热场不对称等，均使晶体结晶时杂质有效分凝系数产生波动，引起杂质中杂质浓度分布发生相应的变化，从而在晶体中形成杂质条纹。
解决方案:：调整热场，使之具有良好的轴对称性，并使晶体的旋转轴尽量与热场中心轴同轴，抑制或减弱熔热对流，可以使晶体中杂质趋于均匀分布。
采用磁场拉晶工艺或无重力条件下拉晶可以消除杂质条纹。
3.凹坑：晶体经过化学腐蚀后，由于晶体的局部区域具有较快的腐蚀速度，使晶体横断面上出现的坑。
腐蚀温度越高，腐蚀时间越长，则凹坑就越深，甚至贯穿。
4.空洞：单晶切断面上无规则、大小不等的小孔。
产生原因：在气氛下拉制单晶，由于气体在熔体中溶解度大，当晶体生长时，气体溶解度则减小呈过饱和状态。
如果晶体生长过快，则气体无法及时从熔体中排出，则会在晶体中形成空洞。
5.孪晶：使晶体断面上呈现金属光泽不同的两部分，分界线通常为直线。
半导体一些术语的中英文对照
半导体一些术语的中英文对照半导体一些术语的中英文对照离子注入机ion implanterLSS理论Lindhand Scharff and Schiott theory 又称“林汉德-斯卡夫-斯高特理论”。
沟道效应channeling effect射程分布range distribution深度分布depth distribution投影射程projected range阻止距离stopping distance阻止本领stopping power标准阻止截面standard stopping cross section退火annealing激活能activation energy等温退火isothermal annealing激光退火laser annealing应力感生缺陷stress-induced defect择优取向preferred orientation制版工艺mask-making technology图形畸变pattern distortion初缩first minification精缩final minification母版master mask铬版chromium plate干版dry plate乳胶版emulsion plate透明版see-through plate高分辨率版high resolution plate, HRP超微粒干版plate for ultra-microminiaturization 掩模mask掩模对准mask alignment对准精度alignment precision光刻胶photoresist又称“光致抗蚀剂”。
负性光刻胶negative photoresist正性光刻胶positive photoresist无机光刻胶inorganic resist多层光刻胶multilevel resist电子束光刻胶electron beam resistX射线光刻胶X-ray resist刷洗scrubbing甩胶spinning涂胶photoresist coating后烘postbaking光刻photolithographyX射线光刻X-ray lithography电子束光刻electron beam lithography离子束光刻ion beam lithography深紫外光刻deep-UV lithography光刻机mask aligner投影光刻机projection mask aligner曝光exposure接触式曝光法contact exposure method接近式曝光法proximity exposure method光学投影曝光法optical projection exposure method 电子束曝光系统electron beam exposure system分步重复系统step-and-repeat system显影development线宽linewidth去胶stripping of photoresist氧化去胶removing of photoresist by oxidation等离子［体］去胶removing of photoresist by plasma 刻蚀etching干法刻蚀dry etching反应离子刻蚀reactive ion etching, RIE各向同性刻蚀isotropic etching各向异性刻蚀anisotropic etching反应溅射刻蚀reactive sputter etching离子铣ion beam milling又称“离子磨削”。
半导体专业词汇总(中英文对照)
英文
LS1(limit suitch 1) 232 bus error 488bus error 5S（Seiri-Seiton-Seiso-Seiketsu-Shitsuke) cartridge p.p 5u ABC classification automatic molding system A plate eriochrome black t indicator B plate CO2 bubbler Any device having a chip out greater than 0.5mm in width (or depth) and 1.25mm in length is rejectable. The product is rejectable when pad support protrudes more than 0.25mm from the end of the package body.(sop:0.15mm). Any device showing bent leads (in case of doubts use the applicable gauge) is rejectable. Non-uniform solder such that a lead exceeds the dimensions of 0.4mm thick and 0.5mm wide below the seating plate, or an overall thickness of 0.75mm above the seating plane is rejectable. Lead finish on the leads shall be smooth and continuous from lead tip up to and over bend of lead. Ejector marks more than above the surface or more than 0.5mm below the surface of the device is rejectable. Lifting, peeling or flaking of the lead finish is rejectable excluding 0.5mm from the body. Package leads shall be free from attached foreign material except for foreign material located above the seating plane of the lead, not bigger than 0.15mm in diameter. Any lead with dam bar step dimensions exceeding 0.25mm is rejectable. driver board error EDTA-2NA standard solution eprom error leasing mix bed resin bottle, kbs 94 stack loader Lead frame reverse will cause reverse bending. Lead Frame Auto Loader Machine solde stipper for plastic package,TLS-85a solde stipper for plastic package, TLS-85b solder stipper for plastic package,TLS-86 end plug (L) end plug(L) MPU error nitrogen gas flow rate poprtation curve P.P Band PDCA（Plan-Do-Check-Action) PIN1 identification The PIN1 identification must be present and in accordance with the specified dimensions. anode bag p.p. QA mark QFP plastic tray RAM read/write error即RAM error Non-uniform lead finish such that a lead exceeds the specified dimensions 0.5mm or leadl thickness exceeds 0.25mm is rejectable. Any devices having a chip out greater than 0.2mm width(or depth) and 0.6mm in length or exposed lead frame material is rejectable. Ejector marks more than above the surface or more than 0.2mm below the surface of the device is rejectable. Lead coplanarity shall be within 0.1mm of one another in the vertical direction. Leads shall be free attached foreign material, flash shall not exceed 50% of the lead surface.