数字电路(第二版)贾立新1数字逻辑基础习题解答
自我检测题
1．（26.125）10=（11010.001）2 =（1A.2）16 2．（100.9375）10=（1100100.1111）2 3．（1011111．01101）2=（ 137.32 ）8=（95.40625）10 4．（133.126）8=（5B.2B ）16 5．（1011）2×（101）2=（110111）2 6．（486）10=（010*********）8421BCD =（011110111001）余3BCD 7．（5.14）10=（0101.00010100）8421BCD 8．（10010011）8421BCD =（93）10
9．基本逻辑运算有 与 、或、非3种。
10．两输入与非门输入为01时，输出为 1 。 11．两输入或非门输入为01时，输出为 0 。
12．逻辑变量和逻辑函数只有 0 和 1 两种取值，而且它们只是表示两种不同的逻辑状态。
13．当变量ABC 为100时，AB +BC = 0 ，（A +B ）（A +C ）=__1__。
14．描述逻辑函数各个变量取值组合和函数值对应关系的表格叫 真值表 。
15． 用与、或、非等运算表示函数中各个变量之间逻辑关系的代数式叫 逻辑表达式 。
16．根据 代入 规则可从B A AB +=可得到C B A ABC ++=。
17．写出函数Z =ABC +（A +BC ）（A +C ）的反函数Z =））（C A C B A C B A ++++)((。
18．逻辑函数表达式F =（A +B ）（A +B +C ）（AB +CD ）+E ，则其对偶式F ＇=
__（AB +ABC +（A +B ）（C +D ））E 。
19．已知CD C
B A F ++=）（，其对偶式F ＇=D
C C B A +??+）（。 20．ABDE C ABC Y ++=的最简与-或式为Y =C AB +。
21．函数D B AB Y +=的最小项表达式为Y = ∑m （1,3,9,11,12,13,14,15）。 22．约束项是 不会出现 的变量取值所对应的最小项，其值总是等于0。 23．逻辑函数F （A ,B ,C ）=∏M （1,3,4,6,7），则F （A ,B ,C ）=∑m （ 0，2，5）。 24．VHDL 的基本描述语句包括 并行语句 和 顺序语句 。
25．VHDL 的并行语句在结构体中的执行是 并行 的，其执行方式与语句书写的顺序无关。
26．在VHDL 的各种并行语句之间，可以用 信号 来交换信息。
27．VHDL 的PROCESS （进程）语句是由 顺序语句 组成的，但其本身却是 并行语句 。
28．VHDL 顺序语句只能出现在 进程语句 内部，是按程序书写的顺序自上而下、一条一条地执行。
29．VHDL 的数据对象包括 常数 、 变量 和 信号 ，它们是用来存放各种类型数据
的容器。
30．下列各组数中，是6
A．14752 B．62936 D．37481
31．已知二进制数11001010，其对应的十进制数为。
A．202 B．192 C．106 D．92
32．十进制数62对应的十六进制数是。
A．（3E）16B．（36）16C．（38）16D．（3D）16
33．和二进制数（1100110111.001）2等值的十六进制数是。
A．（337.2）16B．（637.1）16C．（1467.1）16 D．（C37.4）16
34．下列四个数中与十进制数（163）10不相等的是。
A．（A3）16B．（10100011）2
C．（000101100011）8421BCD D．（100100011）8
35
A．（100101110）2C．（301）10D．（10010111）8421BCD
36．和八进制数（166）8等值的十六进制数和十进制数分别为。
A．76H，118D B．76H，142D C．E6H，230D D．74H，116D
37．已知A=（10.44）10 ，下列结果正确的是。
A．A=（1010.1）2B．A=（0A.8）16
C．A=（12.4）8D．A=（20.21）5
38．表示任意两位无符号十进制数需要位二进制数。
A．6 B．7 C．8 D．9
39．用0、1两个符号对100个信息进行编码，则至少需要。
A．8位B．7位C．9位D．6位
40．相邻两组编码只有一位不同的编码是。
A．2421BCD码B．8421BCD码C．余3码D．格雷码
41．下列几种说法中与BCD码的性质不符的是。
A．一组4位二进制数组成的码只能表示一位十进制数
B．BCD码是一种人为选定的0~9十个数字的代码
C．BCD码是一组4位二进制数，能表示十六以内的任何一个十进制数
D．BCD码有多种
42．余3码10111011对应的2421码为。
A．10001000B．10111011C．11101110D．11101011
43．一个四输入端与非门，使其输出为0的输入变量取值组合有种。
A．15 B．8 C．7 D．1
44．一个四输入端或非门，使其输出为1的输入变量取值组合有种。
A．15 B．8 C．7 D．1
45．A⊕1⊕0⊕1⊕1⊕0⊕1= 。
A ．A
B ．A
C ．0
D ．1
46
A ．与门
B ． 或门
C ．非门 47．若将一个异或门（设输入端为A 、B ）当作反相器使用，则A 、B 端应 连接。
A ．A 或
B 中有一个接高电平； B ．A 或B 中有一个接低电平；
C ． A 和B 并联使用；
D ．不能实现。
48．下列逻辑代数式中值为0的是 。
A ．A ? A
B ．A ? 1
C ．A ? 0
D ．A A ⊕ 49．与逻辑式ABC A +
A ．ABC
B ．1+B
C C ．A
50A ．)C A )(B A (BC A ++=+ C ．1=++AB B A D ．BD A ABD A =
51．A C B A F +⊕⊕=)(的最简与-或表达式为 。
A ．F ＝A C ．F ＝A +
B +
C
D ．都不是
52．若已知Y XY YZ Z Y XY
+=++，判断等式=+++))()((Z Y Z Y Y X Y Y X )(+成立的最A C ．反演规则 D ．反演定理 53．根据反演规则，逻辑函数CD B A F +=的反函数F = 。
A ．D C A
B +
C ．)
D C B A +++()( D ．D C B A +
+ 54．逻辑函数F A ．))((C B B A ++ C ．C B A ++ D ．C B B A +
55．已知某电路的真值表如表T1.55所示，该电路的逻辑表达式为 。 A ．F =C B ．F =ABC C ．F =AB +C D ．都不是
表T1.55
56．函数F =AB +BC ，使F =1的输入ABC 组合为 。
A ．ABC = 000
B ．AB
C = 010 C ．ABC = 101
D ．ABC = 110 57．已知CD ABC F +=，下列组合中， 可以肯定使F =0。 A ．A = 0 , BC = 1 B ．B = 1，C = 1 C ．C = 1，D = 0 D ．BC = 1，D = 1 58．在下列各组变量取值中，能使函数F （A ,B ,C ,D ）=∑m （0,1,2,4,6,13）的值为l 是 。 A ．1100 B ．1001 C ．0110 D ．1110 59
B ．一个逻辑函数全部最大项之和恒等于0
C ．一个逻辑函数全部最小项之积恒等于1
D ．一个逻辑函数全部最大项之积恒等于1
60．标准或-与式是由 构成的逻辑表达式。
A ．与项相或
B ．最小项相或
C ．最大项相与
D ．或项相与 61．逻辑函数F (A ,B ,C )=Σ m (0，1，4，6)的最简与非-与非式为 。
A ． AC
B A F ?= B ．
C A B A F ?= C ．AC AB F ?= 62．若ABCDEFGH 为最小项，则它有逻辑相邻项个数为 。 A ．8 B ．82 C ．28
D ．16
63．D A C AB +在四变量卡诺图中有 个小方格是“1”。 A ．13 B ．12 C ．6 D ．5 64．VHDL 是在 年正式推出的。
A ．1983
B ．1985
C ．1987
D ．1989
65．VHDL 的实体部分用来指定设计单元的 。 Ａ．输入端口 Ｂ．输出端口 Ｃ．引脚 Ｄ．以上均可 66．一个实体可以拥有一个或多个 。
Ａ．设计实体 Ｂ．结构体 Ｃ．输入 Ｄ．输出
67．在VHDL 的端口声明语句中，用 声明端口为输入方向。 Ａ．IN Ｂ．OUT Ｃ．INOUT Ｄ．BUFFER
68．在VHDL 的端口声明语句中，用 声明端口为具有读功能的输出方向。 Ａ．IN Ｂ．OUT Ｃ．INOUT Ｄ．BUFFER
69．在VHDL 标识符命名规则中，以 开头的标识符是正确的。 A ．字母 B ．数字 C ．字母或数字 D ．下划线 70． 在VHDL 中，目标信号的赋值符号是 。 A ． =： B ．= C ． ：= D ．<=
习题
1．有人说“五彩缤纷的数字世界全是由‘0、1’及‘与、或、非’组成的。”你如何理解这句话的含义？
答:任何复杂的数字电路都可由与、或、非门组成。数字电路处理的都是0、1构成的数字信号。
2．用4位格雷码表示0、1、2、…、8、9十个数，其中规定用0000四位代码表示数0，试写出三种格雷码表示形式。
解：
3．书中表1.2-4中列出了多种常见的BCD编码方案。试写出余3循环码的特点，它与余3码有何关系？
解：余3循环码的主要特点是任何两个相邻码只有一位不同，它和余3码的关系是：设余3码为B3B2B1B0，余3循环码为G3G2G1G0，可以通过以下规则将余3码转换为余3循环码。
（1）如果B0和B1相同，则G0为0，否则为1；
（2）如果B1和B2相同，则G1为0，否则为1；
（3）如果B2和B3相同，则G2为0，否则为1；
（4）G3和B3相同。
4．如果存在某组基本运算,使任意逻辑函数F（X1，X2，…，X n）均可用它们表示，则称该组基本运算组成完备集。已知与、或、非三种运算组成完备集，试证明与、异或运算组成完备集。
解：将异或门的其中一个输入端接高电平即转化为非门，根据B
+可知，利用
A=
B
A
与门和非门可以构成或门，因此，与、异或运算可以实现与、或、非三种运算，从而组成
完备集。
5．布尔量A 、B 、C 存在下列关系吗？ （1）已知A +B =A +C ，问B =C 吗？为什么？ （2）已知AB =AC ，问B =C 吗？为什么？
（3）已知A+B =A+C 且 AB =AC ，问B =C 吗？为什么？ （4）最小项m 115与m 116可合并。 解：（1）×，因为只要A =1，不管B 、C 为何值，A +B =A +C 即成立，没有必要B =C 。 （2）×，不成立，因为只要A =0，不管B 、C 为何值，AB =AC 即成立，没有必要B =C 。 （3）√，当A =0时，根据A+B =A+C 可得B =C ；当A =1时，根据AB =AC 可得B =C 。 （4）×，115=1110011B 116=1110100B 逻辑不相邻。
6．列出逻辑函数 BC B A Y += 的真值表。
解：C B A C B A C B A B A C B B A BC B A BC B A Y +=+=+=?=+=）（
7．写出如图P1.7所示逻辑电路的与-或表达式，列出真值表。
=1
≥1
&
B
F
A
C
B F
B
A
图P1.7 图P1.8
解：B A B A B A AB B AB A AB B AB A F ⊕=+=+==
8．写出如图P1.8所示逻辑电路的与-或表达式，列出真值表。 解：表达式
BC A C B A C B A BC A C B A B A C B B A B A F ++=++=++=))((
真值表
9．试用与非门实现逻辑函数L =AB +BC 。 解：BC AB BC AB L =+= 逻辑电路图
B L
A C
10．根据图P1.10所示波形图，写出逻辑关系表达式Z = f （A ，B ，C ），并将表达式简化成最简或非-或非表达式和最简与-或-非表达式。
A B C
Z
图P1.10
解：根据波形图列出真值表：
利用卡诺图化简得到： C A AB Z +=
B A
C A +++= 或非-或非表达式
B A
C A ?+?= 与或非表达式
11．用公式法证明：A C C B B A A C C B B A ++=++ 解：解法一：
），，，，，（6543211m C B A BC A C B A C AB C B A C B A A C C B B A Y =+++++=++=
），，，，，（6543212m C B A C AB C B A C B A C B A BC A A C C B B A Y =+++++=++=
∴Y 1=Y 2
解法二：
C B A BC A C B A C AB C B A C B A A C C B B A Y +++++=++=1
）（）（）（B B A C A A C B C C B A C AB C B A C B A C B A BC A C B A +++++=+++++=
A C C
B B A ++=
12．证明不等式D AC B A BC D B A BC C A +++≠+++。 解：令D B A BC C A Y +++=1
D AC B A BC Y +++=2
当D =0时，B A BC C A Y ++=1，AC B A BC Y ++=2 列出函数真值表：
从真值表可知：
Y 1≠Y 2
13．已知逻辑函数C B C AB ABC F ++=，求：最简与-或式、与非-与非式、最小项表
达式。
解：最简与-或式：
C B AB C B C AB ABC F +=++=
与非-与非式： C B AB C B AB F ?=+=
最小项之和： C B A C AB ABC F ++=
14．已知F （A ，B ，C ）=AB +BC ，求其最大项之积表达式（标准或-与式）。 解：方法一：先求最小项之和，再求最大项之积。
）
）（）（）（）（（）
，，，，（），，（C B A C B A C B A C B A C B A M m ABC C AB BC A F ++++++++++=∏=∑=++=54210763
方法二：直接求。
）
）（）（）（）（（））（）（）（）（）（（）
）（）（（）（C B A C B A C B A C B A C B A C B A C B A C B A C B A C B A C B A C A B A B A C A B BC AB F ++++++++++=++++++++++++=+++=+=+= 15．某组合逻辑电路如图P1.15所示： （1）写出函数Y 的逻辑表达式； （2）将函数Y 化为最简与-或式； （3）用与非门画出其简化后的电路。
A B =1
&
=1
&
&
S
CO
A B C
图P1.15
解：AC AB ABC C AB C B A Y +=++=
AC AB AC AB Y ?=+=
A
B
Y
16．与非门组成的电路如图P1.16所示：
（1）写出函数Y的逻辑表达式；
（2）将函数Y化为最简与-或式；
（3）用与非门画出其简化后的电路。
Y
图P1.16
解：AC
Y=
1，B
Y=
2
，BC
Y=
3
，B
AC
B
Y
Y+
=
=
1
4
C
B
BC
B
Y
Y
Y+
=
+
=
=3
2
5
BC
AC
C
B
B
AC
Y
Y
Y+
=
+
+
=
=)
)(
(
5
4
6
D
BC
D
Y
Y+
=
=3
7
D
BC
AC
D
BC
AC
D
BC
BC
AC
D
BC
BC
AC
Y
Y
Y
=
+
+
=
+
+
=
+
+
+
=
=7
6
A
C
B
D
Y
17．列出如图P1.17所示逻辑电路的真值表。
A
B
C L
1
L2
图P .17
解：BC A C B A L +=1
）C B A C B A C B A ABC BC A C B A ABC L L ++++++=?+==)()((12 真值表
18（1）CD B A C B C A AB F +++=
（2）D D C C B C A AB F ++++=
（3）CDFG B CE B E C B CD B D C AC B A F ++++++=
（4）E B C D C EA DB CDE E B E C A D C C B BD C AB +++=++++++ 解 （1）C B C A AB CD B A C B C A AB F ++=+++=
C AB C AB AB C B A AB +=+=++=）（
（2）D D C C B C A AB F ++++= D C C B C A AB ++++=
1=+++=++++=D C C AB D C AB C AB
（3）CDFG B CE B E C B CD B D C AC B A F ++++++=
CDFG B CE B E C B D B C B D C AC B A +++++++=（利用摩根定理）
CDFG B CE B E C B D B C B D C C B AC B A ++++++++=（包含律逆应用） CDFG B CE B E C B D B D C B AC B A +++++++= E C D C B AC +++=
（4）CDE E B E C A D C C B BD C AB Y ++++++=
CDE E B E C A D C BD C B +++++= CDE E B E C A D C BD ++++= E B E C A D C BD +++=
19．将以下逻辑函数化简为：（1）最简或-与式；（2）最简或非-或非式。
))()()()((),,,(D C A D C A D B A D B A D B A D C B A Y ++++++++++=
解：
（1）求函数Y的对偶式Y '
ABD
A
Y＋
+
='
B
+
+
CD
A
C
D
A
AB
D
D
（2）化简Y '
用公式化简法化简，得
Y＋
ABD
A
+
+
B
='
+
CD
D
D
C
A
AB
A
D
A
B
D
ABD＋
ABD
=
AB
+
+
+
+
(
D
)
)
(
(D
)
C
CD
A
A
[配项ABD，结合律]
+
=[A
AD+
AB
C
A
+]
AB=
B
A （3）求Y '的对偶式(Y ')'，即函数Y
Y+
Y
A
+
+
=[最简或-与式]
=
D
)''
(
)(
A
)
)(
(C
B
A
再两次求反
Y+
+
A
=
D
+
B
)(
A
)
)(
(C
A
+
D
A+
=[最简或非-或非式]
A
+
+
+
)
(
)
(
)
A
(C
B
20．若两个逻辑变量X、Y同时满足X+Y=1和XY = 0，则有Y
X=。利用该公理证明：A
B
D
ABCD+
+
+。
=
+
C
D
A
A
C
D
B
C
B
证：令D
X+
=，A
ABCD
C
A
B
Y+
A
+
B
+
=
D
D
C
C
B
∵0
D
A
B
C
C
XY
C
ABCD
A
B
B
+
(=
D
)
+
)(
D
=A
+
+
且A
+
X+
+
Y
+
A
=
+
+
ABCD
B
C
D
B
B
C
A
D
C
D
ACD+
C
+
+
D
=（利用公式B
+
+
A
D
A
A
C
D
B
B
C
=
+）
A+
A
B
A
AC+
C
+
A
+
=（利用公式A AB A B
+
+
A
D
A
D
B
B
C
C
+=+）
+
+
AC+
D
+
A
=（利用公式AB A C BC AB A C
+
+
CD
B
C
D
B
C
A
C
A
++=+）
+
D
AC+
+
A
=（利用公式AB AB A
+
+
B
C
B
C
A
A
C
+=）
+
+
=（利用公式AB A A
D+
+
A
B
A
B
C
A
+=）
C
B
=B
C
+
A
A
1
+
1=
+
=
+
+
∴Y
X=，原等式成立。
21．试用卡诺图法将逻辑函数化为最简与-或式：
（1）F（A，B，C）=∑m（0，1，2，4，5，7）
（2）F（A，B，C，D）=∑m（4，5，6，7，8，9，10，11，12，13）
（3）F（A，B，C，D）=∑m（0，2，4，5，6，7，12）+ ∑d（8，10）
（4）F（A、B、C、D）=∑m（5、7、13、14）+∑d（3、9、10、11、15）
解：（1）（2）
A
0BC
1
00011110F 1
1011
1
1
AB
00
CD
0111
10
00011110
F 0000111111001
1
1
1
AC C A B C B A F ++=),,( C B B A B A F ++=
（3） （4） AB 00
CD
011110
00
011110
F 100111111000×
×
000×0110011×
×
000110
11
10110100AB CD
F
×
×
()D B B A D C D C B A F ++=,,, AC BD F +=
22．求下面函数表达式的最简与-或表达式和最简与-或-非表达式。 F =∑m （0，6，9，10，12，15）+∑d （2，7，8，11，13，14） 解：最简与-或表达式
10×
01
1
1
×
×
00011110
00011110
AB CD
F
×
11
×
×
D B D C A F ++=
D A C B A D B D C A D B D C A D B D C A F +=++==++=))((
23．求F （A ，B ，C ，D ）=∑m （0，1，4，7，9，10，13）+∑d （2，5，8，12，15）的最简与-或式及最简或-与式。
解：（1）最简与-或式
100011110AB
CD
00011110
10×1×10×1×0×
1
1
F
100011110AB
CD
00011110
10×1×10×1×0×
1
1
F
D B BD C F ++=
（2）最简或-与式
方法一：根据最简与-或式变换得到：
D BC CD B D B D B C D B BD C F +=++=++=））（（
））（（D C B D C B D BC CD B F ++++=+=
方法二：利用卡诺图对0方格画包围圈。
））（（D C B D C B F ++++=
24．用卡诺图化简逻辑函数D C B A BCD A D C B Y ++=，给定约束条件为：0=+D C CD 。
解：
AB 00
CD
011110
00
011110
Y 010××××1001
×
×××
AD BD Y +=
25．用卡诺图化简逻辑函数D C A C B A D C B A Y ++⊕=
）（，给定约束条件为：AB +CD = 0。
解：D C A C B A D C B A D BC A D C A C B A D C B A Y +++=++⊕=
）（
01×1
01
×
1
××
×
000111
1000011110
AB
CD
F ×01
×
AC D A B Y ++=
26．用卡诺图化简逻辑函数：))()()()((D C B C B D B A B A D C B A Y +++++++++= 解：方法一：直接按照或-与表达式画卡诺图
011000000
1
1
0001111000011110
AB
CD
Y 00011
011000000
1
1
0001111000011110
AB
CD Y
00011
))()((D A D C D B Y +++= D AC D B Y +=
方法二：BCD C B D B A B A D C B A Y ++++=
100111111
0001111000011110
AB
CD
Y 11100
BD D C D A Y ++= ))()((D B D C D A Y Y +++==
27．用卡诺图化简逻辑函数：))((C B BCD CD A D C B A D B C A AB Y +++++=
解：=(++)(+++)Y AB A C BD ABCD A CD BCD BC
=∑m （1,2,3,6,7,9,11,12,13,14,15）·∑m （2,3, 7,9,10,11, 15）
×
011001110
1
0001111000011110
AB
CD
Y
11111
001000010
1
1
0001111000011110
AB
CD Y
11001
001000010
1
000111
1000011110
AB
CD Y
11001
=
CD D B A C B A Y ++=
28．有两个函数F =AB +CD 、G =ACD +BC ， 求M =F ·G 及N =F +G 的最简与-或表达式。 解：画出F 和G 的卡诺图如下：
001000110
0001111000011110AB CD
F 01111
000001010
0001111000011110AB CD
G 01011
函数在进行与或运算时，只要将图中编号相同的方块，按下述的运算规则进行运算，即可求得它们的逻辑与、逻辑或等函数。其运算规则如表所示。
000000010
0001111000011110AB CD
M
01011
001001110
0001111000011110
AB CD
N 01111
BCD ACD ABC M ++=
CD BC AB N ++=
29．有两个函数， F 1（A ，B ，C ，D ）=∑ m （0，2，7，8，10，13）+ ∑ d （1，4，9），F 2（A ，B ，C ，D ）=∏M （1，2，6，8，10，12，15）·∏D （4，9，13），其中m 、M 表示最小项和最大项，d 、D 表示无关项，试用卡诺图求：
（1）211F F P ?=的最简与-或表达式；
（2）212F F P ⊕=的最简或-与表达式。 解：先将F 2转化为最小项之和的形式：
13
941512108621213941512108621d d d m m m m m m m D M D C B A F +++++++++=∏?∏=），，（），，，，，，（），，，（ ），，（），，，，，（）
，，，（1394141175301394141175302d m d d d m m m m m m D C B A F ∑+∑=++++++++= 画出F 1和F 2的卡诺图：
1×0×00001
×
1
0001111000011110AB CD
F 1
11100
101×10000
×
0001111000011110AB CD
F 2
01×11
画出P 1和P 2的卡诺图：
011×11111
×
1
0001111000011110AB CD
P 1
10×11
0×1×10001
×
1
0001111000011110AB CD
P 2
10×11
C B A
D C D C A P +++=1
BC A BCD D C B D C A P +++=2
数字电子技术基础试题及答案
数字电子技术基础期末考试试卷 课程名称 数字电子技术基础 A 卷 考试形式 闭 卷 考核类型 考试 本试卷共 4 大题，卷面满分100分，答题时间120分钟。 一、填空题：（每小题2分，共10分） 1．二进制数（1011.1001）2转换为八进制数为 (13.41) ，转换为十六进为 B9 。 2．数字电路按照是否具有记忆功能通常可分为两类： 组合逻逻辑电路 、 时序逻辑电路 。 3．已知逻辑函数F ＝A ⊕B ，它的与非-与非表达式为 ，或与非表达式 为 。 4．5个变量可构成 32 个最小项，变量的每一种取值可使 1 个最小项的值为1。 5．555定时器构成的施密特触发器，若电源电压V CC ＝12V ，电压控制端经0.01μF 电容接地，则上触发电平U T+ ＝ V ，下触发电平U T –＝ V 。 二、化简题：（每小题10分，共20分） 1．用代数法将下面的函数化为最简与或式：F=C ·[ABD BC BD A +++(B+C)D]
2. 用卡诺图法将下列函数化简为最简与或式： F(A 、B 、C 、D)=∑m （0,2,4,5,7,13）+∑d(8,9,10,11,14,15) 三、分析题：（每小题10分，共40分） 1．试分析题1图所示逻辑电路，写出逻辑表达式和真值表，表达式化简后再画出新的逻辑图。 题 1图 得分 评卷人
2．74161组成的电路如题 2 图所示，分析电路，并回答以下问题： （1）画出电路的状态转换图（Q 3Q 2Q 1Q 0）； （2）说出电路的功能。（74161的功能见表） 题 2 图 …………………密……………………封…………………………装…………………订………………………线………………………
数字电子技术基础试题及答案 (1)
. 数字电子技术基础期末考试试卷 一、填空题 1. 时序逻辑电路一般由 和 两分组成。 2. 十进制数（56）10转换为二进制数为 和十六进制数为 。 3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。 4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。 二、化简、证明、分析综合题： 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 2．证明逻辑函数式相等：()()BC D D B C AD B B D ++++=+ 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式： （2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R 1=1K Ω，R 2=8.2K Ω，C=0.1μF 。试求脉冲宽度 T ，振荡频率f 和占空比q 。 ………………………密……………………封…………………………装…………………订………………………线……………………… 系别 专业（班级） 姓名 学号
图1 5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态 时，1Y 、6Y 分别才为低电平（被译中）。 图2 6．触发器电路就输入信号的波形如图3所示，试分别写出D 触发器的Q 和Q1的表达式，并画出其波形。 图3 ………………封…………………………装…………………订………………………线………………………
D= Q n+1= Q1= 7. 已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表； ⑤电路功能。图4 三、设计题：（每10分，共20分） 1．设计一个三变量偶检验逻辑电路。当三变量A、B、C输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。要求： （1）列出该电路F(A,B,C)的真值表和表达式； （2）画出逻辑电路图。 2．试用74161、3-8译码器和少量门电路，实现图5所示波形VO1、VO2，其中CP为输入波形。要求： （1）列出计数器状态与V01、V02的真值表；
数字电路答案大全(DOC)
数字电路试卷答案大全 试卷A 一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题2分，共 20分） 1.将十进制数（18）10转换成八进制数是 [ ] ① 20 ② 22 ③ 21 ④ 23 2. 三变量函数()BC A C B A F +=,,的最小项表示中不含下列哪项 [ ] ① m2 ② m5 ③ m3 ④ m7 3.一片64k ×8存储容量的只读存储器（ROM ），有 [ ] ①64条地址线和8条数据线 ②64条地址线和16条数据线 ③16条地址线和8条数据线 ④16条地址线和16条数据线 4.下列关于TTL 与非门的输出电阻描述中，正确的是 [ ] ①门开态时输出电阻比关态时大 ②两种状态都是无穷大输出电阻 ③门关态时输出电阻比开态时大 ④两种状态都没有输出电阻 5.以下各种ADC 中，转换速度最慢的是 [ ] ① 并联比较型 ② 逐次逼进型 ③ 双积分型 ④ 以上各型速度相同 6. 关于PAL 器件与或阵列说法正确的是 [ ] ① 只有与阵列可编程 ② 都是可编程的③ 只有或阵列可编程 ④ 都是不可编程的 7. 当三态门输出高阻状态时，输出电阻为 [ ] ① 无穷大 ② 约100欧姆 ③ 无穷小 ④ 约10欧姆 8.通常DAC 中的输出端运算放大器作用是 [ ] ① 倒相 ② 放大③ 积分 ④ 求和 9. 16个触发器构成计数器，该计数器可能的最大计数模值是 [ ] ① 16 ② 32 ③ 162 ④ 216 10.一个64选1的数据选择器有（ ）个选择控制信号输入端。 [ ] ① 6 ② 16 ③ 32 ④ 64 二、填空题（把正确的内容填在题后的括号内。每空1分，共15分。） 1．已知一个四变量的逻辑函数的标准最小项表示为 ()()13,11,9,8,6,4,3,2,0,,,m d c b a F ∑=，那么用最小项标准表 示 =*F ，以及=F ，使用最大项标准表示
数字电路基础考试题9答案
A 卷 一．选择题（18） 1．以下式子中不正确的是（ C ） a ．1A ＝A b ．A ＋A=A c ． B A B A +=+ d ．1＋A ＝1 2．已知B A B B A Y ++=下列结果中正确的是（ ） a ．Y ＝A b ．Y ＝B c ．Y ＝A ＋B d ．B A Y += 3．TTL 反相器输入为低电平时其静态输入电流为（ ） a ．－3mA b ．＋5mA c ．－1mA d ．－7mA 4．下列说法不正确的是（ ） a ．集电极开路的门称为OC 门 b ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平） c ．O C 门输出端直接连接可以实现正逻辑的线或运算 d 利用三态门电路可实现双向传输 5．以下错误的是（ ） a ．数字比较器可以比较数字大小 b ．实现两个一位二进制数相加的电路叫全加器 c ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器 d ．编码器可分为普通全加器和优先编码器 6．下列描述不正确的是（ ） a ．触发器具有两种状态，当Q=1时触发器处于1态 6． A 7． B 8． A 9． B b ．时序电路必然存在状态循环
c ．异步时序电路的响应速度要比同步时序电路的响应速度慢 d ．边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象 7．电路如下图（图中为下降沿Jk 触发器），触发器当前状态Q 3 Q 2 Q 1为“011”，请问时钟作用下，触发器下一状态为（ ） a ．“110” b ．“100” c ．“010” d ．“000” 8、下列描述不正确的是（ ） a ．时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。 b ．寄存器只能存储小量数据，存储器可存储大量数据。 c ．主从JK 触发器主触发器具有一次翻转性 d ．上面描述至少有一个不正确 9．下列描述不正确的是（ ） a ．EEPROM 具有数据长期保存的功能且比EPROM 使用方便 b ．集成二—十进制计数器和集成二进制计数器均可方便扩展。 c ．将移位寄存器首尾相连可构成环形计数器 d ．上面描述至少有一个不正确 二．判断题（10分） 1．TTL 门电路在高电平输入时，其输入电流很小，74LS 系列每个输入端的输入电流在40uA 以下（ ） 2．三态门输出为高阻时，其输出线上电压为高电平（ ） 3．超前进位加法器比串行进位加法器速度慢（ ） 4．译码器哪个输出信号有效取决于译码器的地址输入信号（ ） 5．五进制计数器的有效状态为五个（ ） 6． 施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。（ ） 7． 当时序逻辑电路存在无效循环时该电路不能自启动（） 8． RS 触发器、JK 触发器均具有状态翻转功能（ ） 9． D/A 的含义是模数转换（ ） 10．构成一个7进制计数器需要3个触发器（ ） 三．计算题（5分） 如图所示电路在V i ＝和V i ＝5V 时输出电压 V 0分别为多少，三极管分别工作于什么区（放 大区、截止区、饱和区）。 V i 10k 3k GND +5V V 0
数字电子技术基础习题及答案
数字电子技术基础考题 一、填空题：（每空3分，共15分） 1．逻辑函数有四种表示方法，它们分别是（真值表）、（逻辑图）、（逻辑表达式）和（卡诺图）。 2．将2004个“1”异或起来得到的结果是（0 ）。 3．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。4．TTL器件输入脚悬空相当于输入（高）电平。 5．基本逻辑运算有: （and ）、（not ）和（or ）运算。 6．采用四位比较器对两个四位数比较时，先比较（最高）位。 7．触发器按动作特点可分为基本型、（同步型）、（主从型）和边沿型；8．如果要把一宽脉冲变换为窄脉冲应采用（积分型单稳态）触发器 9．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（TTL ）电路和（CMOS ）电路。 10．施密特触发器有（2）个稳定状态.，多谐振荡器有（0 ）个稳定状态。 11．数字系统按组成方式可分为功能扩展电路、功能综合电路两种；12．两二进制数相加时，不考虑低位的进位信号是（半）加器。 13．不仅考虑两个_______本位_____相加，而且还考虑来自___低位进位____相加的运算电路，称为全加器。 14．时序逻辑电路的输出不仅和___该时刻输入变量的取值______有关，而且还与_电路原来的状态_______有关。 15．计数器按CP脉冲的输入方式可分为__同步计数器和____异步计数器_。 16．触发器根据逻辑功能的不同，可分为_____rs______、______jk_____、___t________、___d________、___________等。 17．根据不同需要，在集成计数器芯片的基础上，通过采用__反馈归零法_________、__预置数法_________、__进位输出置最小数法__等方法可以实现任意进制的技术器。 18．4. 一个JK 触发器有 2 个稳态，它可存储 1 位二进制数。 19．若将一个正弦波电压信号转换成同一频率的矩形波，应采用多谐振荡器电路。20．把JK触发器改成T触发器的方法是 j=k=t 。 21．N个触发器组成的计数器最多可以组成2n 进制的计数器。 22．基本RS触发器的约束条件是rs=0 。
数字逻辑知识点总结
1、三极管的截止条件是V BE ＜0.5V ，截止的特点是I b =I c ≈0；饱和条件是 I b ≥（E C -Vces ）/（β·R C ），饱和的特点是V BE ≈0.7V ，V CE =V CES ≤0.3V 。 2、逻辑常量运算公式 3、逻辑变量、常量运算公式 4、 逻辑代数的基本定律 根据逻辑变量和逻辑运算的基本定义，可得出逻辑代数的基本定律。 ①互非定律: A+A = l ，A ? A = 0 ；1=+A A ，0=?A A ； ②重叠定律（同一定律）：A ? A=A ， A+A=A ； ③反演定律(摩根定律）：A ? B=A+B 9 A+B=A ? B B A B A ?=+，B A B A +=?； ④还原定律: A A = ch2. 1、三种基本逻辑是与、或、非。 2、三态输出门的输出端可以出现高电平、底电平和高阻三种状态。
1、组合电路的特点：电路任意时刻输出状态只取决于该时刻的输入状态，而与该时刻前的电路状态无关。 2、编码器：实现编码的数字电路 3、译码器：实现译码的逻辑电路 4、数据分配器：在数据传输过程中，将某一路数据分配到不同的数据通道上。 5、数据选择器：逻辑功能是在地址选择信号的控制下，从多路数据中选择一路数据作为输出信号。 6、半加器：只考虑两个一位二进制数相加，而不考虑低位进位的运算电路。 7、全加器：实现两个一位二进制数相加的同时，再加上来自低位的进位信号。 8、在数字设备中，数据的传输是大量的，且传输的数据都是由若干位二进制代码0和1组合而成的。 9、奇偶校验电路：能自动检验数据信息传送过程中是否出现误传的逻辑电路。 10、竞争：逻辑门的两个输入信号从不同电平同时向相反电平跳变的现象。 11、公式简化时常用的的基本公式和常用公式有（要记住）： 1）()()C A B A BC A ++=+ 2）B A AB += B A B A +=+ (德.摩根定律） 3）B A B A A +=+ 4）B A AB BC B A AB +=++ 5）AB B A B A B A +=+ B A B A AB B A +=+ 12、逻辑代数的四种表示方法是真值表、函数表达式、卡诺图和逻辑图。 ch4. 1、触发器：具有记忆功能的基本逻辑单元。 2、触发器能接收、保存和输出数码0，1。各类触发器都可以由门电路组成。 3、基本触发器特点 1）有两个稳定状态和两个互补的输出。 2）在输入信号驱动下，能可靠地确定其中任一种状态。 4、基本RS 触发器特性表 -R -S Q -Q 说明 0 1 0 1 置0 1 0 1 0 置1 1 1 0或1 1或0 保持原来状态 0 0 1 1 不正常状态，0信号消失后，触发器状态不定
数字电路试题及答案
数字电路试题 一、单项选择题 1、以下代码中为无权码的为 （ ） A . 8421BCD 码 B . 5421BCD 码 C . 余三码 D .2421BCD 码 2、图示逻辑电路的逻辑式为 （ ） A ．F=C B A ++ B ．F= C B A ++ C ．F=C B A D ．F=ABC 3、下列关于异或运算的式子中，不正确的是 （ ） A ．0A A =⊕ B ． 1A A =⊕ C ．A 0A =⊕ D ．A 1A =⊕ 4、一个n 变量的逻辑函数应该有 个最小项 （ ） A ．n B ．n 2 C ．n 2 D ．2 n 5、若编码器中有50个编码对象，则要求输出二进制代码位数为 位。 （ ） A.5 B.6 C.10 D.50 6、在下列逻辑电路中，不是组合逻辑电路的是 。 （ ） A.译码器 B.编码器 C.全加器 D.寄存器 7、欲使JK 触发器按01 =+n Q 工作，可使JK 触发器的输入端 。 （ ） A.1==K J B.Q J =，Q K = C.Q J =，Q K = D.0=J ，1=K 8、同步时序电路和异步时序电路比较，其差异在于两者 。 （ ） A.没有触发器 B.是否有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 9、8位移位寄存器，串行输入时经 个脉冲后，8位数码全部移入寄存器中。 （ ） A.1 B.2 C.4 D.8 10、555定时器D R 端不用时，应当 。 （ ） A.接高电平 B.接低电平 C.通过F μ01.0的电容接地 D.通过小于Ω500的电阻接地 二、填空题 1、当传送十进制数5时，在8421奇校验码的校验位上值应为 。 2、(35.625)10＝（ ）2＝（ ）8＝（ ）16 3、用反演律求函数D A D C ABC F ++=的反函数（不用化简）=F 。 4、消除竟争冒险的方法有 、 、 等。 5、触发器有 个稳态，存储8位二进制信息要 个触发器。 1 ＆ A B C F 11
数字电子技术基础试题及答案
D C B A D C A B ++《数字电子技术》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1.?有一数码10010011，作为自然二进制数时，它相当于十进制数（147），作为8421BCD 码时，它相当于十进制数（93 ）。 2.三态门电路的输出有高电平、低电平和（高阻）3种状态。 3．TTL 与非门多余的输入端应接（高电平或悬空）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（高）电平。 5. 已知某函数?? ? ??+??? ??++=D C AB D C A B F ，该函数的反函数F = （ ）。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ 7）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（5 ）V ，其输出高电平为（3.6）V ，输出低电平为（0.35）V ， CMOS 电路的电源电压为（ 3--18） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ 11）根地址线，有（16）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ 100）位。 11. ＝（AB ）。 12. 13 二、分） 1.?函数 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ C ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ C ）个。 A ．16 B.2 C.4 D.8
数字电子技术基础试题及答案(一)
数字电子技术基础期末考试试卷 1. 时序逻辑电路一般由 和 两分组成。 2. 十进制数（56）10转换为二进制数为 和十六进制数为 。 3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。 4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 =F 2．证明逻辑函数式相等：()()BC D D B C AD B B D ++++=+ 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式： （2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R 1=1K Ω，R 2=8.2K Ω，C=0.1μF 。试求脉冲宽度T ，振荡频率f 和占空比q 。 图1 5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态 时，1Y 、6Y 分别才为低电平（被译中）。 …… …… … … …… …密 … … …… … … … … 封 …… … … … … … … … … 装 … … … … … … … 订 … … … … … … … … … 线 … … … … … … … … … 学院 专业 （班级） 姓名 学号 …… … … … … 线 …
6．触发器电路就输入信号的波形如图3所示，试分别写出D触发器的Q和Q1的表达式，并画出其波形。 图 D= Q n+1= Q1= 7. 已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表； ⑤电路功能。图4 1．设计一个三变量偶检验逻辑电路。当三变量A、B、C输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。 要求： （1）列出该电路F(A,B,C)的真值表和表达式； （2）画出逻辑电路图。 A B C F
数字电路(第二版)贾立新1数字逻辑基础习题解答
自我检测题 1．（）10=（）2 =（1A.2）16 2．（）10=（）2 3．（1011111．01101）2=（ ）8=（）10 4．（）8=（）16 5．（1011）2×（101）2=（110111）2 6．（486）10=（0）8421BCD =（0）余3BCD 7．（）10=（）8421BCD 8．（）8421BCD =（93）10 9．基本逻辑运算有 与 、或、非3种。 10．两输入与非门输入为01时，输出为 1 。 11．两输入或非门输入为01时，输出为 0 。 12．逻辑变量和逻辑函数只有 0 和 1 两种取值，而且它们只是表示两种不同的逻辑状态。 13．当变量ABC 为100时，AB +BC = 0 ，（A +B ）（A +C ）=__1__。 14．描述逻辑函数各个变量取值组合和函数值对应关系的表格叫 真值表 。 15． 用与、或、非等运算表示函数中各个变量之间逻辑关系的代数式叫 逻辑表达式 。 16．根据 代入 规则可从B A AB +=可得到C B A ABC ++=。 17．写出函数Z =ABC +（A +BC ）（A +C ）的反函数Z =））（C A C B A C B A ++++)((。 18．逻辑函数表达式F =（A +B ）（A +B +C ）（AB +CD ）+E ，则其对偶式F ＇= __（AB +ABC +（A +B ）（C +D ））E 。 19．已知CD C B A F ++=）（，其对偶式F ＇=D C C B A +??+）（。 20．ABDE C ABC Y ++=的最简与-或式为Y =C AB +。
21．函数D =的最小项表达式为Y= ∑m（1,3,9,11,12,13,14,15）。 Y+ AB B 22．约束项是不会出现的变量取值所对应的最小项，其值总是等于0。 23．逻辑函数F（A,B,C）=∏M（1,3,4,6,7），则F（A,B,C）=∑m（ 0，2，5）。 24．VHDL的基本描述语句包括并行语句和顺序语句。 25．VHDL的并行语句在结构体中的执行是并行的，其执行方式与语句书写的顺序无关。 26．在VHDL的各种并行语句之间，可以用信号来交换信息。 27．VHDL的PROCESS（进程）语句是由顺序语句组成的，但其本身却是并行语句。 28．VHDL顺序语句只能出现在进程语句内部，是按程序书写的顺序自上而下、一条一条地执行。 29．VHDL的数据对象包括常数、变量和信号，它们是用来存放各种类型数据的容器。 30．下列各组数中，是6进制的是。 A．14752 B．62936 C．53452 D．37481 31．已知二进制数，其对应的十进制数为。 A．202 B．192 C．106 D．92 32．十进制数62对应的十六进制数是。 A．（3E）16 B．（36）16 C．（38）16 D．（3D）16 33．和二进制数（）2等值的十六进制数是。 A．（）16 B．（）16 C．（）16 D．（）16 34．下列四个数中与十进制数（163）10不相等的是。 A．（A3）16 B．（）2 C．（0001）8421BCD D．（1）8 35．下列数中最大数是。
数字电路答案大全
浙江省2002年4月高等教育自学考试 数字电路试题 课程代码：02344 一、填空题(每小题2分，共20分) 1.(3AD.08)16=(_________)10=(_____)8 2.CMOS的最基本的逻辑单元是由_________和_________按照互补对称形式连接起来构成 的。 3.按照数据写入方式特点的不同，ROM可分为掩膜ROM，_________，_________。 4.基本RS触发器的约束条件，由与非门构成的为_________，由或非门构成的为________。 5.二值逻辑中，变量的取值不表示_________，而是指______。 6.开关的开通时间t on是指开关由_________状态转换到_____状态所需的时间。 7.描述时序电路的逻辑表达式为_________、_____和驱动方程。 8.施密特触发器具有_________特性，定义为参数△U T=_________。 9.TTL反相器输入接电阻R i>2.5kΩ时，输出电压u0为_________，通常把2.5kΩ电阻称为 _________。 10.用组合电路构成多位二进制数加法器有_________和_____二种类型。 二、单项选择题(在每小题的四个备选答案中，选出一个正确答案，并将正确答案的序号填在 题干的括号内。每小题2分，共20分) 1.若ABCDEFGH为最小项，则它有逻辑相邻项个数为( ) A. 8 B. 82 C. 28 D. 16 2.半导体二极管截止时，外加电压u D为( ) A. <1.4v B. <1v C. <0.7v D. <0.5v 3.如果编码0100表示十进制数4，则此码不可能是( ) A. 8421BCD码 B. 5211BCD码 C. 2421BCD码 D. 余3循环码 4.用或非门构成基本触发器，发生竞态现象时，RS变化为( ) A. 00→11 B. 01→10 C. 11→00 D. 10→01 5.构成移位寄存器不能采用的触发器为( ) A. R-S型 B. J-K型 C. 主从型 D. 同步型 6.555定时器构成的单稳态触发器输出脉宽t w为( ) A.1.3RC B.1.1RC C.0.7RC D.RC 7.A/D转换器中，转换速度最高的为( )转换。 A. 并联比较型 B. 逐次渐近型 C. 双积分型 D. 计数型 8.TTL参数由大到小排列正确的是( ) A. U OHmin、U IHmin、U ILmax、U OLmax B. U IHmin、U OHmin、U OLmax、U ILmax C. U OHmin、U IHmin、U OLmax、U ILmax D. U IHmin、U OHmin、U ILmax、U OLmax 9.4位集成数值比较器至少应有端口数( )个。 A. 18 B. 16 C. 14 D. 12 10.以下PLD中，与、或阵列均可编程的是( )器件。 A. PROM B. PAL C. PLA D. GAL 三、分析题(1、2、3题各5分，4、5、6、7题各6分，共39分) 1.用公式和定理化简
数字电子技术基础试题与答案
数字电子技术基础期末考试试卷 课程名称 数字电子技术基础 B 卷 考试形式 闭卷 考核类型 考试 本试卷共 3 大题，卷面满分100分，答题时间120分钟。 一、填空题：（每题2分，共10分） 1. 时序逻辑电路一般由 和 两分组成。 2. 十进制数（56）10转换为二进制数为 和十六进制数为 。 3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。 4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。 二、化简、证明、分析综合题：（每小题10分，共70分） 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 =F
2．证明逻辑函数式相等：()() ++++=+ BC D D B C AD B B D 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式：
（2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R1=1K Ω，R2=8.2KΩ，C=0.1μF。试求脉冲宽度T，振荡频率f 和占空比q。 图1
5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态 时，1Y 、6Y 分别才为低电平（被译中）。 图2 6．触发器电路就输入信号的波形如图3所示，试分别写出D 触发器的Q 和Q1的表达式，并画出其波形。 图3 ………………………密……………………封…………………………装…………………订………………………线………………………
数字电子技术试卷试题答案汇总(完整版)
数字电子技术试卷试题答案汇总(完整版)
数字电子技术基础试卷试题答案汇总 一、 填空题（每空1分，共20分） 1、逻辑代数中3种基本运算是 ， ， 。 2、逻辑代数中三个基本运算规 则 ， ， 。 3、逻辑函数的化简有 ， 两种方法。 4、A+B+C= 。 5、TTL 与非门的u I ≤U OFF 时，与非门 ，输出 ，u I ≥U ON 时，与 非门 ，输出 。 6、组合逻辑电路没有 功能。 7、竞争冒险的判断方法 ， 。 8、触发器它有 稳态。主从RS 触发器的特性方 程 ， 主从JK 触发器的特性方程 ，D 触发器的特性方 程 。 二、 选择题（每题1分，共10分） 1、相同为“0”不同为“1”它的逻辑关系是 （ ） A 、或逻辑 B 、与逻辑 C 、异或逻辑 2、Y （A ，B ，C ，）=∑m （0，1，2，3）逻辑函数的化简式 （ ） A 、Y=AB+BC+ABC B 、Y=A+B C 、Y=A 3、 A 、Y=A B B 、Y 处于悬浮状态 C 、Y=B A + 4、下列图中的逻辑关系正确的是 （ ） A.Y=B A + B.Y=B A + C.Y=AB 5、下列说法正确的是 （ ） A 、主从JK 触发器没有空翻现象 B 、JK 之间有约束 C 、主从JK 触发器的特性方程是CP 上升沿有效。 6、下列说法正确的是 （ ） A 、同步触发器没有空翻现象 B 、同步触发器能用于组成计数器、移位寄存器。 C 、同步触发器不能用于组成计数器、移位寄存器。 7、下列说法是正确的是 （ ） A 、异步计数器的计数脉冲只加到部分触发器上 B 、异步计数器的计数脉冲 同时加到所有触发器上 C 、异步计数器不需要计数脉冲的控制 8、下列说法是正确的是 （ ）
数字电子技术基础试题和答案
一、填空题：（每空3分，共15分） 1．逻辑函数有四种表示方法，它们分别是（）、（）、（）和（）。2．将2004个“1”异或起来得到的结果是（）。 3．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。4．TTL器件输入脚悬空相当于输入（）电平。 5．基本逻辑运算有: （）、（）和（）运算。 6．采用四位比较器对两个四位数比较时，先比较（）位。 7．触发器按动作特点可分为基本型、（）、（）和边沿型； 8．如果要把一宽脉冲变换为窄脉冲应采用（）触发器 9．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（）电路和（）电路。 10．施密特触发器有（）个稳定状态.，多谐振荡器有（）个稳定状态。 11．数字系统按组成方式可分为、两种； 12．两二进制数相加时，不考虑低位的进位信号是（）加器。 13．不仅考虑两个____________相加，而且还考虑来自__________相加的运算电路，称为全加器。 14．时序逻辑电路的输出不仅和_________有关，而且还与_____________有关。 15．计数器按CP脉冲的输入方式可分为___________和___________。 16．触发器根据逻辑功能的不同，可分为___________、___________、___________、___________、___________等。 17．根据不同需要，在集成计数器芯片的基础上，通过采用___________、___________、___________等方法可以实现任意进制的技术器。 18．4. 一个JK 触发器有个稳态，它可存储位二进制数。 19．若将一个正弦波电压信号转换成同一频率的矩形波，应采用电路。 20．把JK触发器改成T触发器的方法是。 二．数制转换（5分）： 1、（１１．００１）２＝（）１６＝（）１０ 2、（８Ｆ．ＦＦ）１６＝（）２＝（）１０ 3、（２５．７）１０＝（）２＝（）１６ 4、（＋１０１１Ｂ）原码＝（）反码=( )补码 5、（－１０１０１０Ｂ）原码＝（）反码=( )补码
数字逻辑基础作业及详细答案
第一章 数字逻辑基础 作业及参考答案 P43 1-7 列出下列问题的真值表，并写出逻辑函数表达式 （1）3个输入信号A 、B 、C ，如果3个输入信号都为1或其中两个信号为0，输出信号F 为1，其余情况下输出信号F 为0 。 （2）4个输入信号A 、B 、C 、D ，如果4个输入信号出现偶数个0时，输出信号F 为1，其余情况下，输出信号F 为0. （1）解：根据题意列出真值表如下：（2）解：根据题意列出真值表如下： ABC C B A C B A C B A F +++= ABCD D C AB D C B A D C B A D BC A D C B A D C AB D C B A F +++++++= 1-8 写出下列函数的反函数表达式和对偶函数表达式 解：（1）C AB F += C B A F ?+=)( C B A F ?+=)(' （2）C B A F +⊕= C B A F +⊕= C B A B A F ?+?+=)()(' （3）E BD AC D B A F )()(+++= ])()[()]([E D B C A D B A F ++?+?++= ])()[()('E D B C A BD A F ++?+?+= (4) CD A C B A B A F ++=)( )(CD A C B A B A F ++= )()('D C A C B A B A F ++?+++=
1-9 证明下列等式 （1）))(())()((C A B A C B C A B A ++=+++ 证明：))(())()((C B BC B A AC C B C A B A +++=+++ BC BC A B A AC ABC ++++=BC B A AC ++=))((C A B A ++= 证毕。 （2）E CD A E D C CD A ABC A ++=++++)( 证明：E D C CD A A E D C CD A ABC A )()(+++=++++ E D C A E D C D C A E D C CD A +++=++++=+++=)()( E CD A ++= 证毕。 （3）BC A BC D C A B A C A +=+++ 证明：BC B C A BC B A C A BC D C A B A C A ++=++=+++)( BC A BC BC A +=+=)( 证毕。 （4）D C D C B A D AC D C B D C A ⊕=+++⊕)( 证明：D C A D AC D C B D C A D C B A D AC D C B D C A +++⊕=+++⊕)()( )()()()(D C D C B D C D C A D C B D C A ⊕=+⊕=⊕++⊕= 证毕。 1-10 画出实现逻辑表达式BD E CD AB F ++=)(的逻辑电路图。 解：BD E CD AB F ++=)(BD CDE ABE ++=
(完整版)数字电路试题及答案
2010-2011学年第二学期期末考试试卷 课程名称 电子技术基础（数字部分） （A 卷） 考试方式： 闭卷 考试时间 100分钟 题 号 一 二 三 四 五 六 七 八 总分 总分人 得 分 ……………………………………………………………………………………………………………… 得 分 一、选择题（每小题2 分，一共10题，共20分） 评卷人 1 : 十进数6的余3码是( ) A.0110 B.1001 C.1100 D.1010 2 : 在决定一事件结果的所有条件中要求所有的条件同时满足时结果就发生，这种条件和结果的逻 辑关系是( ) A.与 B.或 C.非 D.异或 3 : 在下图的逻辑符号中，能实现F=AB 逻辑功能的是( ) 4 : 同或的逻辑表达式为： A:L AB AB =+ B: L AB AB =+ C:L AB AB =+ D: L A B =+ 5 : SR 锁存器是一种_______稳态电路。（ ） A.无 B.单 C.双 D.多 6：对于基本SR 锁存器，当SR 锁存器状态不确定时 ________ ( ) A : S=0;R=0 B: S=0;R=1 C : S=1;R=0 D: S=1;R=1 7：R-S 型触发器的“R ”意指( )。
A.重复 B.复位 C.优先 D.异步 8：下列电路中，不属于组合逻辑电路的是( ) A ．译码器 B ．全加器 C ．寄存器 D ．编码器 9：一个8选一数据选择器的数据输入端有_______个。( ) A.1 B.2 C.8 D.4 10：组合逻辑电路消除竞争冒险的方法有( ) A.前级加电阻 B .在输出端接入滤波电容 C .后级加缓冲电路 D.屏蔽输入信号的尖峰干扰 二、填空题（每空2 分，共30分） 1000000位 ，那么每位数据的占时间__________________; 2. 发光二极管构成的七段显示器有两种，分别是___________和_____________电路。 3. 三态门（TS 门）的输出状态除了高电平或低电平两种状态外，还有第三状态是 。 4. 触发器是一种对_________敏感的存储电路。 5. 当二进制数为负数时，其反码是_____________;当二进制数为正数时，其反码是________ 6. 组合逻辑电路不含具有__________功能的元件。 7. 二进制数111011.101转化成十进制数为__________.转化成八进制数为________. 8. 逻辑表达式:AB=AC;那么A=C 是否成立？________. 9. 2002个‘1’异或的结果是_____. 10.数据分配器就是带选通控制端的__________。 11.已知全加器的输入变量为A 、B 、C ，则全加器三变量之和S=(A ⊙B)⊕ ___。 ________位输出。 三、将下面逻辑表达式化简（每小题5 分，共10分） 1. L AB AC BC =++ 2. L AB AB AB AB =+++ 四、用卡诺图化简下面各式，并画出卡诺图（每小题10 分，共10分） 1. (,,,)(0,2,5,7,8,10,13,15)L A B C D m =∑ 五、综合题（每小题10 分，共30分）
数字电子技术基础试题及答案
数字电子技术基础期末考试试卷 课程名称 数字电子技术基础 B 卷 考试形式 闭卷 考核类型 考试 本试卷共 3 大题，卷面满分100分，答题时间120分钟。 一、填空题：（每题2分，共10分） 1. 时序逻辑电路一般由 和 两分组成。 2. 十进制数（56）10转换为二进制数为 和十六进制数为 。 3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。 4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。 二、化简、证明、分析综合题：（每小题10分，共70分） 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 =F 2．证明逻辑函数式相等：()()BC D D B C AD B B D ++++=+
3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式： （2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R1=1KΩ，R2=8.2KΩ，C=0.1μF。试求脉冲宽度T，振荡频率f和占空比q。 图1 5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态
时，1Y 、6Y 分别才为低电平（被译中）。 图2 6．触发器电路就输入信号的波形如图3所示，试分别写出D 触发器的Q 和Q1的表达式，并画出其波形。 图3 D= Q n+1= Q 1= 7. 已知电路如图4所示，试写出:
①驱动方程； ②状态方程； ③输出方程； ④状态表； ⑤电路功能。图4
数字逻辑知识点
第一章数制与代码 进位计数制的基本概念，进位基数和数位的权值。 常用进位计数制：十进制二进制八进制十六进制 数制转换： 把非十进制数转换成十进制数：按权展开相加。 十进制数转换成其它进制数：整数转换，采用基数连除法。 纯小数转换，采用基数连乘法。 二进制数转换成八进制数或十六进制数：以二进制数的小数点为起点，分别向左、向右，每三位(或四位)分一组。对于小数部分，最低位一组不足三位(或四位)时，必须在有效位右边补0，使其足位。然后，把每一组二进制数转换成八进制(或十六进制)数，并保持原排序。对于整数部分，最高位一组不足位时，可在有效位的左边补0，也可不补。 八进制(或十六进制)数转换成二进制数：只要把八进制(或十六进制)数的每一位数码分别转换成三位(或四位)的二进制数，并保持原排序即可。整数最高位一组左边的0，及小数最低位一组右边的0，可以省略。 常用代码：二-十进制码（BCD码Binary Coded Decimal) ——用二进制码元来表示十进制数符“0 ~ 9”主要有： 8421BCD码2421码余3码（注意区分有权码和无权码） 可靠性代码：格雷码和奇偶校验码 具有如下特点的代码叫格雷码：任何相邻的两个码组(包括首、尾两个码组)中，只有一个码元不同。格雷码还具有反射特性，即按教材表中所示的对称轴，除最高位互补反射外，其余低位码元以对称轴镜像反射。格雷码属于无权码。 在编码技术中，把两个码组中不同的码元的个数叫做这两个码组的距离，简称码距。由于格雷码的任意相邻的两个码组的距离均为1，故又称之为单位距离码。另外，由于首尾两个码组也具有单位距离特性，因而格雷码也叫循环码。 奇偶校验码是一种可以检测一位错误的代码。它由信息位和校验位两部分组成。（要掌握奇偶校验原理及校验位的形成及检测方法） 字符代码：ASCII码(American Standard Code for Information Interchange，美国信息交换标准代码)
数字电路(第二版)贾立新1数字逻辑基础习题解答
1数字逻辑基础习题解答 1 自我检测题 1．（26.125）10=（11010.001）2 =（1A.2）16 2．（100.9375）10=（1100100.1111）2 3．（1011111．01101）2=（ 137.32 ）8=（95.40625）10 4．（133.126）8=（5B.2B ）16 5．（1011）2×（101）2=（110111）2 6．（486）10=（010*********）8421BCD =（011110111001）余3BCD 7．（5.14）10=（0101.00010100）8421BCD 8．（10010011）8421BCD =（93）10 9．基本逻辑运算有 与 、或、非3种。 10．两输入与非门输入为01时，输出为 1 。 11．两输入或非门输入为01时，输出为 0 。 12．逻辑变量和逻辑函数只有 0 和 1 两种取值，而且它们只是表示两种不同的逻辑状态。 13．当变量ABC 为100时，AB +BC = 0 ，（A +B ）（A +C ）=__1__。 14．描述逻辑函数各个变量取值组合和函数值对应关系的表格叫 真值表 。 15． 用与、或、非等运算表示函数中各个变量之间逻辑关系的代数式叫 逻辑表达式 。 16．根据 代入 规则可从B A AB +=可得到C B A ABC ++=。 17．写出函数Z =ABC +（A +BC ）（A +C ）的反函数Z =））（C A C B A C B A ++++)((。 18．逻辑函数表达式F =（A +B ）（A +B +C ）（AB +CD ）+E ，则其对偶式F ＇= __（AB +ABC +（A +B ）（C +D ））E 。 19．已知CD C B A F ++=）（，其对偶式F ＇=D C C B A +??+）（。 20．ABDE C ABC Y ++=的最简与-或式为Y =C AB +。 21．函数D B AB Y +=的最小项表达式为Y = ∑m （1,3,9,11,12,13,14,15）。 22．约束项是 不会出现 的变量取值所对应的最小项，其值总是等于0。 23．逻辑函数F （A ,B ,C ）=∏M （1,3,4,6,7），则F （A ,B ,C ）=∑m （ 0，2，5）。 24．VHDL 的基本描述语句包括 并行语句 和 顺序语句 。 25．VHDL 的并行语句在结构体中的执行是 并行 的，其执行方式与语句书写的顺序无关。 26．在VHDL 的各种并行语句之间，可以用 信号 来交换信息。 27．VHDL 的PROCESS （进程）语句是由 顺序语句 组成的，但其本身却是 并行语句 。 28．VHDL 顺序语句只能出现在 进程语句 内部，是按程序书写的顺序自上而下、一条一条地执行。 29．VHDL 的数据对象包括 常数 、 变量 和 信号 ，它们是用来存放各种类型数据的容器。