大学微机原理复习
微机原理复习
•3.直接寻址(P49)•4.寄存器间接寻址(P51)
•采用寄存器间接寻址方式时，操作数一定在存储器中，存储单元的有效地址由寄存器指出，这些寄存器可以为BX，BP，SI和DI之一，即有效地址（EA）等于其中某一个寄存器的值：
•第16题对于图
5.22的部分译码法方案，若将存储器改为8K*8位的6264EPROM芯片，译码电路仍采用74LS138，参与译码的地址线仍是A17~A0，是参照该图设计出新的译码方案，并列出一组连续的可用地址范围。
•参照P181图
5.22
•图中芯片改为2764，低位地址线从A12~A0，其他高位地址线均加1
–MOV [ BP + SI + COUNT ], BL
•二、最基本的传送指令MOV (P62)
•MOV指令是形式最简单、用得最多的指令。
•MOV指令的几点说明：
（1）MOV DS，CS；错误
MOV [16H]，[20H]；错误
•三、加法指令
(1)不带进位位的加法指令：
ADD用来执行两个字或两个字节的相加操作，结果放在原来存放目的操作数的地方。•(2)带进位位的加法指令
8086工作于最小模式，执行存储器读总线周期，T1~T4周期中主要完成：
T1周期：
输出20位地址信号，ALE地址锁存允许信号高电平有效。
T2周期：
高4位输出状态信号，低16位高阻态，准备接收数据。
T3周期：
高4位维持状态信号，低16位接收数据。
T4周期：
读总线周期结束。
••••••••••••••••••••••••
STACK ENDS
微机原理总复习
第一章概述1、掌握计算机的基本结构。
2、掌握不同数制的表示方法及相互转换方法。
3、掌握符号数的原码、反码与补码表示方法，二进制数的算术与逻辑运算。
4、了解微处理器的性能指标。
5、掌握8086的内部结构：包括内部的功能部件（EU、BIU）、寄存器结构（弄清楚每个寄存器的作用）。
6、掌握存储器组织（存储单元、逻辑地址与实际地址、堆栈）第二章 8086指令系统1、掌握8O86主要寻址方式立即寻址、直接寻址、寄存器寻址、寄存器间接寻址、变址寻址、基址变址寻址。
2、掌握8086中的标志寄存器各位的含义。
3、掌握8086主要常用指令的功能数据传送类、算术运算类、逻辑运算类、转移类、移位类、串操作类、处理器操作类指令中的常用指令。
第三章汇编语言程序设计1、以Intel8O86CPU为背景，了解汇编语言的特点、汇编语言的基本语法。
2、掌握常用汇编伪指令的含义和用法：符号定义伪指令、数据定义伪指令、段和模块定义伪指令和过程定义伪指令、ORG、EQU 、$等。
了解其他伪指令的含义和用法。
3、掌握常用的程序设计结构及相应的程序设计：顺序结构、条件结构、循环结构。
第五章输入/输出技术1、为什么需要接口电路？2、掌握接口电路的典型结构及传送信息。
3、掌握I/O端口的两种编址方式。
4、掌握四种外设与CPU的数据传送方式，了解它们的传送流程：无条件传送、条件传送（查询传送）、中断传送、DMA方式5、掌握8255的内部结构、两个控制命令字、3种工作方式各自的特点、初始化编程、应用。
6、掌握8253的内部结构、控制字、6种工作方式的特点、初始化编程、应用。
第六章半导体存储器1、了解半导体存储器的体系结构和分类，理解RAM与ROM的工作特点。
半导体存储器主要分类，RAM与ROM工作的主要区别，静态RAM、动态RAM 的特点， DRAM的刷新原理，ROM、PROM、EPROM及EEPROM的不同。
2、掌握存储器接口的设计掌握存储器扩展技术：位扩展、字扩展、字位扩展；存储器的三种寻址方法：线选法、部分译码法、全译码法的应用；存储器与CPU的连接。
微机原理复习资料
微机原理复习资料第一章：概述、第二章：指令系统、第三章：汇编程序设计、第四章：80861.8086CPU的寄存器中，通常用作数据寄存器，且隐含用法为I／O端口的间址寄存器的是( D )A.AXB.BXC.CXD.DX2.8086CPU在加电复位后，执行的第一条指令的地址为（ C ）A.00000HB.0FFFFHC.FFFF0HD.FFFFFH3.所谓微机的字长是指（ D ）A.CPU内部数据总线的位数B.CPU外部数据总线的位数C.CPU地址总线的位数D.CPU中运算器一次能处理二进制数的最大位数4.8086系统中内存储器的地址空间为1M，而在进行I／O读写时，I／O端口的地址空间为（ C ）A．64M B.1M C.64K D.1K5.在以下8086CPU内部寄存器中，属于8位寄存器的是（ C ）A.AXB.IPC.CHD.DS6.8086CPU代码段寄存器CS的初始化状态为（ D ）A.0000HB.8000HC.FFF0HD.FFFFH7.已知8086CPU内部CS=1000H，DS=2000H，IP=3000H，则将要执行指令的代码存放在内存单元中的地址为（ C ）A.4000HB.5000HC.13000HD.23000H8.执行近调用CALL指令后，SP将（ B ）A.保持不变B.减2C.加2D.减49.在笔记本计算机中采用的显示器为（ C ）A.CRT显示器B.LED显示器C.LCD显示器D.等离子显示器10. 串行异步通信中，传送数据是：（ B）A) 高位在前B) 低位在前 C) 任意 D) 从中间位开始11.若AL的内容为3EH，执行TEST AL，01H指令后，AL的内容为：（C ）A) 7CH B) 1FH C)3EH D) 7FH12. 在8088CPU中，执行堆栈操作指令PUSH AX后，改变内容的寄存器是：（ C ）A) AX B) BX C) SP D) SS13.在CPU中存放指令后继地址的寄存器是B______。
微机原理知识点及复习资料
《微型计算机原理及应用》知识点第1章计算机基础知识1. 掌握十进制数与二进制数、十六进制数间的互相转换。
2．135=10000111B=87H3. 10001110B=1424. 7BH=01111011B=1235. 掌握正、负数据与补码间的互相转换6．若X=+1111010则[X]补=011110107. 设Y=-1001100则[Y]补=10110100第2章 80×86CPU1．8086/8088CPU总线接口单元由哪些功能部件组成？2．8086/8088BIU中各组成部分的功能是什么？3．8086/8088BIU的主要功能是什么？4．8086/8088的EU由哪些功能部件组成？5．8086/8088中的寄存器可以分为哪5类？它们各自的主要功能是什么？6．8086处理器中20位物理地址是怎样产生的？7．掌握8086处理器结构框图及各功能部件的作用。
8．8086处理器中标志寄存器有哪些标志位？这些标志位的作用分别是什么？9．8086系统中一个逻辑段最大容量是多少？10．地址锁存器的功能是什么？地址是如何被锁存的？11．最小模式下8086/8088CPU是怎样控制内存进行读/写操作的？12．举例说明8086CPU计算物理地址的过程？13．说明8086/8088中SI,DI,SP,BP的特殊用途。
14．说明8086对存储器进行读操作的控制过程。
15．说明8086对存储器进行写操作的控制过程。
16．8086最小模式下是怎样控制外设端口进行读/写操作的？17．8086可以访问的内存空间为多少？18．8086是如何实现对内存进行分段管理的？19．8086是如何实现对内存按字和按字节访问的？20．8086系统中控制命令M/，ALE和DT/各自的作用是什么？21．8282及8286芯片的作用分别是什么？22．8086中CS,SS,DS,ES寄存器的作用分别是什么？23．术语：标志，规则字，非规则字，协处理器第3章微机指令系统1．8086微型计算机指令按功能的分类。
微机原理复习
微机原理复习第1章绪论1、微型计算机：–以微处理器（CPU）为核心，配上大规模集成电路的存储器（ROM/RAM）、输入/输出接口电路及系统总线等所组成的计算机。
2、三组总线地址总线AB–单向，位数n决定CPU可寻址的内存容量数据总线DB–双向，CPU与存储器、外设交换数据的通路控制总线CB–双向，传输控制信号和状态信号3、各进制数间的转换非十进制数到十进制数间的转换按相应进位计数制的权表达式展开，在按十进制求和。
如：1011 0111B=（183）D；14FBH=（5371）D十进制数到非十进制数的转换（1）十进制到二进制整数部分：除2取余小数部分：乘2取整例如：12.125D=（1100.001）B（2）十进制到十六进制的转换整数部分：除16取余小数部分：乘16取整二进制与十六进制间的转换用4位二进制数表示1位十六进制数例如：（0101 1000 1001.1100）B=（5 8 9.C）H划分的时候以小数点位分界线，整数部分从最低位开始划，前面不够补零，不影响大小小数部分从最高位开始，后面不够补零，也不影响大小第2章8086 CPU2、8086CPU内部寄存器3、8086微处理器的标志寄存器8086 CPU中的标志位－状态标志FLAGS寄存器中共有6个状态标志位–CF，进位标志。
–PF位，奇偶校验标志。
–AF，辅助进位标志。
–ZF，全零标志。
–SF，符号标志。
–OF ，溢出标志位。
8086 CPU中的标志位－控制标志FLAGS寄存器中共有3个控制标志位–TF，单步标志。
–IF，中断标志。
–DF，方向标志。
题1：已知某存储单元所在的段地址为1900H，偏移地址为8000H，试求出该单元所在的物理地址？第二章作业第2题：8086CPU内部由那两部分组成？他们大致是如何工作的？8086 CPU由指令执行单元和总线接口单元两部分组成。
工作过程：1）读存储器2）EU从指令队列中取走指令，经EU控制器译码分析后，向各部件发控制命令，以完成执行指令的操作3）指令队列满，则BIU处于空闲状态4）指令执行过程中，如果需要进行存取数据，EU就要求BIU完成相应的总线周期?5）在程序转移时，先清空队列，再去新的地址处取指。
微机原理复习资料
1.1微型计算机主要包括那几个组成部分？各部分的基本功能是什么？答：微型计算机由CPU，存储器，输入/输出接口及系统总线组成CPU是微型计算机的核心部件，一般具有下列功能：进行算术和逻辑运算，暂存少量数据，对指令译码并执行指令所规定的操作，与存储器和外设进行数据交换，提供整个系统所需要的定时和控制信号，响应其他部件发出的中断请求；总线是计算机系统各功能模块间传递信息的公共通道，一般由总线控制器，总线发送器，总线接收器以及一组导线组成；存储器是用来存储数据，程序的部件；I/O接口在CPU和外设之间起适配作用，是微型计算机的重要组成部件2.1、8086/8088CPU的功能结构由哪两部分组成？它们的主要功能是什么？答：8086/8088CPU的功能结构由以下两部分组成：总线接口单元BIU（Bus Interface Unit）和执行部件EU（Execution Unit）总线接口单元BIU的主要功能是负责与存储器，I/O端口进行数据传送。
具体讲：取指令，即总线接口部件从内存中取出指令后送到指令队列；预取指令；配合EU执行指令，存取操作数和运算结果。
执行部件EU主要功能是负责指令执行。
2.2.8086CPU为什么要采用地址、数据线分时复用？有何好处？答：（1）因CPU内部存储等都为16位，而CPU对内存寻址（访问）的最大空间为1MB。
为了实现CPU对1MB内存的访问，存储器需分段存取（访问）。
-8086/8088地址总线是20位的，CPU中的寄存器是16位的，20位地址无法用16 位寄存器表示，所以必须分段。
（2）减少引脚数量2.4、什么是总线周期？8086/8088CPU的基本总线周期由几个时钟周期组成？若CPU 主时钟频率为10MHz，则一个时钟周期为多少？一个基本总线周期为多少？答：总线周期：BIU通过系统总线对存储器或I／O端口进行一次读／写操作的过程称为一个总线周期。
8086／8088CPU的一个基本总线周期由4个时钟周期（T1~T4）组成，也称4个T状态。
微机原理复习知识点总结
微机原理复习知识点总结一、微机原理概述微机原理是计算机科学与技术专业的基础课程之一，是培养学生对计算机硬件体系结构和工作原理的理解和掌握的核心课程。
本文将从微机系统概念、基本组成部分、系统总线、存储器等方面进行总结复习。
二、微机系统概念及基本组成部分1.微机系统概念：微机系统由计算机硬件和软件组成，是由中央处理器(CPU)、存储器、输入/输出设备和系统总线等基本组成部分组成的。
2.中央处理器(CPU)：中央处理器是计算机的大脑，负责执行计算机指令。
它包括运算器和控制器两部分，运算器负责执行算术逻辑运算，控制器负责指令的解析和执行控制。
3.存储器：存储器是用于存储数据和指令的设备，按存储介质可分为内存和外存。
内存按读写方式可分为RAM和ROM两类，外存一般指硬盘。
4.输入/输出设备：输入设备用于将外部数据传输到计算机，如键盘、鼠标等；输出设备将计算机处理后的数据输出到外部设备，如显示器、打印机等。
5.系统总线：系统总线是微机系统中各个组成部分之间传输数据和控制信息的公共通信线路，包括数据总线、地址总线和控制总线。
三、系统总线1.数据总线：数据总线用于传输数据和指令，一般有8位、16位、32位等不同位数，位数越大，数据传输速度越快。
2.地址总线：地址总线用于传输内存地址和外设地址，决定了计算机的寻址能力，位数决定了最大寻址空间。
3.控制总线：控制总线用于传输控制信号，包括读写控制、时序控制、中断控制等，用来控制计算机的工作状态。
四、存储器1.RAM(随机存取存储器)：RAM是一种易失性存储器，读写速度快，存储内容能被随机读取和写入。
分为静态RAM(SRAM)和动态RAM(DRAM)两类。
2.ROM(只读存储器)：ROM是一种非易失性存储器，只能读取，不能写入。
包括只读存储器(ROM)、可编程只读存储器(PROM)、可擦写只读存储器(EPROM)和电可擦写只读存储器(EEPROM)等。
3. Cache(高速缓存)：Cache是位于CPU和内存之间的高速缓存存储器，用来存储CPU频繁访问的数据和指令，以提高计算机的运行速度。
微机原理复习提纲
2013 复习课第一章：绪论1．数制及其相互转换任意进制转换成十进制。
如：100D=**H2．有符号数在计算机中的表示原码、补码的规则。
如：求-2的补码？3．十进制在计算机中的表示，BCD码的表示。
4．ASCII码，常用的字符的ASCII值第二章：8086为处理器1．内部结构：两部分构成及主要功能，寄存器及各自用途，状态标志位应用，存储器分段结构。
2．外部引脚：地址总线和数据总线条数，常用的控制线3．总线时序：几个周期的关系及定义4．寻址方式：三大类寻址，8小种寻址，参照课后题5．指令系统：数据传送类（注意对标志位影响，指令的一些规定），难点是堆栈的应用算术运算（注意INC DEC对CF影响，NEG与第一章求补的区别，CMP 与SUB区别，MUL 格式，CBW用的寄存器）逻辑运算：（注意其实现的特殊功能，例如：屏蔽，组合，检测等）移位运算：（S开头是移位而不循环，R开头是循环，RO是小循环，RC是大循环，任何移位都进入CF）串操作：（源：DS:SI，目的，ES:DI, 长度CX, DF标志，指令前缀问题）处理器控制指令（CF，DF，IF，HLT，NOP）题型：课后59页，6 ：寻址方式7：指令执行后寄存器或存储器内容9：堆栈变化15：移位后内容变化第三章：汇编语言程序设计1．编程基础学习语句类型：指令语句和指示语句及区别数据项：常数，变量，标号及其属性表达式：运算符重点是分解运算符（SEG，OFFSET，TYPE，LENGTH，SIZE）段定义，注意地址计数器：$2．程序设计顺序结构：注意指令运用分支结构：工具（无条件转移指令JMP；条件转移指令JXX，有符号：JGL 和无符号跳转：JAB）3.22和3.23例题循环结构：指令（LOOP, LOOPZ, JCXZ）先CX自动减1，再判断3.26例题3．DOS功能调用：入口参数，出口参数，格式及实现功能，重点是1，2，9，10号4．子程序设计定义格式题型：课后题2，3：变量定义第五章：半导体存储器1．存储器的分类及各自特点2．存储器容量的扩充位扩充，字扩充，位字同时扩充，注意地址线条数的计算，参照书例题和课后布置作业题类型。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2011 BIT 存储器接口设计北京理工大学2011 BIT 存储器与CPU的连接一，存储器与CPU连接的问题1，存储器类型选择2，CPU总线负载能力3，地址分配和片选问题4，CPU与存储器的时序2011 BIT 二，地址译码确定存储芯片占据的地址范围。
一次地址译码包括片选译码和片内译码。
片选译码：选择一个存储芯片。
由高位地址信号和控制信号译码产生。
连到存储芯片的/CS脚。
片内译码：选择存储芯片内的存储单元。
由低位地址信号产生。
连到存储芯片的A0～An脚。
译码器——常用138译码器G 1 Y7G 2A Y6G 2B Y5Y4138 Y3C Y2B Y1A Y01，逻辑符号2，功能表G /G2A /G2BC B A /Y7 /Y6 /Y5 /Y4 /Y3 /Y2 /Y1 /Y0≠1 0 0 ××× 1 1 1 1 1 1 1 1＝1 0 0 0 0 0 1 1 1 1 1 1 1 00 0 1 1 1 1 1 1 1 0 1…1 1 1 0 1 1 1 1 1 1 11，全地址译码——CPU的全部地址线都参与寻址特点：每个存储单元的地址是唯一的——无地址重叠。
片选译码：所有高位地址信号作为译码器输入，译码器输出连到存储芯片的CS脚。
片内译码：低位地址信号连到存储芯片的A0～An脚。
存储芯片上的每一个存储单元在整个内存空间具有唯一的一个地址。
例：SRAM6264（8K ×8）与8086/8088连接片选译码：8086/8088的A19～A13作为译码器输入，译码器输出连到存储芯片的CS脚。
片内译码：8086/8088的A0～A12连到存储芯片的A0～A12脚。
2，部分地址译码——CPU的部分地址线参与寻址，部分地址未用特点：有地址重叠区（每个存储单元有若干地址）。
片选译码：高位地址信号的一部分作为译码器输入，译码器输出连到存储芯片的CS脚。
片内译码：低位地址信号连到存储芯片的A0～An脚。
存储芯片上的每一个存储单元在整个内存空间可能有几个地址。
该存储芯片的地址范围：A19～A13、A12～A0 1010111 xxxxxxxxxxxxx 1011111 xxxxxxxxxxxxx 1110111 xxxxxxxxxxxxx 1111111 xxxxxxxxxxxxx 即: AE000H~AFFFFHBE000H~BFFFFHEE000H~EFFFFHFE000H~FFFFFH3，线选译码——除用于存储器芯片寻址的地址线外，用剩余的某一条地址线作为存储器的片选控制信号CS特点：电路简单（不需要译码器）；有地址重叠区，地址不连续4，块地址译码块地址译码是部分地址译码和全地址译码之间的折衷方案，它将存储器空间分成许多块避免了部分译码不能充分利用存储空间的缺点。
这些存储器块有时候被称为页或bank 。
块地址译码的经典应用是将具有64K 存储空间分成16块，每块为4K 字节，这样只需利用A 12—A 15四根高阶地址线译码产生16个译码控制信号。
使用块地址译码的优点是某一设备所占用的存储空间不超过一块。
实际上，微处理系统常采用部分地址译码、全地址译码和块地址译码的组合。
2011 BIT 三，存储器扩展技术单个存储芯片的容量往往不能满足整机系统的内存要求。
这时就需要用多个存储芯片进行组合来进行扩充。
扩展分为位扩展、字扩展和字位扩展。
1，位扩展——存储芯片的单元数符合总线要求，但每个单元的位数（字长）不够。
扩展方法——将每个存储芯片的地址线和控制线全部并联在一起，它们的数据线分别接到数据总线的不同位上。
例：用2片4K ×4的芯片扩展成4KB的存储器2，字扩展——存储芯片的字位数符合总线要求，但单元数不够扩展方法——将每个存储芯片的地址线、数据线和控制线全部并联在一起，只将片选端分别引出到地址译码器的不同输出端，即用片选信号来区别各个芯片的地址。
例：用2片64K×8的芯片扩展成128KB的存储器该内存的地址范围是多少？3，字位扩展——存储芯片的字长和单元数都不够扩展方法——先进行位扩展，构成字长满足要求的模块，再用若干模块进行字扩展。
例：用Intel 2164 (64K ×1)扩展成128KB的内存下图中的扩展方法是选用8片2K×1位的存储芯片构成2K×8位的存储组(位扩展)，再用8个这样的存储组构成16K×8位的存储器(字扩展)，整个存储器共计用了64片2K×1位的存储芯片CSD 72K×8D 72K×8(2K×1)×8CS WE D 0D 1D 7A 0～A 13WEA 11～A 13D 0D 1Y 0Y 73-8译码器A 0～A 10CSD 72K×8D 72K×8(2K×1)×8CS WE D 0D 1CSD 72K×8D 72K×8(2K×1)×8CS WE D 0D 12011 BIT 四，CPU与存储器的连接数据线M/IO高位地址CPU（子系统）WRRD低位地址RAMCSWEOE芯片地址ROMCSOE芯片地址译码器ABDB2011 BIT1，CPU的低位地址接于存储器芯片地址，作为存储器单元地址；高位地址接于译码器，经译码后产生存储器片选信号CS。
2，CPU的数据线接于存储器的数据线，作为数据传送线。
3，CPU的WR接于存储器的WE，RD接于存储器的OE作为读写控制线；M/IO接于译码器，实现存储器寻址。
2011 BIT 8086最小模式信号连接2011 BIT 8088最大模式下的系统结构4，设计举例例1，设计8088的存储器系统，要求用2片8K×8的EPROM构成16KB的ROM区，地址为82000H～85FFFH；用1片8K×8的SRAM构成8KB的RAM区，地址为80000H ～81FFFH；用1片138译码器实现全译码方式。
设计步骤；（1）确定片内地址：ROM和RAM均为8KB芯片，需占用13条地址线（A 12～A0）；（2）确定138译码器的连接方式：剩余的7条地址线（A 19～A13）全部参加译码——全译码；A 19 A 18A17A16 A 15A14A 13 A 12A11…A0 选中的芯片及地址1 0 0 0 0 0 0 0 0 …0 RAM 80000H～1 0 0 0 0 0 0 1 1 … 1 81FFFH1 0 0 0 0 0 1 0 0 …0 ROM 82000H ～1 0 0 0 0 0 1 1 1 … 1 （1）83FFFH 1 0 0 0 0 1 0 0 0 …0 ROM 84000H ～1 0 0 0 0 1 0 1 1 … 1 （2）85FFFHG1G2A C B A 存储器地址D7～D0IO/MA19A18 CPU A17A16A15A14A13A12～A0WR G2B Y7G1Y6Y5G2A Y4138 Y3C Y2B Y1A Y0RAMCSWEROMCS（1）ROMCS（2）D7～D0IO/MA19A18 CPU A17A16A15A14A13A12～A0 RD WR G2B Y7G1Y6Y5G2A Y4138 Y3C Y2B Y1A Y0RAMCSWEOEROMCS（1）OEROMCS（2）OE2011 BIT 五，微机系统中的存储器分组1. 8086系统中的存储器连接特点：1）8086系统将1MB的存储空间分为2个512KB的存储体，一个存储体用A0作为片选控制，称为偶存储体，提供8086系统16位数据线的低8位数据；另一个存储体用BHE作为片选控制，称为奇存储体，提供高8位数据。
2）8086系统对存储器的数据操作既可以16位（字），也可以8位（字节）。
当进行16位数据读写时，若数据是对准的（从偶地址开始安排数据），则只需要1个总线周期完成；若数据未对准（从奇地址开始安排数据），则需要2个总线周期完成。
而进行8位数据读写时，每次均要1个总线周期。
图16位存储器接口结构0 0 0 0 0 H0 0 0 0 2 H···(偶体)F F F F C HF F F F E H 0 0 0 0 3 H0 0 0 0 1 HF F F F F H F F F F D H···(奇体)地址锁存器数据总线收发器8086A 0～A 19___BHED 0～D 15A 0A 1～A 19___BHE数据总线(16位)D 0～D 7D 8～D 15地址总线表选体信号A 0和BHE 的联合控制操作无操作11只访问奇体，读/写高8位数据01只访问偶体，读/写低8位数据10同时访问两个存储体，读/写16位数据00操作(读/写)BHE A 02. 32位微机系统中的存储器连接特点：4个字节构成一个字，分为4个存储体，由字节选通信号BE0#、BE1#、BE2#、BE3#进行选通图32位存储器接口结构0 0 0 03 H0 0 0 07 H BANK3(1GB)FF FFB HFF FFF H 地址锁存器数据总线收发器80386/80486A 2～A 31D 0～D 31___BE 3数据总线(32位)D 15～D 8D 7～D 0地址总线0 0 0 02 H0 0 0 06 H BANK2(1GB)FF FFA HFF FFE H 0 0 0 01 H0 0 0 05 H BANK1(1GB)FF FF9 HFF FFD H 0 0 0 00 H0 0 0 04 H BANK0(1GB)FF FF8 HFF FFC H D 31～D 24D 23～D 16___BE 3___BE 2___BE 1___BE 0___BE 2___BE 1___BE 0。