海思方案 HI3518E平台ISP调试环境搭建
海思HI35XX之视频处理单元各通道间的关系
海思HI35XX之视频处理单元各通道间的关系最近在折腾HI3518C的芯片，应用到IPCamera上，最终获取多路不同分辨率的视频流供不同需求的预览切换。
此处简单记录一下视频前处理元VPSS（Video Process Sub-System）的多通道间的关系以及使用心得。
HI3518C的视频子系统包括：视频系统初始化模块（MPP_SYS_CONF_S）、视频输入模块（VI）、视频前处理模块（VPSS）、视频编码模块（VENC）和视频输出模块（VO）组成。
HI3518C的VPSS是视频数据编码前的预处理单元，主要完成对一幅输入图像的统一预处理，如去噪、去隔行等，然后再对各通道分别进行缩放、锐化等处理（如：PreScale、De-ring/De-block、NR、IE、DIE、Sharpen 等，具体可参见VPSS_GRP_ATTR_S结构体），最后输出多种不同分辨率的图像。
其中，HI3518C对用提供GROUP的概念来管理VPSS，最多支持128个GROUP（我目前只使用了一个组：GROUP0）。
VPSS的GROUP又包含多个通道（CHANNEL），对于不同规格的芯片，每个组包含的通道数也不相同，规格文档上都有详细说明。
HI3518C的各个GROUP包含8个CHANNEL，其中2个物理通道（PHY CHN）、一个直通通道(Bypass)和5个扩展通道(EXT CHN)。
物理通道是由硬件提供的，各物理通道的功能和限制各不相同；直通通道具备CROP功能，可以把不需要作预处理的一幅幅图像直接透传给接收者；扩展通道具备缩放功能，当它绑定到物理通道后，可以把从物理通道获取到的图像缩小或放大成用户所需要的不同分辨率的图像。
Hi3518C 提供 5 路扩展通道以提供更好的灵活性，扩展通道具备缩放和帧率控制功能，不经过其他硬件算法单元处理。
用户在使用的时候，需要首先创建VPSS GROUP，然后设置好GROUP属性并启用VPSS GROUP之后，再把VI作为源通道，把VPSS作为目标通道，通过调用 HI_MPI_SYS_Bind 绑定VI到VPSS，就可以建立视频输入到视频预处理间的通路，使得前端采集到的视频数据经由此通路到达VPSS单元。
Hi3531／Hi3532 硬件设计 用户指南
第 1 次临时版本发布。
文档版本 02 (2012-11-30)
海思专有和保密信息 版权所有 © 深圳市海思半导体有限公司
v
Hi3531/Hi3532 硬件设计 用户指南
目录
目录
前 言................................................................................................................................................iii
1.2.7 增加“Hi3531 SPI 控制接口的片选信号 SPI_CSN6(管脚 AA33)”的注意事项。 第 3 章 单板热设计建议 增加 Hi3532 的散热片选择的相关描述。
文档版本 02 (2012-11-30)
海思专有和保密信息 版权所有 © 深圳市海思半导体有限公司
iv
Hi3531/Hi3532 硬件设计 用户指南
深圳市海思半导体有限公司
地址： 网址： 客户服务电话： 客户服务传真： 客户服务邮箱：
深圳市龙岗区坂田华为基地华为电气生产中心 +86-755-28788858 +86-755-28357515 support@
邮编：518129
Hi3531/Hi3532 硬件设计 用户指南
前言
前言
概述
本文档主要介绍 Hi3531/Hi3532 芯片方3531/Hi3532 芯片的硬件设计方法。
产品版本
与本文档相对应的产品版本如下。
产品名称 Hi3531 芯片 Hi3532 芯片
产品版本 V100 V100
读者对象
海思HI3518EV200+AR0130开发板DIY——前篇
海思HI3518EV200+AR0130开发板DIY——前篇海思HI3518EV200+AR0130开发板DIY今天开始要围绕这个项目学习了（还是得从C开始学）缘起（这段主要水废话）相关开发资料→_→原理图设计原理图整体框架一、电源部分HI3518EV200+AR0130方案电源部分分别有5V/3V3/1V8/1V1。
输入电源USB端口供电5V输入，5V再通过DCDC降压转成3V3，1V8和1V1。
1V8和1V1需晚于3V3上电。
电源部分二、PHY网口部分PHY网口部分原方案是采用不带变压器的RJ45网口，后端外接变压器再街道PHY芯片RTL8201F。
看着自己手上有几个多余的HR911105A，自带变压器与LED，修改了一下电路应该是可以用的，但愿不会翻车。
网口部分三、Sensor部分开头也提了一点，上手资料的方案的sensor是GC2033，而且还是小小的BGA封装的，玻璃表面热风枪又不好吹。
为了让车稳一点还是改成教程里面的AR0130。
AR0130还有PLCC封装的，比较大而且相对好焊接一些。
sensor——AR0130PCB_LAYOUT设计PCB_LAYOUT设计就没有什么可以拿出来记录的了。
主要考虑到HI3518的封装是BGA192的，出现还是相对麻烦的。
线宽被控制在6mils才能从BGA里面把线拉出来。
同时还要考虑加工工艺以及制造成本（主要是穷），限制在了两层板。
于是三路电源3V3/1V8/1V1与GND相互纠缠了好久，经过不同的取舍（连通就差不多啦）终于硬硬的把板子lay完了。
TOP层布线bottom层布线完整图layoutTOP_3D图BOTTOM_3D图嘉X创打板DRC一轮感觉没啥问题，也懒得再检查了，一版调不通（佛祖保佑一次过）再第二版，嘉X创五块钱一版（哈哈，羊毛撸起来）。
直接导出Gerber，打包发嘉X创。
考虑到HI3518E的BGA封装，还真没有啥把握完美焊接，主要芯片还不便宜，一次焊接不成还得给BGA 值锡，干脆打包钢网一起。
Hi3518EV20XHi3516CV200 硬件设计 用户指南
Hi3531／Hi3532 硬件设计 用户指南
基于海思平台的NVR拼接预览方案的设计与实现
基于海思平台的NVR拼接预览方案的设计与实现刘浩;何岩【摘要】随着数字化、网络化进程的不断提高,安防产业的快速发展,NVR作为新一代视频监控的代表产品已经逐渐取代DVR的地位.但随着NVR接入前端IPC设备数量扣质量的不断提高,保证客户端在低带宽环境下多通道预览的实时性是具有重要价值的.本文以海思3535平台为基础,提出并设计了一种视频拼接预览方案,将需要网传的多通道码流拼接编码成单通道码流供客户端使用.经过验证测试,该方案成功将16个D1码流拼接编码成1个D1码流,并在客户端显示,有效的降低了客户端多通道画面预览所需的码流带宽,保证了在低带宽环境下客户端预览的实时性.【期刊名称】《电子设计工程》【年(卷),期】2015(023)010【总页数】4页(P39-42)【关键词】NVR;视频拼接;低带宽实时预览;海思平台【作者】刘浩;何岩【作者单位】武汉邮电科学研究院湖北武汉 430074;烽火通信科技股份有限公司湖北武汉 430074【正文语种】中文【中图分类】TN915随着数字化、网络化进程的不断发展，以及市场对视频监控系统的网络化功能及网络适应性要求的不断提高，NVR（Network Video Recorder即网络视频录像机）作为下一代视频监控的代表产品已经逐渐取代DVR（digital Video Recorder即数字视频录像机）的位置，在视频监控领域扮演着越来越重要的角色[1]。
全网络化时代的视频监控行业正逐步表现出IT行业的特征，作为网络化监控的核心产品NVR，已经从本质上变成了IT产品。
NVR最主要的功能是通过网络接收前端IPC （网络摄像机）、DVS（视频编码器）等设备传输的数字视频码流，在本地端进行预览、存储和管理，同时也可以通过客户端如IE客户端、手机客户端经由局域网或互联网进行多通道视频预览和控制[2]。
由于前端IPC性能和NVR本身性能的日渐强大，接入的前端设备的数量和质量都有极大提升。
海思方案 HI3518E平台ISP调试环境搭建
3518E平台的搭建海思的SDK提供了ISP调试的相关工具，降低了IPC开发ISP调试的难度。
初次搭建ISP调试环境，记录一下。
SDK版本：Hi3518_MPP_V1.0.A.0硬件平台：HI3518E_OV9732工具包：PQ_TOOL (Hi3518E_V100R001C01SPC0A0\01.software\pc\PQ_TOOL)文件说明：Hi3518_ITTB_MPP2_V1.0.A.0_B030.tgz 设备端工具； PQTools_V3.7.5.zip PC端工具环境搭建步骤：（1）将Hi3518_ITTB_MPP2_V1.0.A.0_B030.tgz拷贝至nfs共享目录名，解压后运行HiIspTool.sh脚本倘若用海思自带的工具出图像并调节ISP运行：#./HiIspTool.sh -a -p ov9732_720p_line.inips一下可以看到两个进程696 adminlvj 58488 S ./ittb_stream -p ov9732_720p_line.ini699 adminlvj 19676 S ./ittb_control倘若运行自己的工程出图像了，这时只需要运行一下命令即可。
ps一下可以看到一个进程699 adminlvj 19676 S ./ittb_control（2）PC端直接解压PQTools_V3.7.5.zip，运行HiPQTools.exe，输入选择sdk版本Hi3518_MPP_V1.0.A.0 ，输入设备IP，就可以连接上摄像头倘若运行了ittb_stream，可以PC端软件上打开视频图像窗口连接成功，至此，最简单的ISP调试环境搭建就完成了。
复杂的就是后面的ISP调节过程了。
备注：运行脚本的时候可能会报错，查看相关打印信息，将错误消除。
当前产品我们用的是HI3518E+OV9732，SDK中并没有提供相关的sensor库和相关的config文件，所以运行报错了！解决：将OV9732sensor库拷贝至Hi3518_ITTB_MPP2_V1.0.A.0/libs/下，将ov9732_720p_line.ini拷贝至Hi3518_ITTB_MPP2_V1.0.A.0/configs/下附录：ov9732_720p_line.ini[plain]view plaincopyprint?1.[sensor]2.Sensor_type =ov9732 ;the type of sensor3.Mode =0 ;LINE mode,mode = 0 ,WDR mode,mode =14.DllFile =libs/libsns_ov9732.so ;LineDllFile path5.6.[vi_dev]7.Input_mod =2 ;VI_INPUT_MODE_BT656 = 08. ;VI_INPUT_MODE_BT601,9. ;VI_INPUT_MODE_DIGITAL_CAMERA10.11.Work_mod =0 ;VI_WORK_MODE_1Multiplex = 012.13. ;VI_WORK_MODE_2Multiplex,14.15. ;VI_WORK_MODE_4Multiplexbine_mode =0 ;Y/C composite or separation mode18.19. ;VI_COMBINE_COMPOSITE = 0 /*Composite mode */20.21. ;VI_COMBINE_SEPARATE, /*Separate mode */22.p_mode =0 ;Component mode (single-component or dual-component)24.25. ;VI_COMP_MODE_SINGLE = 0, /*single component mode */26.27. ;VI_COMP_MODE_DOUBLE = 1, /*double component mode */28.29.Clock_edge =1 ;Clock edge mode (sampling on the rising or falling edge)30.31. ;VI_CLK_EDGE_SINGLE_UP=0, /*rising edge */32.33. ;VI_CLK_EDGE_SINGLE_DOWN, /*falling edge */34.35.Mask_num =2 ;Component mask37.Mask_0 =0xFFC0000038.39.Mask_1 =0x040.41.Scan_mode = 1;VI_SCAN_INTERLACED = 042.43. ;VI_SCAN_PROGRESSIVE,44.45.Data_seq =2 ;data sequence (ONLY for YUV format)46.47. ;----2th component U/V sequence in bt112048.49. ; VI_INPUT_DATA_VUVU = 0,50.51. ; VI_INPUT_DATA_UVUV,52.53. ;----input sequence for yuv54.55. ; VI_INPUT_DATA_UYVY = 0,56.59. ; VI_INPUT_DATA_YUYV,60.61. ; VI_INPUT_DATA_YVYU62.63.64.65.Vsync =1 ; vertical synchronization signal66.67. ;VI_VSYNC_FIELD = 0,68.69. ;VI_VSYNC_PULSE,70.71.VsyncNeg=0 ;Polarity of the vertical synchronization signal72.73. ;VI_VSYNC_NEG_HIGH = 0,74.75. ;VI_VSYNC_NEG_LOW /*if VIU_VSYNC_E76.77.Hsync =0 ;Attribute of the horizontal synchronization signal78.81. ;VI_HSYNC_PULSE,82.83.HsyncNeg =0 ;Polarity of the horizontal synchronization signal84.85. ;VI_HSYNC_NEG_HIGH = 0,86.87. ;VI_HSYNC_NEG_LOW88.89.VsyncValid =0 ;Attribute of the valid vertical synchronization signal90.91. ;VI_VSYNC_NORM_PULSE = 0,92.93. ;VI_VSYNC_VALID_SINGAL,94.95.VsyncValidNeg =0;Polarity of the valid vertical synchronization signal96.97. ;VI_VSYNC_VALID_NEG_HIGH = 0,98.99. ;VI_VSYNC_VALID_NEG_LOW101.Timingblank_HsyncHfb =0 ;Horizontal front blanking width102.103.Timingblank_HsyncAct =1280 ;Horizontal effetive width104.105.Timingblank_HsyncHbb =0 ;Horizontal back blanking width106.107.Timingblank_VsyncVfb =0 ;Vertical front blanking height108.109.Timingblank_VsyncVact =720 ;Vertical effetive width110.111.Timingblank_VsyncVbb=0 ;Vertical back blanking height112.113.Timingblank_VsyncVbfb =0 ;Even-field vertical front blanking height(inter lace, invalid progressive)114.115.Timingblank_VsyncVbact=0 ;Even-field vertical effetive width(interlace, i nvalid progressive)116.117.Timingblank_VsyncVbbb =0 ;Even-field vertical back blanking height(inte rlace, invalid progressive)118.121.;----- only for bt656 ----------122.FixCode =0 ;BT656_FIXCODE_1 = 0,123.124. ;BT656_FIXCODE_0125.126.FieldPolar=0 ;BT656_FIELD_POLAR_STD = 0127.128. ;BT656_FIELD_POLAR_NSTD129.130.DataPath =1 ;ISP enable or bypass131.132. ;VI_PATH_BYPASS = 0,/* ISP bypass */133.134. ;VI_PATH_ISP = 1,/* ISP enable */135.136. ;VI_PATH_RAW = 2,/* Capture raw data, for debug */ 137.138.InputDataType=1 ;VI_DATA_TYPE_YUV = 0,VI_DATA_TYPE_RGB = 1, 139.142.143.[vi_chn]144.145.CapRect_X =0146.147.CapRect_Y =0148.149.CapRect_Width=1280150.151.CapRect_Height=720152.153.DestSize_Width=1280154.155.DestSize_Height=720156.157.CapSel =2 ;Frame/field select. ONLY used in interlaced mode158. ;VI_CAPSEL_TOP = 0, /* top field */159. ;VI_CAPSEL_BOTTOM, /* bottom field */160. ;VI_CAPSEL_BOTH, /* top and bottom field */162.PixFormat =19 ;163.164.165.166.SrcFrameRate=-1 ;Source frame rate. -1: not controll 167.168.FrameRate =-1 ;Target frame rate. -1: not controll169.170.171.[vpss_group]172.Vpss_DrEn =FALSE173.174.Vpss_DbEn =FALSE175.176.Vpss_IeEn =TRUE177.178.Vpss_NrEn =TRUE179.180.Vpss_HistEn =TRUE181.182.Vpss_DieMode=0 ;Define de-interlace mode183.184. ;VPSS_DIE_MODE_AUTO = 0,185.186. ;VPSS_DIE_MODE_NODIE = 1,187.188. ;VPSS_DIE_MODE_DIE = 2,189.190.[vpss_chn]191.Vpss_W =1280192.Vpss_H =720193.194.[isp_image]195.196.Isp_W =1280197.198.Isp_H =720199.200.I sp_FrameRate=30201.202.Isp_Bayer =3 ;BAYER_RGGB=0, BAYER_GRBG=1, BAYER_GBRG=2, BAYER_ BGGR=3203.205.[isp_timing]206.207.Isp_WndMode=0 ;WIND_NONE= 0,WIND_HOR= 1,WIND_VER= 2,WIND_A LL= 3,208.209.I sp_HorWndStart=0210.211.Isp_HorWndLength=1280212.213.Isp_VerWndStart=0214.215.Isp_VerWndLength=720216.217.[vb_conf]218.219.VbCnt=8220.221.222.[venc]223.224.RcMode =VENC_RC_MODE_H264CBR226.Gop =30227.228.StatTime =1229.230.ViFrmRate =30231.232.TargetFrmRate=25233.;----- only for VENC_RC_MODE_H264CBR ----------234.BitRate=4096235.FluctuateLevel=1236.;----- only for VENC_RC_MODE_H264VBR ----------237.MaxBitRate =10000238.239.MaxQp=32240.241.MinQp=24242.;----- only for VENC_RC_MODE_H264FIXQP ----------243.IQp=20244.245.PQp=23 246.247.[bind]248.249.V iDev =0 250.251.ViChn =0 252.253.VpssGrp =0 254.255.VpssChn = 0 256.257.VencGrp =0 258.259.VencChn =0 260.261.VoDev =0 262.263.VoChn =0 264.265.V iSnapChn =0266.267.VpssSnapGrp=0 268.269.V pssSnapChn=1 270.271.VencSnapGrp=1 272.273.VencSnapChn=1。
Hi3518EV20X／Hi3516CV200 SDK 安装以及升级使用说明
5、编译osdrv
参见osdrv目录下readme
6、SDK目录介绍
Hi3518E_SDK_Vx.x.x.x 目录结构如下：
|-- sdk.cleanup # SDK清理脚本
| |-- rootfs_*.tgz # rootfs压缩包
| `-- image_* # 可供FLASH烧写的映像文件，如内核、根文件系统
|-- scripts # 存放shell脚本的目录
在"Hi3518EV200R001***/01.software/board"目录下，您可以看到一个 Hi3518E_SDK_Vx.x.x.x.tgz 的文件，该文件就是Hi3518EV20X/Hi3516CV200 的软件开发包。
2、解压缩SDK包
在linux服务器上（或者一台装有linux的PC上，主流的linux发行版本均可以），使用命令：tar -zxf Hi3518E_SDK_Vx.x.x.x.tgz，解压缩该文件，可以得到一个Hi3518E_SDK_Vx.x.x.x目录。
4、在linux服务器上安装交叉编译器
1）安装uclibc交叉编译器（注意，需要有sudo权限或者root权限）：
进入Hi3518E_SDK_Vx.x.x.x/osdrv/opensource/toolchain/arm-hisiv300-linux目录，运行chmod +x cross.install，然后运行./cross.install即可。
# Demo单板默认为从SPI Flash启动。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3518E平台的搭建海思的SDK提供了ISP调试的相关工具，降低了IPC开发ISP调试的难度。
初次搭建ISP调试环境，记录一下。
SDK版本：Hi3518_MPP_V1.0.A.0硬件平台：HI3518E_OV9732工具包：PQ_TOOL (Hi3518E_V100R001C01SPC0A0\01.software\pc\PQ_TOOL)文件说明：Hi3518_ITTB_MPP2_V1.0.A.0_B030.tgz 设备端工具； PQTools_V3.7.5.zip PC端工具环境搭建步骤：（1）将Hi3518_ITTB_MPP2_V1.0.A.0_B030.tgz拷贝至nfs共享目录名，解压后运行HiIspTool.sh脚本倘若用海思自带的工具出图像并调节ISP运行：#./HiIspTool.sh -a -p ov9732_720p_line.inips一下可以看到两个进程696 adminlvj 58488 S ./ittb_stream -p ov9732_720p_line.ini699 adminlvj 19676 S ./ittb_control倘若运行自己的工程出图像了，这时只需要运行一下命令即可。
#./HiIspTool.sh -aps一下可以看到一个进程699 adminlvj 19676 S ./ittb_control（2）PC端直接解压PQTools_V3.7.5.zip，运行HiPQTools.exe，输入选择sdk版本Hi3518_MPP_V1.0.A.0 ，输入设备IP，就可以连接上摄像头倘若运行了ittb_stream，可以PC端软件上打开视频图像窗口连接成功，至此，最简单的ISP调试环境搭建就完成了。
复杂的就是后面的ISP调节过程了。
备注：运行脚本的时候可能会报错，查看相关打印信息，将错误消除。
当前产品我们用的是HI3518E+OV9732，SDK中并没有提供相关的sensor库和相关的config文件，所以运行报错了！解决：将OV9732sensor库拷贝至Hi3518_ITTB_MPP2_V1.0.A.0/libs/下，将ov9732_720p_line.ini拷贝至Hi3518_ITTB_MPP2_V1.0.A.0/configs/下附录：ov9732_720p_line.ini[plain]view plaincopyprint?1.[sensor]2.Sensor_type =ov9732 ;the type of sensor3.Mode =0 ;LINE mode,mode = 0 ,WDR mode,mode =14.DllFile =libs/libsns_ov9732.so ;LineDllFile path5.6.[vi_dev]7.Input_mod =2 ;VI_INPUT_MODE_BT656 = 08. ;VI_INPUT_MODE_BT601,9. ;VI_INPUT_MODE_DIGITAL_CAMERA10.11.Work_mod =0 ;VI_WORK_MODE_1Multiplex = 012.13. ;VI_WORK_MODE_2Multiplex,14.15. ;VI_WORK_MODE_4Multiplex16.bine_mode =0 ;Y/C composite or separation mode18.19. ;VI_COMBINE_COMPOSITE = 0 /*Composite mode */20.21. ;VI_COMBINE_SEPARATE, /*Separate mode */22.p_mode =0 ;Component mode (single-component or dual-component)24.25. ;VI_COMP_MODE_SINGLE = 0, /*single component mode */26.27. ;VI_COMP_MODE_DOUBLE = 1, /*double component mode */28.29.Clock_edge =1 ;Clock edge mode (sampling on the rising or falling edge)30.31. ;VI_CLK_EDGE_SINGLE_UP=0, /*rising edge */32.33. ;VI_CLK_EDGE_SINGLE_DOWN, /*falling edge */34.35.Mask_num =2 ;Component mask36.37.Mask_0 =0xFFC0000038.39.Mask_1 =0x040.41.Scan_mode = 1;VI_SCAN_INTERLACED = 042.43. ;VI_SCAN_PROGRESSIVE,44.45.Data_seq =2 ;data sequence (ONLY for YUV format)46.47. ;----2th component U/V sequence in bt112048.49. ; VI_INPUT_DATA_VUVU = 0,50.51. ; VI_INPUT_DATA_UVUV,52.53. ;----input sequence for yuv54.55. ; VI_INPUT_DATA_UYVY = 0,56.57. ; VI_INPUT_DATA_VYUY,58.59. ; VI_INPUT_DATA_YUYV,60.61. ; VI_INPUT_DATA_YVYU62.63.64.65.Vsync =1 ; vertical synchronization signal66.67. ;VI_VSYNC_FIELD = 0,68.69. ;VI_VSYNC_PULSE,70.71.VsyncNeg=0 ;Polarity of the vertical synchronization signal72.73. ;VI_VSYNC_NEG_HIGH = 0,74.75. ;VI_VSYNC_NEG_LOW /*if VIU_VSYNC_E76.77.Hsync =0 ;Attribute of the horizontal synchronization signal78.79. ;VI_HSYNC_VALID_SINGNAL = 0,80.81. ;VI_HSYNC_PULSE,82.83.HsyncNeg =0 ;Polarity of the horizontal synchronization signal84.85. ;VI_HSYNC_NEG_HIGH = 0,86.87. ;VI_HSYNC_NEG_LOW88.89.VsyncValid =0 ;Attribute of the valid vertical synchronization signal90.91. ;VI_VSYNC_NORM_PULSE = 0,92.93. ;VI_VSYNC_VALID_SINGAL,94.95.VsyncValidNeg =0;Polarity of the valid vertical synchronization signal96.97. ;VI_VSYNC_VALID_NEG_HIGH = 0,98.99. ;VI_VSYNC_VALID_NEG_LOW100.101.Timingblank_HsyncHfb =0 ;Horizontal front blanking width102.103.Timingblank_HsyncAct =1280 ;Horizontal effetive width104.105.Timingblank_HsyncHbb =0 ;Horizontal back blanking width106.107.Timingblank_VsyncVfb =0 ;Vertical front blanking height108.109.Timingblank_VsyncVact =720 ;Vertical effetive width110.111.Timingblank_VsyncVbb=0 ;Vertical back blanking height112.113.Timingblank_VsyncVbfb =0 ;Even-field vertical front blanking height(interlace, invalid progressive) 114.115.Timingblank_VsyncVbact=0 ;Even-field vertical effetive width(interlace, invalid progressive) 116.117.Timingblank_VsyncVbbb =0 ;Even-field vertical back blanking height(interlace, invalid progressive) 118.119.120.121.;----- only for bt656 ----------122.FixCode =0 ;BT656_FIXCODE_1 = 0,123.124. ;BT656_FIXCODE_0125.126.FieldPolar=0 ;BT656_FIELD_POLAR_STD = 0127.128. ;BT656_FIELD_POLAR_NSTD129.130.DataPath =1 ;ISP enable or bypass131.132. ;VI_PATH_BYPASS = 0,/* ISP bypass */133.134. ;VI_PATH_ISP = 1,/* ISP enable */135.136. ;VI_PATH_RAW = 2,/* Capture raw data, for debug */137.138.InputDataType=1 ;VI_DATA_TYPE_YUV = 0,VI_DATA_TYPE_RGB = 1,139.140.DataRev =FALSE ;Data reverse. FALSE = 0; TRUE = 1141.142.143.[vi_chn]144.145.CapRect_X =0146.147.CapRect_Y =0148.149.CapRect_Width=1280150.151.CapRect_Height=720152.153.DestSize_Width=1280154.155.DestSize_Height=720156.157.CapSel =2 ;Frame/field select. ONLY used in interlaced mode158. ;VI_CAPSEL_TOP = 0, /* top field */159. ;VI_CAPSEL_BOTTOM, /* bottom field */160. ;VI_CAPSEL_BOTH, /* top and bottom field */ 161.162.PixFormat =19 ;163.164.165.166.SrcFrameRate=-1 ;Source frame rate. -1: not controll167.168.FrameRate =-1 ;Target frame rate. -1: not controll169.170.171.[vpss_group]172.Vpss_DrEn =FALSE173.174.Vpss_DbEn =FALSE175.176.Vpss_IeEn =TRUE177.178.Vpss_NrEn =TRUE179.180.Vpss_HistEn =TRUE181.182.Vpss_DieMode=0 ;Define de-interlace mode183.184. ;VPSS_DIE_MODE_AUTO = 0,185.186. ;VPSS_DIE_MODE_NODIE = 1,187.188. ;VPSS_DIE_MODE_DIE = 2,189.190.[vpss_chn]191.Vpss_W =1280192.Vpss_H =720193.194.[isp_image]195.196.Isp_W =1280197.198.Isp_H =720199.200.Isp_FrameRate=30201.202.Isp_Bayer =3 ;BAYER_RGGB=0, BAYER_GRBG=1, BAYER_GBRG=2, BAYER_BGGR=3 203.204.205.[isp_timing]206.207.Isp_WndMode=0 ;WIND_NONE= 0,WIND_HOR= 1,WIND_VER= 2,WIND_ALL= 3, 208.209.Isp_HorWndStart=0210.211.Isp_HorWndLength=1280212.213.Isp_VerWndStart=0214.215.Isp_VerWndLength=720216.217.[vb_conf]218.219.VbCnt=8220.221.222.[venc]223.224.RcMode =VENC_RC_MODE_H264CBR225.226.Gop =30227.228.StatTime =1229.230.ViFrmRate =30231.232.TargetFrmRate=25233.;----- only for VENC_RC_MODE_H264CBR ----------234.BitRate=4096235.FluctuateLevel=1236.;----- only for VENC_RC_MODE_H264VBR ----------237.MaxBitRate =10000238.239.MaxQp=32240.241.MinQp=24242.;----- only for VENC_RC_MODE_H264FIXQP ----------243.IQp=20244.245.PQp=23 246.247.[bind] 248.249.ViDev =0 250.251.ViChn =0 252.253.VpssGrp =0 254.255.VpssChn = 0 256.257.VencGrp =0 258.259.VencChn =0 260.261.VoDev =0 262.263.VoChn =0 264.265.ViSnapChn =0 266.267.VpssSnapGrp=0 268.269.VpssSnapChn=1 270.271.VencSnapGrp=1 272.273.VencSnapChn=1。