采用折叠式共源共栅结构实现高速CMOS全差分运算放大器的设计
折叠式共源共栅运算放大器设计
折叠式共源共栅运算放大器目录一．摘要 (2)二．电路设计指标 (3)三．电路结构 (3)四．手工计算 (7)五．仿真验证 (10)六．结论 (12)七．收获与感悟 (12)八．参考文献 (13)摘要运算放大器在现代科技的各个领域得到了广泛的应用，针对不同的应用领域出现了不同类型的运放。
本文完成了一个由pmos作输入的放大器。
vdd为3.3v，负载电容为1pf，增益Av 大于80dB，带宽GBM大于100MHz的放大器。
输出级采用共源级结构以提高输出摆幅及驱动能力，为达到较宽的带宽，本文详细分析推导了电路所存在的极零点，共源共栅镜像电流源产生Ibias。
选择P沟道晶体管的宽度和长度，使得它们的m g 和ds r 与N沟道晶体管的情况相匹配。
关键字：运算放大器、共源共栅级、极点AbstractOperation amplifiers are widely used in many field s nowadays。
All kinds of differential operation amplifiers appear f6r special application．One basic cell of which is fully differential operation amplifiers is designed in the thesis．Power Supply 3.3v，load capacitor 1pf，Gain＞80dB，GBM＞100MHz。
The output stage is common source amplifier for getting proper DC operation point，for the purpose of wider bandwidth，we carefully analysis the pole and zero in the circuit ，use common source common gate as current Ibias。
折叠式共源共栅运算放大器的设计报告
1.1折叠式共源共栅运算放大器的设计电容改至1.8cp静态工作点3.2.5 运算放大器的仿真1. 小信号低频电压增益分析运放的小信号相频和幅频特性是仿真运放的开环小信号放大倍数，运放的放大倍数随频率的变化趋势；运放的相位随频率的变化趋势；运放的相位裕度；运放的单位增益带宽。
通过仿真这些特性来鉴别运放的放大能力，稳定性和工作带宽。
运放的输出端接2pF的负载电容，在电源电压为5V ，共模输入电压为2.5V ，在运放输入端接差分交流信号1V ，两输入端的输入交流信号相位相反的条件下做交流小信号分析，可以得到运放的小信号相频和幅频特性如图(3.4)所示。
电路图连接如图3.3，仿真程序见附录1.12.5VAC.1图3.3 低频小信号特性仿真电路连接图图3.4 低频小信号电压增益分析图该运算放大器的小信号低频电压增益可以看出是112.793dB 。
满足设计指标。
2. 单位增益带宽程序跟测量小信号低频电压增益时相同，仿真波形如图3.5所示。
该运算放大器的单位增益带宽可以看出100.927MHz.满足设计指标。
图3.5 低频小信号单位带宽分析图3. 相位裕度仿真：从图上看出相位裕度为180°-127°=53°，满足设计指标。
程序和测量小信号低频电压增益时相同。
仿真波形如图3.6。
图3.6 相位裕度分析图4. 转换速率(slew rate)运放的转换速率是分析运放在大信号作用下的反映速度。
仿真运放的转换速率可将运放的输出端和反相输入端相连构成单位增益结构。
运放的同相输入端输入2V到3V的阶跃信号，利用仿真软件对该电路做瞬态分析得到的输出波形见图3.8，从仿真波形得到：在输出上升曲线的10%和90%处，其电压分别为2.9V和2.1V；时间分别为10.7ns和3.32ns。
运放的转换速率SR=(2.9V-2.1V)/( 10.7nS—3.32nS)=108.4 V/μs，满足运放的转换速率的指标要求。
折叠式共源共栅运算放大器设计说明
折叠式共源共栅运算放大器设计说明一、设计原理二、设计步骤1.确定规格要求：根据实际应用需求确定输入阻抗、输出阻抗、增益、带宽等参数。
2.选择管子：根据需求选择合适的场效应管。
通常选择具有良好参数的MOS管，如低频用的2N7000，高频用的BF861A等。
3.设计共源级：首先设计共源级，这是整个电路的放大核心。
根据增益要求和输入阻抗要求，确定共源电阻的值，再根据场效应管的参数计算源极电流和电压。
同时，要保证共源级的电流和电压工作在合适的范围内，不引起过大的功耗和失真。
4.设计共栅级：共栅级起到输出驱动的作用，可以提供较低的输出阻抗。
根据输出阻抗和带宽要求，选择合适的共栅电阻值和驱动电路的参数。
同时要注意共栅级的工作点和共源级的匹配，以保证电路的整体性能。
5.接入电源电压：根据电路需求，确定合适的电源电压。
注意电源电压的选择要与场效应管的参数相匹配，避免电压过高或过低导致管子失效或工作不稳定。
6.进行仿真和调试：在完成电路设计后，进行电路仿真和调试，检查电路的增益、带宽等参数是否满足设计要求。
可以使用SPICE电路仿真软件进行仿真，根据仿真结果对电路进行调整和优化。
7.布局和绘制电路板：根据电路设计，进行布局和绘制电路板。
布局过程中要注意相邻元件的干扰和电路的稳定性。
绘制电路板时要保持线路的规整和排布的合理性。
8.组装和测试：完成电路板制作后，进行元件的组装和焊接。
然后进行电路的测试和调试，检查电路的工作状态和各项指标是否满足要求。
三、注意事项1.设计时要考虑到电压的限制，避免电路失效或工作不稳定。
2.选择合适的场效应管，根据具体需求选择低频或高频的管子。
3.设计时要注意电路整体性能，使其在增益、带宽等方面满足要求。
4.在进行仿真时，要根据仿真结果对电路进行调整和优化，确保电路性能达到最佳状态。
5.布局和绘制电路板时要注意干扰和稳定性，保持线路的规整和排布的合理性。
6.组装和测试时要仔细检查，确保电路的工作状态和各项指标达到要求。
折叠式共源共栅运算放大器设计
折叠式共源共栅运算放大器目录一．摘要 (2)二．电路设计指标 (3)三．电路结构 (3)四．手工计算 (7)五．仿真验证 (10)六．结论 (12)七．收获与感悟 (12)八．参考文献 (13)摘要运算放大器在现代科技的各个领域得到了广泛的应用，针对不同的应用领域出现了不同类型的运放。
本文完成了一个由pmos作输入的放大器。
vdd为3.3v，负载电容为1pf，增益Av 大于80dB，带宽GBM大于100MHz的放大器。
输出级采用共源级结构以提高输出摆幅及驱动能力，为达到较宽的带宽，本文详细分析推导了电路所存在的极零点，共源共栅镜像电流源产生Ibias。
选择P沟道晶体管的宽度和长度，使得它们的m g 和ds r 与N沟道晶体管的情况相匹配。
关键字：运算放大器、共源共栅级、极点AbstractOperation amplifiers are widely used in many field s nowadays。
All kinds of differential operation amplifiers appear f6r special application．One basic cell of which is fully differential operation amplifiers is designed in the thesis．Power Supply 3.3v，load capacitor 1pf，Gain＞80dB，GBM＞100MHz。
The output stage is common source amplifier for getting proper DC operation point，for the purpose of wider bandwidth，we carefully analysis the pole and zero in the circuit ，use common source common gate as current Ibias。
折叠式共源共栅cmos运算放大器的设计与优化
折叠式共源共栅cmos运算放大器的设计与优化下载提示：该文档是本店铺精心编制而成的，希望大家下载后，能够帮助大家解决实际问题。
文档下载后可定制修改，请根据实际需要进行调整和使用，谢谢！本店铺为大家提供各种类型的实用资料，如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等，想了解不同资料格式和写法，敬请关注！Download tips: This document is carefully compiled by this editor. I hope that after you download it, it can help you solve practical problems. The document can be customized and modified after downloading, please adjust and use it according to actual needs, thank you! In addition, this shop provides you with various types of practical materials, such as educational essays, diary appreciation, sentence excerpts, ancient poems, classic articles, topic composition, work summary, word parsing, copy excerpts, other materials and so on, want to know different data formats and writing methods, please pay attention!折叠式共源共栅CMOS运算放大器的设计与优化1. 引言在集成电路领域，CMOS运算放大器一直是研究的热点之一。
一种高速CMOS全差分运算放大器
一种高速CMOS全差分运算放大器
朱小珍;朱樟明;柴常春
【期刊名称】《半导体技术》
【年(卷),期】2006(31)4
【摘要】设计并讨论了一种高速CMOS全差分运算放大器。
设计中采用了折叠共源共栅结构、连续时间共模反馈以及独特的偏置电路,以期达到高速及良好的稳定性。
基于TSMC0.25μm CMOS工艺,仿真结果表明,在2.5V的单电源电压下,运算放大器的直流开环增益为71.9dB,单位增益带宽为495MHz(CL=0.5pF),建立时间为24ns,功耗为3.9mW。
【总页数】4页(P287-289)
【关键词】折叠共源共栅;共模反馈;全差分;高速
【作者】朱小珍;朱樟明;柴常春
【作者单位】西安电子科技大学微电子研究所
【正文语种】中文
【中图分类】TN722.77
【相关文献】
1.用于高速高分辨率ADC的CMOS全差分运算放大器的设计 [J], 吴宁;吴建辉;张萌;戴忱
2.一种新型高速CMOS全差分运算放大器设计 [J], 宋奇伟;张正平
3.低电压高速CMOS全差分运算放大器设计 [J], 阮颖
4.一种高增益CMOS全差分运算放大器的设计 [J], 李杨先;顾晓峰;浦寿杰
5.一种高增益带宽CMOS全差分运算放大器的设计 [J], 陈恒江;刘明峰;郭良权;王成
因版权原因，仅展示原文概要，查看原文内容请购买。
一种高性能全差分运算放大器的设计
一种高性能全差分运算放大器的设计唐心亮;刘克智;王林锋【摘要】设计了一种具有高增益、大带宽的全差分折叠式共源共栅增益自举运算放大电路,适用于高速高精度流水线模数转换器余量增益电路(MDAC)的应用,增益自举运算放大器的主放大器和子放大器均采用折叠式共源共栅差分结构,并且主放大器采用开关电容共模反馈来稳定输出电压,该放大器工作在5.0V电源电压下,单端负载为2 pF,采用华润上华(CSMC)0.5 μm 5 V CMOS工艺对电路进行仿真测试,结果显示该运放的直流增益可达到126.3 dB,单位增益带宽为316MHz.精度为0.01％时的建立时间为4.3 ns.%In this paper, a high gain and high fully differential gain boosted operational fold cascade amplifier is proposed. The amplifier is designed for MDAC of pipelined analog-to-digital converter. Both the main amplifier and the boosted amplifier adopt fully differential fold-cascade structure. The main amplifier uses a switched capacitance common mode feedback circuit to stabilize the output. With 5.0 V power supply, this circuit is designed in CSMC 0. 5 μm CMOS process. Spectre simulation shows that the whole amplifier has the DC gain of 126.3 dB and the unity gain bandwidth of 316 MHz under 2 pF single ended load, and the settling time is 4. 3 ns with an accuracy of 0. 01%.【期刊名称】《河北科技大学学报》【年(卷),期】2012(033)001【总页数】6页(P50-55)【关键词】流水线ADC;增益自举;折叠共源共栅;采样电路【作者】唐心亮;刘克智;王林锋【作者单位】河北科技大学人事处,河北石家庄 050018;河北工业大学微电子技术与材料研究所,天津300130;渤海石油职业学院,河北任丘062550;河北工业大学微电子技术与材料研究所,天津300130【正文语种】中文【中图分类】TN432随着无线通信技术的飞速发展，模拟系统对模数转换器的性能提出了越来越高的要求，因而高性能模数转换器的设计与实现已成为混合集成电路设计中的核心问题。
一种低压低功耗CMOS折叠-共源共栅运算放大器的设计
一种低压低功耗CMOS折叠-共源共栅运算放大器的设计程春来，柴常春，唐重林【摘要】设计了一种低压低功耗CMOS折叠-共源共栅运算放大器。
该运放的输入级采用折叠-共源共栅结构，可以优化输入共模范围，提高增益；由于采用AB类推挽输出级，实现了全摆幅输出，并且大大降低了功耗。
采用TSMC 0.18 μm CMOS工艺，基于BSIM3V3 Spice模型，用HSpice对整个电路进行仿真，结果表明：与传统结构相比，此结构在保证增益、带宽等放大器重要指标的基础上，功耗有了显著的降低，非常适合于低压低功耗应用。
目前，该放大器已应用于14位∑-Δ模/数转换电路的设计中。
【期刊名称】现代电子技术【年(卷),期】2007(030)024【总页数】4【关键词】运算放大器;折叠-共源共栅;AB类输出;低压低功耗1 引言在生物科学、空间技术、电池供电设备以及各种高阻抗传感器的应用中，经常需要集成电路在低电压和弱电流的条件下工作[1]。
采用低电压供电的模拟电路不但能减少电路的功耗，而且能增强电路的稳定性[2]。
因此，低功耗乃至在微功耗芯片的研制和生产日益得到研究机构和生产部门的关注。
运算放大器是模拟电路中最重要和最通用的单元电路之一，同时也是许多模拟系统和数模混合信号系统中的一个完整模块[3]。
随着CMOS工艺的不断进步，电源电压和特征尺寸持续减小，运放的设计己经成为模拟IC设计中的制约因素之一，设计方法也面临着挑战。
为适应低压低功耗的设计要求，本文基于超深亚微米工艺，设计一个低压低功耗的CMOS折叠-共源共栅运算放大器单芯片，在讨论运放的工作原理及特点的基础上，采用TSMC 0.18 μm CMOS工艺，基于BSIM3V3 Spice模型，用HSpice对整个电路进行仿真。
结果表明：与传统结构相比，此结构在保证增益、带宽等放大器重要指标的基础上，功耗有了显著的降低，非常适合于低压低功耗应用。
目前，该放大器已在14位∑-Δ模/数转换电路的设计中得到应用。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
采用折叠式共源共栅结构实现高速CMOS全差分运算放
大器的设计
“随着数／模转换器（DAC）、模／数转换器（ADC）的广泛应用，高速运算放大器作为其 部件受到越来越广泛的关注和研究。
速度和 是模拟集成电路的2个重要指标，然而速度的提高取决于运放的单位增益带宽及单极点特性并相互制约，而 则与运放的直流增益密切相关。
在实际应用中需要针对运放的特点对这2个指标要进行折衷考虑。
1运放结构与选择
根据需要，本文设计运算放大器需要在较低的电压下能有大的转换速率、快的建立时间，同时要折衷考虑增益与频率特性及共模抑制比（CMRR）和电源抑制比（PSRR）等性能。
常见的用于主运放设计的结构大致可分3种：两级式（TwoStage）结构、套简式共源共栅（TelescopicCascode）结构及折叠式共源共栅（FoldCascode）结构。
两级式结构的第1级可提供高的直流增益，而第2级提供大的输出摆幅。
但由于第2级电流很大，故使得运放功耗大大增加，同时由于级联而多产生一个非主极点，速度及带宽都有所降低，需进行频率补偿，这样不仅增加的设计复杂度还会大大影响运放的速度；套简式共源共栅结构由于只有2条支路，功耗为三者 ，频率特性 ，但由于需要层叠多级管子，导致输出摆幅很低，在低电压工作下很难正常工作，并且输入输出端不能短接；而折叠式共源共栅结构的各参数特性介于前两者之间，增益基本与套简式共源共栅相同而低于两级运放，虽为4条支路，功耗及频率特性均远好于两级运
放，输出摆幅大于套筒式共源共栅结构，输入输出可以短接且输入共模电平更容易选取并可接近电源供给的一端电压。
经综合考虑，本设计采用折叠式共源共栅结构作为主运放。
2主运放分析
2．1全差分折叠式共源共栅
全差分运放即指输入和输出都是差分信号的运放，其优点为能提供更低的噪声，较大的输出电压摆幅和共模抑制比，可较好地抑制谐波失真的偶数阶项等。
虽然NMOS管中载流子迁移率较大，作为输入器件可达到更高的增益，但付出的代价是折叠点上的极点更低而导致相位裕度下降且噪声更大。
综合考虑，本设计采用PMOS管为输入管的共源共栅结构。
如图1所示，PMOS管M0为偏置电流源，输入管M1，M2将在M0提供的固定偏置电流作用下，将差分输入电压转化为差分电流，经过共源共栅管M5，M6的作用下再产生差分输出电压Vout1与Vout2。
而层叠的PMOS对管M7，M8与M9，M10起到了稳定输出电平与提高增益的作用。
2．2小信号分析
折叠式共源共栅的直流增益为：
2．3频率与增益特性分析
单级折叠式共源共栅结构主要有2个极点需要考虑：
在输出节点处产生主极点：P1=-1／RoutCL；
在折叠点处产生非主极点：P1=-gm5／Cx。
式中Cx为折叠点周围电容和，且主要取决于CGS7。
为使运放能够稳定工作，需对其进行频率补偿。
对于单级运放，由于只有一个主极点，频率特性较好，在输出端增加一定的负载电容即可。
由于模拟电路的参数不缺定性，手算的结果在仿真调制时也需要进行适当的修改才能达到预期目标的要求。
尾电流的M0以及M9，M10可根据MOS 管饱和区电流公式来确定：即，
一种新型高速CMOS全差分运算放大器设计
由式（1）可知，提高增益的方法主要为提高输入对管M1，M2共源共栅管M5，M6以及M7，M8的跨导。
由于MOS管工作电流已经确定，则可通过增加宽长比增加其跨导。
但要折衷考虑的是：过多的增加共源共栅管M5，M6的沟道长度会增大次主极点的寄生电容，从而降低次主极点的频率。
所以提高增益的方法主要是增加PMOS管M7，M8的宽长比。
而且，M3管与M4管均要流入2条支路的电流，若要减小其对折叠点的电容贡献，则要求有较高的过驱动电压。
2．4直流工作点的确定
由于沟道长度调制作用的存在，MOS管的漏源电压VDS会对漏源电流IDS产生一定的影响。
有饱和区MOS管漏源电压与电流间的关系公式：
式中λ为沟道长度调制系数λ∝1／L。
在近似漏源电流IDS及过驱动电压|VGS-Vth|不变的情况下，宽长比W／L与VDS成反比的趋势。
可根据此规律
调制每个MOS管的漏源电压及直流工作点。
而进行调制的前提则是每个MOS 管都必须工作在饱和区，即满足VDS》|VGS-Vth|。
2．5提高转换速率
转换是在处理大信号的高速电路中不希望看到的一种非线性现象，大信号的速度被转换速率限制，原因是对电路中主要电容器充电和放电的电流太小。
所以要提高转换速率。
由式（2）可以看出，增大转换速率的一种方法为提升流过共源共栅管M5，M6的电流，同时减少输出端补偿电容的大小。
而电流的增大势必会提高运放的功耗。
而式（3）表明，增大输入管M1，M2的过驱动电压也可以提高转换速率。
这样在电流一定的情况下，器件的宽长比W／L就不能太大，这也许会导致其跨导的减小，因此以上两种方法均需要折衷号虑。
3共模反馈设计
全差分运算放大器输出共模电平稳定性差，对输入电压的变化、器件的失配等很敏感，且不能通过差动反馈来达到稳定，所以需要没汁共模反馈电路（CMFB）来稳定工作点。
CMFB电路其实是反馈电路的一种，通过检测输出共模电平，并有根据的调节放大器的一个偏差电流，原理结构图如图2所示，一般有3部分组成：检测输出共模电平；同一个参考电压比较；将误差送回放大器偏置网络。
而相比于开关电容反馈电路，连续时间共模反馈电路具有更快的速度，所以本文采用前者进行设计。
如图1所示，M11，M18构成共模反馈电路。
由于本文设计的运放的直流增益较高，若采用传统的电阻采样，电阻值很小，不但占据很大的面积，还
会严重的降低直流增益。
因此本文采用共源放大器差分输入对管对共模电平取样的共模反馈电路。
同时使用了一种新的连接方法，即将控制电压连接到PMOS共源共栅管M7，M8的栅极，而不是如传统方法那样接到负载管M3，M4，因此也将一般的PMOS电流镜改为NMOS电流镜。
为了使输出信号摆幅 ，共模参考电压值通常为电压源的一半。
下面分析此种接法的优势。
传统的接法是将控制电压接到M9和M10的栅极，这样电路的直流增益有式（1）变为：
由于在设计中I1≈I9，而考虑到输出摆幅的影响，Veff1≈3Veff9因此
3gm1≈gm9。
有此看来，式（6）的增益比式（1）增大了三倍。
整个电路也必然的出现不稳定性，在共模反馈回路中主运放的相位与频率的关系就发生变换，因此各器件参数又需要重新调制。
而将控制电压接到M7-M8的栅极，则闭环增益变为：
而Gm7=gm7／（1+gm7ro9），约小于gm1。
这样CMFB环路增益稍低于主运放增益，而相位裕度基本不变，性能稳定。
4仿真结果与分析
使用SMIC0．25μmCMOS标准工艺模型，在Cadence的spectre工具进行仿真。
运放在在2．5V单电源和驱动0．5pF负载时，开环增益为
71．1dB，单位增益带宽为303MHz，相位裕度为52°，仿真结果如图3所示。
共模抑制比定义为差分增益和共模增益的比值，它反映了一个放大器对共模信号和共模噪声的抑制能力。
利用2个运放分别在输入端接差模响应激励和共模响应激励，经Spectre仿真结果测得结果如图4所示，差模增益为71．1dB，共模增益为-46．3dB，即可得共模抑制比为117．4dB。
在运放输入端加入阶跃响应激励，在2μs时刻输入2．5V的阶跃信号，仿真结果如图5所示，测得运放转换速率可达368．7V／μs，建立时问为12．4ns。
5结语
基于流水线ADC系统应用的要求，设计了一种新型的高速运算放大器。
该运放采用全差分折叠式共源共栅结构为主运放和共源放大器差分输入对管对共模电平取样的连续时间共模反馈电路。
同时使用了一种新的连接方法，在保证高速的同时提高了运放的稳定性。
经仿真测得在2．5V单电源并接0．5pF 负载电容的条件下，运放直流增益可达71．1dB，单位增益带宽303MHz，相
位欲度52°，共模抑制比达117．4dB，转换速率高达368．7V／μs，建立时间12．4ns。