数字电路习题
数字电路习题
数字电路习题第一章一、填空题（每题2分，共42分）1. （374.51）10=( ) 8421BCD2. 二进制数（1011.1001）2转换为八进制数为（ ），转换为十六进制数为（ ）。
3. 24218421)(00111000010110=）（4. 108421)(11010110100=）（5. 将（459）10编成（ ）8421BCD6. 108421)(00111000010110=）（7. 54218421)(1010010100=）（8. (1011101) 2=( )10=( )89. （201）10 =（ ）2 = （ ）1610. (65.25) 10=( )2=( )811. 210)()25.276(=12. 余3码10001000对应的2421码为（ ）。
13. 810)()25.76(=14. （11110.11）2=( )10=( )815. 八进制（273）8中，它的第三位数2 的位权为（ ）。
16. 十进制数254.75的二进制编码（ ），十六进制编码 ( )。
17. (1100011.011 )2=( )8 = ( )1618. （26.125）10=（ ）16=（ ）8421BCD19. (365) 10=( )2 =( )1620. (BE) 16=( )10=( )221. 210)()75.436(=第二章一、填空题（每题2分，共62分）1. 异或门如果当作非门使用，应当让其中一个输入端固定接（ ）。
2. 逻辑函数式F=AB+AC 的对偶式为（ ）。
3. 三态门电路的输出有（ ）、（ ）和（ ）3种状态。
4. TTL 与非门多余的输入端应（ ）TTL 或非门多余的输入端应（）。
5. TTL 与门多余的输入端应（ ）TTL 或门多余的输入端应（ ）。
6. 逻辑函数 F=BC B A +⋅的最小项之和表达式为（ ）。
7. Y=（A+B+C ）A B C 对偶式为Y /=（ ）。
数字电路练习题
选择1、有八个触发器的二进制计数器，它们最多有（ C ）种计数状态。
A 、8；B 、16；C 、256；D 、642、下列触发器中上升沿触发的是（ D ）。
A 、主从RS 触发器；B 、JK 触发器；C 、T 触发器；D 、D 触发器3、下式中与非门表达式为（ D ），或门表达式为（ A ）。
A 、Y=A+B ；B 、Y=AB ；C 、Y=B A +；D 、Y=AB4、十二进制加法计数器需要（ C ）个触发器构成。
A 、8；B 、16；C 、4；D 、35、逻辑电路如右图，函数式为（A ）。
A 、F=AB +C ； B 、F=AB +C ；C 、F=C AB +；D 、F=A+BC6、逻辑函数F=AB+BC 的最小项表达式为（ C ）A 、F=m 2+m 3+m 6B 、F=m 2+m 3+m 7C 、F=m 3+m 6+m 7D 、F=m 3+m 4+m 77、74LS138译码器有（ A ），74LS148编码器有（ C ）A 、三个输入端，三个输出端；B 、八个输入端，八个输出端；C 、三个输入端，八个输出端；D 、八个输入端，三个输出端。
8、单稳态触发器的输出状态有（ A ）A 、一个稳态、一个暂态B 、两个稳态C 、只有一个稳态D 、没有稳态1、对于MOS 门电路，多余端不允许（ A ）A 、悬空B 、与有用端并联C 、接电源D 、接低电平2、右图①表示（ A ）电路，②图表示（ B ）电路Ａ、与门 Ｂ、或门Ｃ、非门 Ｄ、与非门３、卡诺图③、④表示的逻辑函数最简式分别为（ C ）和（ B ）A 、F=B +DB 、F=B+DC 、F=BD+B DD 、F=BD+BD4、逻辑电路如图⑤，函数式为（ A ）A 、 F=AB +CB 、 F =A B +CC 、 F=AB +CD 、F=A+B C5、一位8421B C D 码计数器至少需要 B 个触发器。
A.3B.4C.5D.106、下列逻辑函数表达式中与F=A B +A B 功能相同的是（ A ）A 、B A ⊕ B 、B A ⊕C 、B A ⊕D 、B A ⊕7、施密特触发器常用于（ A ）A 、脉冲整形与变换B 、定时、延时C 、计数D 、寄存8、施密特触发器的输出状态有 BA 、一个稳态、一个暂态B 、两个稳态C 、只有一个稳态D 、没有稳态1、对于MOS 门电路，多余端不允许 AA 、悬空B 、与有用端并联C 、接电源D 、接低电平2、一个8选1多路选择器，输入地址有 ，16选1多路选择器输入地址有 。
数字电路练习题
第一章 逻辑代数基础12．下列几种说法中与BCD 码的性质不符的是 。
（1）一组四位二进制数组成的码只能表示一位十进制数； （2）BCD 码是一种人为选定的0~9十个数字的代码；（3）BCD 码是一组四位二进制数，能表示十六以内的任何一个十进制数； （4）BCD 码有多种。
16．逻辑函数F (A ,B ,C )=Σm (0,1,4,6)的最简“与非式”为 。
（1） AC B A F ∙= (2) C A B A F ∙= (3) AC AB F ∙= (4) C A B A F ∙=18．已知某电路的真值表如下表所示，该电路的逻辑表达式为 。
（1）F =C （2）F =ABC （3）F =AB +C （4）都不是23．逻辑函数的反函数= ，对偶式F ＇= 。
30．用公式化简法化简以下逻辑函数))((AB C B C A B A B A B A F ++++=。
解： ))((AB C B C A B A B A B A F ++++=CB A BC A C B A ++=)()(C B A C B A BC A C B A +++=C B C A +=34．用卡诺图化简逻辑函数：F （A ，B ，C ，D ）=∑m (5，6，7，8，9)+∑d (10，11，12，13，14，15) 解：AB00CD01111000011110F00000111××××11××BC BD A F ++=37． 试用卡诺图法将下列具有约束条件的逻辑函数化为最简“与或”式。
F （A ,B ,C ,D ）=∑m (1, 4,9,13)+ ∑d (5,6,7,10) 解：AB00CD01111000011110F01001×××010001×D C B A F +=第三章 组合逻辑电路2．比较两位二进制数A=A 1A 0和B=B 1B 0，当A ＞B 时输出F =1，则F 表达式是 。
数字电路课堂练习题——第4章
第 1 页/共 3 页1. 按照电路图，画Q 的波形。
2. 上图当D S =D R =0时，1n Q +=？1n Q +=？当D S 和D R 同时恢复到“1”时，保持的是什么状态？A ： 当D S =D R =0时，1n Q +=1，1n Q +=1；当D S 和D R 同时恢复到“1”时，保持状态不决定。
3. 上图想要1n Q +=0，D S 和D R 加什么触发？经过几个t pd 后1n Q +=0？A ： 想要1n Q +=0，D S 和D R 加“置0”触发，D S =1，D R =0；经过2个t pd 后1n Q +=0。
4. 上图想要1n Q +=1，D S 和D R 加什么触发？要经过几个t pd 后1n Q +=1？A ： 想要1n Q +=1，D S 和D R 加“置1”触发，D S =0，D R =1；经过1个t pd 后1n Q +=1。
5. 当D S =D R =0时，1n Q +=1，1n Q +=？随后D S =0、D R =1时，1n Q +=？。
A ： 当D S =D R =0时，1n Q +=1，1n Q +=1； 随后D S =01n Q +=1。
R D S D & &Q Q R D S D Q1. 有两个触发器如下，当CP 和D 有如下波形时，画Q 1、Q 2波形。
2. 用边沿D 触发器实现将CP 频率下降1/2和1/4的电路。
A ： 触发器特征方程为 1n n Q D Q +==每来一个时钟升高沿，Q 翻转一次，Q 1输出为2分频，Q 2输出为4分频。
T 1和T 2。
A ： T 2≥T su4. 当同步RS 触发器要想Q n+1=1时，RS 应加什么触发信号？写出特征方程。
求CP QQ T →=？A ： 应加R=0、S=1时，Q n+1=1特征方程 约束条件：0S R ⋅=CP QQ T →=3t pd 5. 当同步RS 触发器R=S=1时，1n Q +=？1n Q +=？随后R=S=0，问1n Q +=？倘若R=S=1之后R=1、S=0，1n Q +=？A ： R=S=1时，1n Q +=1，1n Q +=1随后R=S=0， 1n Q +=为不定状态 倘若R=S=1之后R=1、S=0，1n Q +=0D 1 Q 1 D 2 Q 2Q 2D Q 1 CP第3页/共3页。
数字电路习题库
一、选择题1、时序电路可由（ ）组成。
A.门电路B.触发器或触发器和门电路C.触发器或门电路D.组合逻辑电路 2、下列选项中不是时序电路组成部分的是（ ）。
A.门电路 B.组合逻辑电路 C.触发器 D.寄存器 3、时序电路由门电路和（ ）组合而成A.触发器B.寄存器C.加法器D.译码器 4、时序电路的输出状态的改变（ ）。
A.仅与该时刻输入信号的状态有关 B.仅与时序电路的原状态有关 C.与所述的两个状态都有关 D.与所述的两个状态都无关5、时序逻辑电路中一定包含（）。
A.触发器B.组合逻辑电路C.移位寄存器D.译码器 6、时序逻辑电路中必须有（）。
A.输入逻辑变量B.时钟信号C.计数器D.编码器7、有一个与非门构成的基本RS 触发器，欲使该触发器保持原状态，即n n Q Q =+1， 则输入信号应为（）。
A.0==R SB. 1==R SC. 0,1==R SD. 1,0==R S8、有一个或非门构成的基本RS 触发器，欲使该触发器保持原状态，即n n Q Q =+1， 则输入信号应为（）。
A.0==R SB. 1==R SC. 0,1==R SD. 1,0==R S9、有一个与非门构成的基本RS 触发器，欲使该触发器01=+n Q ， 则输入信号应为（）。
A.0==R S B. 1==R S C. 0,1==R S D. 1,0==R S10、有一个或非门构成的基本RS 触发器，欲使该触发器01=+n Q ， 则输入信号应为（）。
A.0==R S B. 1==R S C. 0,1==R S D. 1,0==R S11、有一个与非门构成的基本RS 触发器，欲使该触发器11=+n Q ， 则输入信号应为（）。
A.0==R S B. 1==R S C. 0,1==R S D. 1,0==R S 12、有一个或非门构成的基本RS 触发器，欲使该触发器11=+n Q， 则输入信号应为（）。
A.0==R S B. 1==R S C. 0,1==R S D. 1,0==R S13、对于JK 触发器，输入1,0==K J ，CP 脉冲作用后，触发器的次态应为（）。
数字电路习题1
《数字电路》习题1一、单项选择题1．下列四个数中与十进制数（163）10不相等的是（）。
A、（A3）16B、（）2C、（1）8421BCDD、（）82．若要对99个信息进行编码，则至少需要（）位二进制代码。
A、8 位B、7位C、9位D、6位3．十进制数62 对应的十六进制数是（）。
A、（3E）16B、（36）16C、（38）16D、（3D）164．表示一个二位十进制数至少需要（）位二进制数。
A、5B、7C、6D、85．以下说法中，（）是正确的。
A、一个逻辑函数全部最小项之和恒等于1B、一个逻辑函数全部最大项之和恒等于0C、一个逻辑函数全部最小项之积恒等于1D、一个逻辑函数全部最大项之积恒等于16．对TTL与非门多余输入端的处理，不能将它们（）。
A、与有用端连在一起B、悬空C、接高电平D、接地7．下列几种说法中与BCD码的性质不符的是（）。
A、一组4 位二进制数组成的码只能表示一位十进制数B、BCD码是一种人为选定的0～9十个数字的代码C、BCD码是一组4位二进制数，能表示十六以内的任何一个十进制数D、BCD码有多种8.一个基本RS触发器能记忆（）位二进制数。
A、2B、1C、3D、49.存在（）组取值使最小项ABCD的值为0。
A、1B、7C、15D、310.在数字电路中实现从一组输入数据中选择出某一个来输出，这种电路称为（）。
A、编码器B、译码器C、数据选择器D、加法器11.若两逻辑式相等，则它们的对偶式也相等，这就是（）。
A、对偶定理B、代入定理C、反演定理D、摩根定理二、多项选择题1．欲使JK触发器按Qn+1=0工作，可使JK触发器的输入端（）。
A、J=K=1B、J=Q,K=QC、J=Q,K=1D、J=0,K=12．逻辑变量的取值１和０可以表示（）。
A、开关的闭合、断开B、电位的高、低C、真与假D、电流的有、无3．逻辑函数的表示方法中具有唯一性的有哪些？（）A、真值表B、表达式C、逻辑图D、卡诺图4.常用的BCD码有（）。
数字电路练习题及答案
数字电路练习题及答案选择题：1．下列四个数中，与十进制数10不相等的是A、16B、2C、8421BCDD、82．N个变量可以构成多少个最小项A、NB、2NC、2ND、2N-13．下列功能不是二极管的常用功能的是A、检波B、开关C、放大D、整流4．.将十进制数10转换成八进制数是A、20B、22C、21D、235．译码器的输入地址线为4根，那么输出线为多少根A、B、12C、16D、206．能把正弦信号转换成矩形脉冲信号的电路是A、多谐振荡器B、D/A转换器C、JK触发器D、施密特触发器7．三变量函数F?A,B,C??A?BC的最小项表示中不含下列哪项A、m2B、 m5C、m3D、 m78．用PROM来实现组合逻辑电路，他的可编程阵列是 A、与阵列 B、或阵列C、与阵列和或阵列都可以D、以上说法都不对9．A/D转换器中，转换速度最高的为转换A、并联比较型B、逐次逼近型C、双积分型D、计数型10．关于PAL器件与或阵列说法正确的是A、只有与阵列可编程B、都是可编程的C、只有或阵列可编程D、都是不可编程的11. 当三态门输出高阻状态时，输出电阻为A、无穷大B、约100欧姆C、无穷小D、约10欧姆12为使采样输出信号不失真地代表输入模拟信号，采样频率fs和输入模拟信号的最高频率A、fs≥C、fs≥2fImax fImax fImax的关系是 fImaxB、fs≤D、fs≤2fImax13. 下列说法不正确的是A．集电极开路的门称为OC门B．三态门输出端有可能出现三种状态C．OC门输出端直接连接可以实现正逻辑的线或运算D.利用三态门电路可实现双向传输14. 以下错误的是A．数字比较器可以比较数字大小B．实现两个一位二进制数相加的电路叫全加器C．实现两个一位二进制数和来自低位的进位相加的电路叫全加器D．编码器可分为普通全加器和优先编码器15. 下列描述不正确的是A．触发器具有两种状态，当Q=1时触发器处于1态 B．时序电路必然存在状态循环C．异步时序电路的响应速度要比同步时序电路的响应速度慢D．边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象16．离散的，不连续的信号，称为。
(完整word版)数字电路习题
数字电路习题一、判断题1、当TTL与非门的输入端悬空时相当于输入为逻辑1.2、普通的逻辑门电路的输出端不可以并联在一起,否则可能会损坏器件。
3、三态门的三种状态分别为：高电平、低电平、不高不低的电压。
4、TTL OC门（集电极开路门）的输出端可以直接相连，实现线与.5、CMOS 电路和 TTL 电路在使用时，不用的管脚可悬空。
6、CMOS 电路比 TTL 电路功耗大。
7、在 TTL 电路中通常规定高电平额定值为 5V .二、选择题1、三态门输出高阻状态时，是正确的说法。
A。
用电压表测量指针不动 B.相当于悬空 C。
电压不高不低 D.测量电阻指针不动2、对于T T L与非门闲置输入端的处理,可以.A.接电源B。
通过电阻3kΩ接电源 C.接地D。
与有用输入端并联3、C M O S数字集成电路与T T L数字集成电路相比突出的优点是。
A.微功耗B。
高速度C。
高抗干扰能力 D.电源范围宽4、以下电路中常用于总线应用的有。
A。
T S L门（三态门） B.O C门 C.C M O S传输门 D.C M O S与非门5、下面几种逻辑门中，可以用作双向开关的是.A．C M O S传输门B．或非门Ｃ．异或门三、练习题1、如图所示各门电路均为 74 系列 TTL 电路，分别指出电路的输出状态（高电平、低电平或高阻态）2、如图所示各门电路均为 CC4000 系列的 CMOS 电路，分别指出电路的输出状态是高电平还是低电平。
3、半导体二极管的开关条件是什么?导通和截止时各有什么特点？4、半导体三极管的开关条件是什么？饱和导通和截止时个有什么特点？5、为实现图中输出端表达式的逻辑关系，请合理地将多余端C 进行处理.图（ a ）～（ c ）为 CMOS 电路，图（ d )为 TTL 电路.在 CMOS 电路中，要求至少采用两种方法。
6、 利用2输入与非门组成非门、与门、或门、或非门和异或门，要求列出表达式并画出最简逻辑图。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一、填空题：（每空3分，共15分）1．逻辑函数有四种表示方法，它们分别是（ 真值表、）、（ 逻辑图式 ）、（ 、逻辑表达 ）和（ 、卡诺图 ）。
2．将2004个“1”异或起来得到的结果是（ 0 ）。
3．由555定时器构成的三种电路中，（ 施密特触发器 ）和（ 单稳态触发器 ）是脉冲的整形电路。
4．TTL 器件输入脚悬空相当于输入（ 高 ）电平。
5．基本逻辑运算有: （ 与 ）、（ 或 ）和（ 非 ）运算。
6．采用四位比较器对两个四位数比较时，先比较（ 最高 ）位。
7．触发器按动作特点可分为基本型、（ 同步型 ）、（ 主从型 ）和边沿型； 8．如果要把一宽脉冲变换为窄脉冲应采用 （ 积分型单稳态 ） 触发器9．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（ TTL ）电路和（ CMOS ）电路。
10．施密特触发器有（ 2 ）个稳定状态.，多谐振荡器有（ 0 ）个稳定状态。
11．数字系统按组成方式可分为（功能扩展电路 ）、（功能综合电路） 两种； 12．两二进制数相加时，不考虑低位的进位信号是 （ 半 ） 加器。
13．不仅考虑两个____________相加，而且还考虑来自__________相加的运算电路，称为全加器。
14．时序逻辑电路的输出不仅和_________有关，而且还与_____________有关。
15．计数器按CP 脉冲的输入方式可分为___________和___________。
16．触发器根据逻辑功能的不同，可分为___________、___________、___________、___________、___________等。
17．根据不同需要，在集成计数器芯片的基础上，通过采用___________、___________、___________等方法可以实现任意进制的技术器。
18．4. 一个 JK 触发器有 个稳态，它可存储 位二进制数。
19．若将一个正弦波电压信号转换成同一频率的矩形波，应采用 电路。
20． 把JK 触发器改成T 触发器的方法是 。
21．N 个触发器组成的计数器最多可以组成 进制的计数器。
22．基本RS 触发器的约束条件是 。
23．对于JK 触发器，若K J =，则可完成 T 触发器的逻辑功能；若K J =，则可完成 D 触发器的逻辑功能。
二．数制转换（5分）：1、（１１．００１）２＝（ ）１６＝（ ）１０2、（８Ｆ．ＦＦ）１６＝（ ）２＝（ ）１０3、（ ２５．７）１０＝（ ）２＝（ ）１６4、（＋１０１１Ｂ）原码＝（ ）反码=( )补码5、（－１０１０１０Ｂ）原码＝（ ）反码=( )补码三．函数化简题：（5分） 1、 化简等式Y ABC ABC ABC =++ C B AC B A Y ++=D C A C B A B A D C Y ++⊕=)(，给定约束条件为：ＡＢ＋ＣＤ＝０2 用卡诺图化简函数为最简单的与或式（画图）。
(0,2,8,10)Y m =∑四．画图题：（5分）1．试画出下列触发器的输出波形 (设触发器的初态为0)。
(12分)1.2.3.2．已知输入信号X ，Y ，Z 的波形如图3所示，试画出ZY X YZ X Z Y X XYZ F ⋅++⋅+=的波形。
图3 波形图五．分析题（30分）1、分析如图所示组合逻辑电路的功能。
2．试分析如图3所示的组合逻辑电路。
(15分) 1）. 写出输出逻辑表达式； 2）. 化为最简与或式； 3). 列出真值表； 4). 说明逻辑功能。
3. 七、分析如下时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。
（２０）A B CY && & &图44．74161组成的电路如题37图所示，分析电路，并回答以下问题（1）画出电路的状态转换图（Q3Q2Q1Q0）；（2）说出电路的功能。
（74161的功能见表）题37图六．设计题：（30分）1．要求用与非门设计一个三人表决用的组合逻辑电路图，只要有2票或3票同意，表决就通过（要求有真值表等）。
2. 试用JK触发器和门电路设计一个十三进制的计数器, 并检查设计的电路能否自启动。
(14分)七．（10分）试说明如图 5所示的用555 定时器构成的电路功能，求出U T+ 、U T- 和ΔU T ，并画出其输出波形。
（10分）图5答案：一．填空题1．真值表、逻辑图、逻辑表达式、卡诺图；2．0；3．施密特触发器、单稳态触发器4．高5．与、或、非6．最高7．同步型、主从型；8．积分型单稳态9．TTL 、CMOS ;10．两、0 ；11．功能扩展电路、功能综合电路；12．半13．本位（低位），低位进位14．该时刻输入变量的取值，该时刻电路所处的状态15．同步计数器，异步计数器16．RS触发器，T触发器，JK触发器，Tˊ触发器，D触发器17．反馈归零法，预置数法，进位输出置最小数法18．两，一19．多谐振荡器20．J=K=T21．2n22．RS=0二．数制转换（１０）：1、（１１．００１）２＝（３．２）１６＝（３．１２５）１０2、（８Ｆ．ＦＦ）１６＝（１０００１１１１．１１１１１１１１）２＝（１４３．９９６０９３７）１０3、（２５．７）１０＝（１１００１．１０１１）２＝（１９．Ｂ）１６4、（＋１０１１Ｂ）原码＝（０１０１１）反码=(０１０１１)补码5、（－１０１０１０Ｂ）原码＝（１０１０１０１）反码=(１０１０１１０)补码三．化简题：1、利用摩根定律证明公式反演律（摩根定律）：2、画出卡诺图：⎪⎩⎪⎨⎧⋅=++=⋅BABABABA化简得 Y AC AD =+四．画图题：2．五．分析题20分） 1．1、写出表达式2、画出真值表3、当输入A 、B 、C 中有2个或3个为1时，输出Y 为1，否则输出Y 为0。
所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。
2．（1）逻辑表达式CB A YC B A AB Y ⊕⊕=⊕+=21)(（2）最简与或式：AB Y =1BC Y =2CA Y =3CA BC AB Y ++=A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 1 11ABC C B A C B A C B A Y BCAC AB Y +++=++=21（3） 真值表（4）逻辑功能为：全加器。
3. １）据逻辑图写出电路的驱动方程： 10=T 01Q T = 102Q Q T = 2103Q Q Q T =２）求出状态方程：010Q Q n =+101011Q Q Q Q Q n +=+21021012Q Q Q Q Q Q Q n +=+ 3210321013Q Q Q Q Q Q Q Q Q n +=+３）写出输出方程：C ＝3210Q Q Q Q４）列出状态转换表或状态转换图或时序图：5) 从以上看出，每经过16个时钟信号以后电路的状态循环变化一次；同时，每经过16个时钟脉冲作用后输出端C 输出一个脉冲，所以，这是一个十六进制记数器，C 端的输出就是进位。
CP Q 3 Q 2 Q 1 Q 0 等效十进制数 C 0 0 0 0 0 0 0 1 0 0 0 1 1 0 2 0 0 1 0 2 0 ……15 1 1 1 1 15 0 16 0 0 0 0 0 0解：（1）状态转换表：Q n3Q n2Q n1Q n0Q n+13Q n+12Q n+11Q n+100 0 0 0 0 0 0 10 0 0 1 0 0 1 00 0 1 0 0 0 1 10 0 1 1 0 1 0 00 1 0 0 0 1 0 10 1 0 1 0 1 1 00 1 1 0 0 1 1 10 1 1 1 1 0 0 01 0 0 0 1 0 0 11 0 0 1 1 0 1 01 0 1 0 1 0 1 11 0 1 1 0 0 0 0 状态转换图：（2）功能：11进制计数器。
从0000开始计数，当Q 3Q 2Q 1Q 0 为1011时，通过与非门异步清零，完成一个计数周期。
六．设计题： 1.1、画出真值表2写出表达式3画出逻辑图2.解：根据题意，得状态转换图如下：000000010010001101000101011001111000100110101011Q 3Q 2Q 1Q 0CA BC AB Y ++= A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 1 11C Y && & &所以：能自启动。
因为：七．, , ，波形如图5 所示图 574LS191功能表 LD CT D U / CP D 0 D 1 D 2 D 3 Q 0 Q 1 Q 2 Q 30 × × × d 0d 1 d 2 d 3 1 0 0 ↑ ××××1 0 1 ↑ ×d 0 d 1 d2 d3 加法计数 减法计数1．已知A B A B B A Y +++=，下列结果正确的是（ ）a ． Y =Ab ．Y=Bc ．A B Y +=d ．Y=12．已知A=（10．44）10（下标表示进制），下列结果正确的是（ ）a ． A=（1010．1）2b ．A=（0A ．8）16c ． A=（12．4）8d ．A=（20．21）53．下列说法不正确的是（ ）a ．当高电平表示逻辑0、低电平表示逻辑1时称为正逻辑b ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平）c ．OC 门输出端直接连接可以实现正逻辑的线与运算d ．集电极开路的门称为OC 门4．以下错误的是（ ）a ．数字比较器可以比较数字大小b ． 半加器可实现两个一位二进制数相加c ．编码器可分为普通全加器和优先编码器d ．上面描述至少有一个不正确5．下列描述不正确的是（ ）a ．触发器具有两种状态，当Q=1时触发器处于1态b ．时序电路必然存在状态循环c ．异步时序电路的响应速度要比同步时序电路的响应速度慢d ．主从JK 触发器具有一次变化现象6．电路如下图（图中为上升沿Jk 触发器），触发器当前状态Q 3 Q 2 Q 1为“100”，请问在时钟作用下，触发器下一状态（Q 3 Q 2 Q 1）为（ ）a ．“101”b ．“100”c ．“011”d ．“000”7．电路如下图，已知电路的当前状态Q 3 Q 2 Q 1 Q 0为“1100”，74LS191具有异步置数的逻辑功能，请问在时钟作用下，电路的下一状态（Q 3 Q 2 Q 1 Q 0）为（ ）a ．“1100”b ．“1011”c ．“1101”d ．“0000”8．下列描述不正确的是（ ）a ．EEPROM 具有数据长期保存的功能且比EPROM 在数据改写上更方便b ．DAC 的含义是数-模转换、ADC 的含义是模数转换c ．积分型单稳触发器电路只有一个状态d ．上面描述至少有一个不正确二．判断题（9分）1．TTL 输出端为低电平时带拉电流的能力为5mA （ ）2．TTL 、CMOS 门中未使用的输入端均可悬空（ ）3．当决定事件发生的所有条件中任一个（或几个）条件成立时，这件事件就会发生，这种因果关系称为与运算。