实验45验证性实验——计数器逻辑功能测试.docx
数字电子技术基础实验指导书(1)
《电子技术基础》实验指导书电子技术课组编信息与通信工程学院实验三基本门电路逻辑功能的测试一 . 实验类型——验证性 +设计二 . 实验目的1. 熟悉主要门电路的逻辑功能;2. 掌握基本门电路逻辑功能的测试方法;3. 会用小规模集成电路设计组合逻辑电路。
三 . 实验原理1. 集成电路芯片介绍数字电路实验中所用到的集成芯片多为双列直插式, 其引脚排列规则如图 1-1。
其识别方法是:正对集成电路型号或看标记 (左边的缺口或小圆点标记 , 从左下角开始按逆时针方向以1, 2, 3…依次排列到最后一脚。
在标准形 TTL 集成电路中,电源端 Vcc 一般排在左上端,接地端(GND 一般排在右下端, 如 74LS00。
若集成芯片引脚上的功能标号为 NC ,则表示该引脚为空脚,与内部电路不连接。
本实验采用的芯片是 74LS00二输入四与非门、 74LS20四输入二与非门、 74LS02二输入四或非门、 74LS04六非门,逻辑图及外引线排列图见图 1-1。
图 1-1 逻辑图及外引线排列2.逻辑表达式 : 非门1-12输入端与非门1-24输入端与非门1-3或非门1-4对于与非门 , 其输入中任一个为低电平“ 0”时,输出便为高电平“ 1”。
只有当所有输入都为高电平“ 1”时,输出才为低电平“ 0”。
对于 TTL 逻辑电路,输入端如果悬空可看做;逻辑 1,但为防止干扰信号引入,一般不悬空, 可将多余的输入端接高电平或者和一个有用输入端连在一起。
对 MOS 电路输入端不允许悬空。
对于或非门,闲置输入端应接地或低电平。
四 . 实验内容及步骤 1. 逻辑功能测试①与非门逻辑功能的测试:* 将 74LS20插入实验台 14P 插座,注意集成块上的标记,不要插错。
* 将集成块Vcc 端与电源 +5V相连, GND 与电源“地”相连。
* 选择其中一个与非门,将其 4个输入端 A 、 B 、 C 、 D 分别与四个逻辑开关相连,输出端 Y 与逻辑笔或逻辑电平显示器相连,如图 1-2。
数电实验 计数器逻辑功能和设计
2.5 计数器逻辑功能和设计1．实验目的（1）熟悉四位二进制计数器的逻辑功能和使用方法。
（2）熟悉二-五-十进制计数器的逻辑功能和使用方法。
（3）熟悉中规模集成计数器设计任意进制计数器的方法。
（4）初步理解数字电路系统设计方法，以数字钟设计为例。
2．实验仪器设备（1）数字电路实验箱。
（2）数字万用表。
（3）数字集成电路：74161 4位二进制计数器74390 2二-五-十进制计数器7400 4与非门7408 4与门7432 4或门3．预习（1）复习实验所用芯片的逻辑功能及逻辑函数表达式。
（2）复习实验所用芯片的结构图、管脚图和功能表。
（3）复习实验所用的相关原理。
（4）按要求设计实验中的各电路。
4．实验原理（1）计数器是一个用以实现计数功能的时序逻辑部件，它不仅可以用来对脉冲进行计数，还常用做数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。
计数器的种类很多，按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数进制的不同，分为二进制、十进制和任意进制计数器；根据计数的增减趋势分为加法、减法和可逆计数器；还有可预置数和可编程功能计数器等。
（2）利用集成计数器芯片构成任意（N）进制计数器方法。
①反馈归零法。
反馈归零法是利用计数器清零端的清零作用，截取计数过程中的某一个中间状态控制清零端，使计数器由此状态返回到零重新开始计数。
把模数大的计数器改成模数小的计数器，关键是清零信号的选择。
异步清零方式以N作为清零信号或反馈识别码，其有效循环状态为0～N-1；同步清零方式以N-1作为反馈识别码，其有效循环状态为0～N-1。
还要注意清零端的有效电平，以确定用与门还是与非门来引导。
②反馈置数法。
反馈置数法是利用具有置数功能的计数器，截取从Nb到Na 之间的N个有效状态构成N进制计数器。
其方法是当计数器的状态循环到Na时，由Na构成的反馈信号提供置数指令，由于事先将并行置数数据输入端置成了Nb 的状态，所以置数指令到来时，计数器输出端被置成Nb，再来计数脉冲，计数器在Nb基础上继续计数至Na，又进行新一轮置数、计数，其关键是反馈识别码的确定与芯片的置数方式有关。
数电实验之计数器
计数器一实验目的1、掌握中规模集成计数器的逻辑功能及使用方法。
2、学习运用集成电路芯片计数器构成N位十进制计数器的方法。
二实验原理计数器是一个用以实现计数功能的时序器件，它不仅可以用来记忆脉冲的个数，还常用于数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多，按构成计数器中的各个触发器输出状态更新是否受同一个CP脉冲控制来分，有同步和异步计数器，根据计数制的不同，分为二进制、十进制和任意进制计数器。
根据计数的增减趋势分，又分为加法、减法和可逆计数器。
另外，还有可预置数和可编程功能的计数器等。
目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器芯片。
如：异步十进制计数器74LS90，4位二进制同步计数器74LS93，CD4520，4位十进制计数器74LS160、74LS162；4位二进制可预置同步计数器CD40161、74LS161、74LS163；4位二进制可预置同步加/减计数器CD4510、CD4516、74LS191、74LS193；BCD码十进制同步加/减计数器74LS190、74LS192、CD40192等。
使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列就能正确使用这些器件。
例如74LS192同步十进制可逆计数器，具有双时钟输入十进制可逆计数功能；异步并行置数功能；保持功能和异步清零功能。
74192功能见表表19.1*表中符号和引脚符号的对应关系：CR = CLR—清零端；LD= LOAD—置数端（装载端）CP U = UP—加计数脉冲输入端CP D = DOWN—减计数脉冲输入端CO——非同步进位输出端（低电平有效）BO——非同步借位输出端（低电平有效）D3 D2 D1 D0 = D C B A—计数器数据输入端Q D Q C Q B Q A—计数器数据输出端根据功能表我们可以设计一个特殊的12进制的计数器，且无0数。
如图19.1所示：当计数器计到13时，通过与非门产生一个复位信号，使第二片74LS192（时十位）直接置成0000，而第一片74LS192计时的个位直接置成0001；从而实现了1——12的计数。
(完整word版)数字实验一门电路逻辑功能与测试
实验一门电路逻辑功能及测试一、实验目的：1.熟悉常用集成门电路的逻辑功能及测试方法。
2. 熟悉各种门电路的管脚排列，进一步熟悉仿真软件和数字试验箱的使用。
3．学习利用与非门组成其它逻辑门电路并验证其逻辑功能。
二、实验仪器及设备1.数字电路实验箱2.万用表3.集成芯片：74LS00 2输入端四与非门 2片74LS86 2输入端四异或门 1片三、实验原理1. TTL集成电路的输入端和输出端均为三极管结构，所以称作三极管、三极管逻辑电路（Transistor -Transistor Logic ）简称TTL电路。
54 系列的TTL电路和74 系列的TTL电路具有完全相同的电路结构和电气性能参数。
所不同的是54 系列比74 系列的工作温度范围更宽，电源允许的范围也更大。
74 系列的工作环境温度规定为0—700C，电源电压工作范围为5V±5%V，而54 系列工作环境温度规定为-55—±1250C，电源电压工作范围为5V±10%V。
54H 与74H,54S 与74S 以及54LS 与74LS 系列的区别也仅在于工作环境温度与电源电压工作范围不同，就像54 系列和74 系列的区别那样。
在不同系列的TTL 器件中，只要器件型号的后几位数码一样，则它们的逻辑功能、外形尺寸、引脚排列就完全相同。
TTL 集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广，特别对我们进行实验论证，选用TTL 电路比较合适。
因此，本实训教材大多采用74LS(或74)系列TTL 集成电路，它的电源电压工作范围为5V±5%V，逻辑高电平为“1”时≥2.4V，低电平为“0”时≤0.4V。
2. 集成逻辑门有许多种，如：与门、或门、非门、与非门、或非门、与或非门、异或门等等。
但其中与非门用途最广，74LS00是“TTL系列”中的与非门，是四-2输入与非门电路，即在一块集成电路内含有四个独立的与非门。
数电计数器实验报告
数电计数器实验报告实验名称：数电计数器实验实验目的：通过实验，了解和掌握数电计数器的原理和工作方式，以及计数器的应用。
实验原理：计数器是一种能够实现数字计数功能的电子元件。
主要由触发器、逻辑门和时钟信号组成。
触发器主要用于储存和传递信号，逻辑门用于控制和处理信号，时钟信号用于控制计数时间。
实验器材：1. 7400四路或五路与门2. 7432四路或五路或六路或七路与非门3. 7474触发器4. 555定时器5. LED灯6. 电源实验步骤：1. 将触发器与逻辑门按照电路图连接，并确保连接正确无误。
2. 将555定时器连接到电路中，并设置合适的时钟频率。
3. 将LED灯连接到电路中，用于显示计数结果。
4. 打开电源，观察LED灯的亮灭情况，并记录计数结果。
5. 可以尝试改变定时器的频率，观察LED灯的计数速度。
实验结果分析：通过实验观察和记录计数结果，可以得出计数器的工作原理和特点。
可以发现，当时钟信号输入时，计数器会根据触发器和逻辑门的控制逻辑实现数字计数功能。
实验结论：1. 数电计数器是一种能够实现数字计数功能的电子元件。
2. 计数器由触发器、逻辑门和时钟信号组成，触发器用于储存和传递信号，逻辑门用于控制和处理信号，时钟信号用于控制计数时间。
3. 数电计数器在实际应用中具有广泛的用途，如计时器、频率计等。
实验中可能遇到的问题和解决方法：1. 连接错误：检查电路连接，确保连接正确无误。
2. LED灯未亮起：检查电路连接，确保连接正确无误。
3. 计数不准确：检查时钟信号的频率，确保设置合适的计数速度。
实验改进思路：1. 尝试使用不同型号的触发器和逻辑门，比较它们的计数效果和特点。
2. 尝试使用其他电子元件，如译码器、多路选择器等，扩展计数器的功能和应用场景。
3. 尝试使用计数器的级联连接，实现更复杂的计数功能和应用。
数字逻辑综合实验报告
一、实验目的本次实验旨在通过实际操作，加深对数字逻辑基本原理和设计方法的理解，提高学生在数字电路设计、仿真和调试方面的实践能力。
通过完成以下实验任务，使学生掌握以下技能：1. 理解数字逻辑电路的基本概念和原理。
2. 掌握数字逻辑电路的设计方法和步骤。
3. 学会使用仿真软件进行电路设计和仿真测试。
4. 掌握数字逻辑电路的调试和优化方法。
二、实验内容本次实验主要包含以下三个部分：1. 组合逻辑电路设计：设计一个四位加法器，并使用Logisim软件进行仿真测试。
2. 时序逻辑电路设计：设计一个简单的计数器，并使用Verilog语言进行描述和仿真。
3. 数字逻辑电路综合应用：设计一个简单的数字信号处理器，实现基本的算术运算。
三、实验步骤1. 组合逻辑电路设计（1）分析题目要求，确定设计目标和输入输出关系。
（2）根据输入输出关系，设计四位加法器的逻辑电路。
（3）使用Logisim软件搭建电路，并设置输入信号。
（4）观察仿真结果，验证电路功能是否正确。
2. 时序逻辑电路设计（1）分析题目要求，确定设计目标和状态转移图。
（2）使用Verilog语言描述计数器电路，包括模块定义、输入输出定义、状态定义和状态转移逻辑。
（3）使用仿真软件进行测试，观察电路在不同状态下的输出波形。
3. 数字逻辑电路综合应用（1）分析题目要求，确定设计目标和功能模块。
（2）设计数字信号处理器电路，包括算术运算单元、控制单元和存储单元等。
（3）使用仿真软件进行测试，验证电路能否实现基本算术运算。
四、实验结果与分析1. 组合逻辑电路设计实验结果：通过仿真测试，四位加法器电路功能正常，能够实现两个四位二进制数的加法运算。
分析：在设计过程中，遵循了组合逻辑电路设计的基本原则，确保了电路的正确性。
2. 时序逻辑电路设计实验结果：通过仿真测试，计数器电路功能正常，能够实现从0到9的计数功能。
分析：在设计过程中，正确描述了状态转移图，并使用Verilog语言实现了电路的功能。
实验一 基本逻辑运算与定时器、计数器实验
实验一基本逻辑运算与定时器、计数器实验
实验时数：3 ，开设要求：必做，实验性质：验证性
每组人数：1（封面填写内容）
实验报告
一、实验目的：
1、了解PLC及其连接；
2、掌握PLC程序编写与编程软件的使用方法；
3、掌握PLC常用基本编程元件，包括输入、输出继电器，以及定时器、计数器的使用。
二、实验原理与内容：
原理：利用PLC输入、输出继电器，以及定时器、计数器，编写程序由按钮开关控制指示灯的亮暗、以及闪烁。
内容：
1、编写与、或、非程序；
2、编写定时器、计数器程序；
3，程序编写好后，由编程软件写入PLC，运行仿真，观察并记录实验现象。
三、实验软、硬件环境：
1、微机一台；
2、 PLC编程仿真学习软件。
四、实验步骤：
1、运行PLC编程仿真学习软件，学习其使用方法；
2、学习软件B-1，C1、C2、C
3、C4内容；
3、编写程序，实现如下功能：由PB1启动程序、PL1常亮、PL2实现每隔0.5s 闪烁、为停止按钮。
程序编写好后，加载到PLC，观察并记录实验现象。
4、编写程序，实现如下功能：由PB1启动程序、PL1实现每隔1s闪烁、20s后PL2由暗转亮、PB2为停止按钮、PB3为计数复位。
程序编写好后，加载到PLC，观察并记录实验现象。
3、解：梯形图如下：
4、解：
实验原始数据记录一、实验现象：
二、I/O分配表
三、梯形图与指令表
实验报告
一、实验结果讨论与结论：
1、画出时序图
2、实验结果讨论
3、实验程序分析
4、结论。
实验45 验证性实验——计数器逻辑功能测试
实验45 验证性实验——计数器逻辑功能测试一．实验目的1．验证用触发器构成的计数器计数原理； 2．掌握测试中规模集成计数器功能的方法；3. 学习和掌握用中规模集成计数器接成任意进制计数器的方法； 二．实验原理计数器种类很多，有同步计数器和异步计数器两大类。
计数器中所触发器状态的变化都在同一时钟操作下同时发生的称为同步计数器，而在异步计数器中，触发器状态的变化则不是同时发生的。
根据计数制的不同，又分为二进制计数器，十进制计数器和任意进制计数器。
根据对脉冲个数进行增减运算的作用，又分为递增加法、递减减法计数器和可逆计数器。
还有可预置数和可编程序功能计数器等。
目前，不管是TTL 还是CMOS 集成电路，都有品种较齐全的中规模集成计数器。
l ．用D 触发器构成的异步二进制加／减计数器用4只D 触发器按图45-1所示连接起来可构成4位二进制异步加法计数器。
由图知，每只D 触发器是接成T ’触发器的形式，时钟脉冲只作用在第一个D 触发器FF0的CP 输入端，每输入一个计数脉冲，FF 0就翻转一次。
由于D 触发器是上升沿触发，当Q 0由1变0、Q 0由0变1时，FF 1翻转；当Q 1由1变0、1Q 由0变1时，FF 2翻转，依此类推，可分析出本电路是一个4位二进制加法计数器。
由于4个D 触发器不是同时工作，所以是异步计数器。
分析其工作过程，可得出其状态图和时序图如图45-2和图45-3所示。
若将图45-1所示稍加改动，断开Q 与下一级CP 的连接(仍保留Q 端与本级1D 端的相连，)，将低位触发器的Q 端与高一位的CP 端相连接，即构成了一个4位二进制减法计数器，工作原理读者自行分析。
FF0FF1FF2FF33图45-1 4位二进制异步递增加法计数器图45-2 图45-1所示电路的状态图CP Q 0Q 1 Q 2 Q 3CR C O BO LD(a)CD40192引脚图 (b)CD40192逻辑符号图2．中规模十进制计数器CD40192是专用的集成同步十进制可逆计数器，双时钟输入，具有清零和置数等功能，其引脚排列及逻辑符号如图45-4所示，读数时要注意的是，Q 3和D 3是最高位。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验 45 验证性实验——计数器逻辑功能测试
一．实验目的
1．验证用触发器构成的计数器计数原理； 2．掌握测试中规模集成计数器功能的方法；
3. 学习和掌握用中规模集成计数器接成任意进制计数器的方法；
二．实验原理
Q 0
Q 1
Q 2
Q 3
R d
R d Q R d
Q R d
Q
R d
Q
CP 0
CP 1
CP 2
CP 3
C1 Q
C1 Q
C1 C1 1D
1D
Q
Q
1D 1D FF0
FF1
FF2
FF3
图 45-1 4 位二进制异步递增加法计数器
计数器种类很多， 有同步计数器和异步计数器两大类。
计数器中所触发器状态的变化都
在同一时钟操作下同时发生的称为同步计数器， 而在异步计数器中， 触发器状态的变化则不
是同时发生的。
根据计数制的不同， 又分为二进制计数器， 十进制计数器和任意进制计数器。
根据对脉冲个数进行增减运算的作用， 又分为递增加法、 递减减法计数器和可逆计数器。
还
有可预置数和可编程序功能计数器等。
目前，不管是
TTL 还是 CMOS 集成电路，都有品种
较齐全的中规模集成计数器。
l ．用 D 触发器构成的异步二进制加／减计数器
用 4 只 D 触发器按图 45-1 所示连接起来可构成
4 位二进制异步加法计数器。
由图知，
每只 D 触发器是接成 T ’触发器的形式，时钟脉冲只作用在第一个
D 触发器 FF0 的 CP 输入
端，每输入一个计数脉冲， FF 0 就翻转一次。
由于 D 触发器是上升沿触发， 当 Q 0 由 1 变 0、
Q 0 由 0 变 1 时， FF 1 翻转；当 Q 1 由 1 变 0、 Q 1 由 0 变 1 时， FF 2 翻转，依此类推，可分析
出本电路是一个 4 位二进制加法计数器。
由于 4 个 D 触发器不是同时工作，所以是异步计
数器。
分析其工作过程，可得出其状态图和时序图如图 45-2 和图 45-3 所示。
若将 图 45-1 所示 稍加改 动，断开 Q 与下一 级 CP 的连接 (仍保留 Q 端与本 级 1D 端的相
连， )，将低位触 发器的 Q 端与高一位的 CP 端相连接，即构成了一个 4 位二 进制减法 计数器，工作原理 读者 自行分析。
16 15 14 13 12 11 10 9 Q 3Q 2Q 1Q
V DD D 0 CR BO C O LD D 2 D 3
CD40192
0000
0001
0010
0011
0100
0101
0110
0111
D 1 Q 1 Q 0 CP D CP U Q 2 Q 3 V SS
1 2 3 4 5 6 7 8
(a)CD40192 引脚图
1111
1110
1101 1100 1011 1010 1001
1000
D 0
图 45-2 图 45-1 所示电路的状态图
Q 0
D 1
Q 1
CP
D 2
D 3
Q 2
Q 0
Q 3
CP U
CP D
Q 1
CR C O
Q 2
(b)CD40192 逻辑符号图
Q3
2．中规模十进制计数器
CD40192 是专用的集成同步十进制可逆计数器，
双时钟输入， 具有清零和置数等功能，
其引脚排列及逻辑符号如图
45-4 所示，读数时要注意的是，
Q 3 和 D 3 是最高位。
图 45-4 中 CD40192 各引脚功能介绍如下：
LD — 非同步 (亦称异步 )置数端
CP U —加计数端
CP D — 减计数端
C O — 非同步进位输出端 BO — 非同步借位输出端
CR — 清除端
D 3、 D 2、D 1、 D 0— 计数器预置数输入端
Q 3、 Q 2、Q 1、 Q 0— 数据输出端
CD40192( 同 74LS192 ，二者可互换使用 )的功能如表 45-1 所示，说明如下：
表 45-1 CD40192 功能表
输 入
输 出 CR LD CP U CP D
D 3
D 2 D 1 D 0 Q 3 Q 2 Q 1 Q 0 1 ╳ ╳╳ ╳╳
╳╳
0 0 0 0 0 0 ╳╳d c
b a d
c
b
a
0 1 ↑ 1 ╳ ╳ ╳ ╳ 加计数 0
1
1
↑
╳
╳
╳
╳
减计数
当清除端 CR 为高电
平 “1时”，计数器直接清零，这种清零与 CP 脉冲无关
的方式称为异步清零； CR 置低电平则执行其它功能。
当 CR 为低电平，置数端 LD 也为低电平时，数据直接从置数端
D 0、D 1、 D 2、D 3 置入
计数器。
当 CR 为低电平， LD 为高电平时，执行计数功能。
进行递增加计数时，减计数端
CP D
接“1，”计数脉冲由加计数端 CP U 输入；在计数脉冲上升沿进行 8421 码十进制加法计数。
执 行递减减计数时， 加计数端 CP U 接 “1，”计数脉冲由减计数端 CP D 输入，表 45-2 所示为 8421
码十进制加、减计数器的状态转换表。
进位
C O 、借位 BO 与脉冲的关系详见本实验附录。
D 0D 1D 2D 3
D 0 D 1D 2D 3
表 45-2 状态转换表
加计数
输入脉冲减个数
0 1
2 3
4
5
6
7
8 9
C O
O
Q 3
0 0
1
1
C
CP U
CD40192(1)
CD40192(2)
Q 2 0 0 0 0 1 1 1 1 0 0 CP U
输出
Q 1 0 0 1 1 0 0 1 1 0 0
Q 0 Q 1 Q 2 Q 3
Q 0 Q 1 Q 2 Q 3
Q 0 0 1
0 1
1
1
0 1
图 45-5 CD40192 扩展计数级联电路
减计数
3．计数器的级联使用
如果要计算超过 10 位的数字，必须使用两个以上十进制计数器级联实现，连接方式是利用同步计数器的进位 CO (或借位 BO )端，借助进位或借位信号驱动下一级计数器。
图 45-5 所示的电路是由两个十进制计数器组成的
100 进制计数器， 100 以内的任意进
制计数器均可在图中适当连接实现。
三．实验设备与器件 1． +5V 直流电源 2．双踪示波器 3．单次和连续脉冲源 4．逻辑电平开关 5．逻辑电平显示器
6．译码显示器
7． 74LS74 ×2(CD4013)( 见实验 44)； CD40192×3(74LS192) ( 见图 45-4)
四．实验预习
1．复习计数器原理，绘出各实验内容的逻辑电路图和实际接线图。
2．拟出各实验内容所需的测试记录表格、状态图。
3．熟悉实验所用集成块的引脚排列和功能。
4．电路仿真
D 触发器构成 4 位二进制加法计数器，仿真电路如图 45-6 所示，原理与图 45-1 所示相
同。
计数脉冲由函数信号发生器给出，计数输出由Q1、Q2、 Q3、Q4这 4 个指示器表示。
Q1Q2Q3Q4
函数信号发生器
XFG1
6SD1O116SD1O116SD1O116SD1O11
5D1~O125D1~O125D1~O125D1~O12
3
CP1U1A 3
CP1U1B
3
CP1U2A
3
CP1U2B
4444
CD1CD1CD1CD1
4013BD_5V4013BD_5V4013BD_5V4013BD_5V 图 45-6 4 位二进制异步加法计数器仿真电路
五．实验内容与步骤
1.用 CD40192 实现 6 进制计数器 (用复位清 0 法实现 )
2.利用 CD40192 或 74LS192 设计一个 29 进制计数器 .
六．实验报告要求
l ．（ 1）画出实验线路图
（2）记录并整理实验现象、实验数据及实验所得的结果。
（3）对实验结果进行分析。
2．总结使用集成计数器的体会。