数字设计原理与实践
课程设计---多通道数据分时传送系统的设计
多通道数据分时传送系统的设计一、设计摘要：现在通信技术是社会上的热门专业，而数据传输中传送的并行数据想要用来处理需要进行分离和重组，将他们每一个并行数据抽离出来进行重新排序和处理，从而形成了可以单独处理的数据为后续的电路做准备，这也是所有的数据传输电路中必须的一部分，做好这一步将会为我们后续的工作能够顺利的完成做出一个很好的铺垫作用。
本论文中用到的方法很简单，也就是从前往后一步一步的进行推理，知道最后结果实现。
其中硬件的模拟是利用multisim软件，而软件的仿真是利用了QuartusII软件进行的。
二、设计具体要求：1）列出真值表；2）画出逻辑图；3）试用Verilog HDL进行仿真；三、多通道数据分时传送系统原理：多通道数据分时传送系统原理是，通过数据选择器将并行数据分时一一送出，再通过数据分配器(用译码器实现)将接收到的串行数据分配到其各个相应的输出端口，从而恢复原来的并行数据．数据分配器选用74×154，为4～16线译码器，数据选择器选用74×151，为8选1数据选择器。
四、关键字：多通道数据，分时传送系统，数字仿真，数字设计，74×154数据分配器、74×151数据选择器、Verilog HDL语言、multisim软件、QuartusII软件、真值表、数字逻辑图。
五、设计环节1、真值表EN ADD3 ADD2 ADD1 H BUS0 0 0 0 x¯00z0 0 0 1 x¯01z1 0 1 0 x¯02z20 1 1 x¯03z31 0 0 x¯04z4 1 0 1 x¯05z5 1 1 0 x¯06z6 1 1 1 x¯07z71 0 0 0 x¯08z80 0 1 x¯09z90 1 0 x¯10z100 1 1 x¯11z110 0 0 x¯12z121 0 1 x¯13z131 1 0 x¯14z141 1 1 x¯15z152、运用QuartusII 软件画出的电路图加输入输出后的逻辑图如下3、波形仿真图如下4、verilog源程序ModuleVrfenshi(EN,A0,A1,A2,A3,A4,A5,A6,A7,B0,B1,B2,B3,B4,B5, B6,B7,ADD,Z);inputA0,A1,A2,A3,A4,A5,A6,A7,B0,B1,B2,B3,B4,B5,B6,B7,EN,A DD;input [0:2] ADD;output [0:15] Z;reg [0:15] Z;always @ (EN or A or B or ADD)beginif(A & B & ADD)case (EN)0:case (ADD)0: Z = A0;1: Z = A1;2: Z = A3;3: Z = A4;4: Z = A5;5: Z = A6;6: Z = A6;7: Z = A7;default : Z= Z;1:case (ADD)0: Z = B0;1: Z = B1;2: Z = B2;3: Z = B3;4: Z = B4;5: Z = B5;6: Z = B6;7: Z = B7;default : Z=Z;endcaseelsedefault;{A0,A1,A2,A3,A4,A5,A6,A7,B0,B1,B2,B3,B4,B5,B6,B7} = Z; endendmodule四、结论本设计通过数据选择器将并行数据分时一一送出，再通过数据分配器(用译码器实现)将接收到的串行数据分配到其各个相应的输出端口，从而恢复原来的并行数据．通过此种方法则实现了多通道分时传送的目的，即完成了多通道分时传送系统的数字设计。
数字设计原理与实践 第四版 (john F.Wakerly ) 课后答案
3.65 在图 3-32（b)中，有多少电流与功率被浪费了。 解：浪费的电流为流过 4kΩ电阻的电流：
I=(5-0.24)/4=1.19 mA 浪费的功率为上述电流经过两个电阻产生的功率： P = RI2 = 4.2 x (1.19)2 = 5.95 mW
解：由图中可以看到，输出 3.5V 对应的输入为 2.4V,输出 1.5V 对应 的输入为 2.5V； 所以，高态噪声容限为：3.5-2.5=1 V ;低态噪声 容限为：2.4-1.5=0.9 V。
3.26 利用表 3-3 计算 74HC00 的 p 通道和 n 通道的导通电阻。 解：采用极端值计算（对商用芯片，最低电源电压设为 4.75V） 表中所列输出电压与电流关系如图所示：
=157255.5756748 2.5 将下面的数转换成十进制数。
(a) 11010112=107 (b) 1740038=63491 (c) 101101112=183
(d) 67.248=55.3125 (e)10100.11012=20.8125 (f)F3A516=
62373
(g) 120103=138
(h) AB3D16=43837
(i) 71568=3694
(j) 15C.3816=348.21875
2.6 完成下面的数制转换。
(a) 125= 1 111 1012 (b) 3489= 66418 (c) 209= 11 010 0012
(d) 9714= 227628
(e) 132= 10 000 1002 (f) 23851= 5D2B16
(g) 727= 104025
(h) 57190=DF6616 (i) 1435=26338
数字设计原理与实践第四版习题答案第6章
《数字设计——原理与实践》第四版习题答案第6章在《数字设计——原理与实践》第四版中的第6章节，我们学习了数字系统的时序逻辑。
这一章节是非常重要的，因为现代数字系统必须做到准确、稳定和安全，而时序逻辑是实现这一目标的基础。
在本章中，我们将学习如何设计控制信号和数据在数字系统中的传输，以及如何避免和解决与时序有关的问题。
本篇文章将为读者提供《数字设计——原理与实践》第四版习题答案第6章，希望能够引导读者更好地理解本章内容。
一、单选题1、时序逻辑通常用于实现何种功能？A、数据传输B、时序控制C、处理逻辑D、存储单元答案：B解析：时序逻辑主要用于实现时序控制，包括时钟信号和异步复位信号等等。
2、在一个74LS74触发器中，左侧箭头指示的地方是：A、复位输入端B、时钟输入端C、数据输入端D、输出端答案：C解析：左侧箭头指示的地方是数据输入端，即D输入端。
3、时钟信号的周期是：A、高电平B、低电平C、上升沿D、下降沿答案：C解析：时钟信号的周期是指从一个上升沿到下一个上升沿的时间间隔。
4、锁存器的主要作用是：A、控制输入信号B、提供稳定的输出信号C、延迟数据传输D、在输入变化时跟踪输出答案：B解析：锁存器主要的作用是提供稳定的输出信号，从而消除时序问题。
5、时钟信号频率的选择主要取决于数字系统中的什么因素？A、系统的工作速度B、逻辑器件的速度C、电源电压D、温度答案：A解析：时钟信号频率的选择主要取决于数字系统的工作速度。
二、填空题1、在一个双稳态触发器中，引脚为 ______ 的输入信号将触发触发器的状态转换。
答案：时钟解析：在一个双稳态触发器中，引脚为时钟的输入信号将触发触发器的状态转换。
2、在一个同步计数器中，计数器的值将在 ______ 信号的上升沿按顺序递增。
答案：时钟解析：在一个同步计数器中，计数器的值将在时钟信号的上升沿按顺序递增。
3、在一个带有异步复位的触发器中，当异步复位信号为 ______ 时，触发器的状态将被重置。
数字设计原理与实践第四版课后习题答案
数字设计原理与实践 (第四版 )_课后习题答案数字设计原理与实践 (第四版) 是一本广泛使用于电子工程、计算机科学等领域的教材，它介绍了数字电路的基础知识和设计方法。
课后习题是巩固学习内容、提高理解能力的重要部分。
下面是一些课后习题的答案，供参考。
第一章绪论1. 什么是数字电路？数字电路是一种使用二进制数表示信息并通过逻辑门实现逻辑功能的电路。
2. 简述数字系统的设计过程。
数字系统的设计过程包括需求分析、系统规格说明、逻辑设计、电路设计、测试和验证等步骤。
3. 简述数字电路的分类。
数字电路可以分为组合逻辑电路和时序逻辑电路两类。
组合逻辑电路的输出只取决于当前输入，时序逻辑电路的输出还受到过去输入的影响。
4. 什么是门电路？门电路是由逻辑门组成的电路，逻辑门是实现逻辑运算的基本模块。
第二章组合逻辑电路设计基础1. 简述一下布尔代数的基本概念。
布尔代数是一种用于描述逻辑运算的数学系统。
它包括逻辑变量、逻辑表达式、逻辑运算等概念。
2. 简述编码器和译码器的功能和应用。
编码器用于将多个输入信号转换为较少的输出信号，译码器则将少量输入信号转换为多个输出信号。
它们常用于数据压缩、信号传输和地址译码等应用中。
3. 简述多路选择器的功能和应用。
多路选择器根据选择信号选择其中一个输入信号并输出，它可以实现多个输入信号的复用和选择。
它常用于数据选择、信号传输和地址译码等应用中。
第三章组合逻辑电路设计1. 简述组合逻辑电路的设计方法。
组合逻辑电路的设计方法包括确定逻辑功能、编写逻辑表达式、绘制逻辑图和验证电路正确性等步骤。
2. 请设计一个3位二进制加法器。
一个3位二进制加法器可以通过将两个2位二进制加法器和一个与门连接而成。
3. 简述半加器和全加器的功能和应用。
半加器用于实现两个二进制位的相加，它的输出包括和位和进位位。
全加器则用于实现三个二进制位的相加，它的输出包括和位和进位位。
它们常用于二进制加法器的设计。
第四章时序逻辑电路设计基础1. 简述触发器的功能和应用。
数字电路逻辑实验报告
数字电路逻辑实验报告数字电路逻辑实验报告引言：数字电路逻辑实验是电子工程专业学生必修的一门实践课程，通过该实验可以加深对数字电路基本原理和逻辑设计的理解。
本文将对我所进行的数字电路逻辑实验进行详细报告，包括实验目的、实验原理、实验步骤、实验结果以及实验总结等内容。
实验目的：本次实验的主要目的是通过设计和实现一些基本的数字逻辑电路，如门电路、触发器电路等，加深对数字电路原理的理解。
同时，通过实验操作，掌握数字电路的搭建过程、信号的传输规律以及故障排除等技能。
实验原理：数字电路是由逻辑门组成的，逻辑门是根据布尔代数的运算规则实现逻辑运算的基本元件。
常见的逻辑门有与门、或门、非门等。
在实验中，我们将通过搭建逻辑门电路，实现不同的逻辑运算。
实验步骤：1. 实验前准备：检查实验设备的连接是否正确，确保电源和接地正常。
2. 搭建与门电路：根据逻辑与门的真值表，按照电路图连接与门电路。
3. 搭建或门电路：根据逻辑或门的真值表，按照电路图连接或门电路。
4. 搭建非门电路：根据逻辑非门的真值表，按照电路图连接非门电路。
5. 搭建触发器电路：根据触发器的真值表，按照电路图连接触发器电路。
6. 进行实验测试：将不同的输入信号输入电路，观察输出信号的变化。
实验结果：经过实验测试，我们得到了以下结果：1. 与门电路：当输入信号A和B同时为高电平时，输出信号为高电平；否则输出信号为低电平。
2. 或门电路：当输入信号A和B中至少有一个为高电平时，输出信号为高电平；否则输出信号为低电平。
3. 非门电路：当输入信号为高电平时，输出信号为低电平；当输入信号为低电平时，输出信号为高电平。
4. 触发器电路：触发器电路可以实现存储功能，当输入信号满足特定条件时，输出信号的状态会发生改变。
实验总结：通过本次实验，我对数字电路逻辑的原理和设计有了更深入的理解。
通过搭建不同的逻辑门电路和触发器电路，我熟悉了数字电路的搭建过程，并掌握了信号的传输规律。
数字设计-原理与实践(第四版)课后习题答案
第1 章习题参考答案:1-6 一个电路含有一个2 输入与门（AND2），其每个输入/输出端上都连接了一个反相器；画出该电路的逻辑图，写出其真值表；能否将该电路简化解：电路图和真值表如下：由真值表可以看出，该电路与一个2 输入或门（OR2）相同。
第2 章习题参考答案:将下面的八进制数转换成二进制数和十六进制数。
(a) 12348=1 010 011 1002=29C16(b) 1746378=1 111 100 110 011 1112=F99F16(c) 3655178=11 110 101 101 001 1112=1EB4F16(d) =10 101 011 101 011 010 0012=ABAD116(e) =111 100 011 0012=(f) =100 101 011 001 100 111 12=将下面的十六进制数转换为二进制数和八进制数。
(a) 102316=1 0000 0010 00112=100438(b) 7E6A16=111 1110 0110 10102=771528(c) ABCD16=1010 1011 1100 11012=1257158(d) C35016=1100 0011 0101 00002=1415208(e)=1001 1110 10102=(f)=1101 1110 1010 1110 1110 11112=将下面的数转换成十进制数。
(a) =107 (b) 1740038=63491 (c) 2=183(d) = (e)= (f)F3A516=62373(g) 120103=138 (h) AB3D16=43837 (i) 71568=3694(j) =完成下面的数制转换。
(a) 125= 1 111 1012 (b) 3489= 66418 (c) 209= 11 010 0012(d) 9714= 227628 (e) 132= 10 000 1002 (f) 23851= 5D2B16(g) 727= 104025 (h) 57190=DF6616 (i) 1435=26338(j) 65113=FE5916将下面的二进制数相加，指出所有的进位：(a) S：1001101 C：100100(b) S: 1010001 C: 1011100(c) S: 0 C: 0(d) S: C:利用减法而不是加法重复训练题，指出所有的借位而不是进位：(a) D：011 001 B：110000 (b) D：111 101 B：1110000(c) D： B：00111000 (d) D：1101101 B：写出下面每个十进制数的8 位符号－数值，二进制补码，二进制反码表示。
数字设计原理与实践_课程设计_乘法器
数字设计原理与实践课程设计题目名称:学生姓名:学号:指导老师:1.设计题目乘法器电路设计：设计一个乘法器，能够完成两个4位二进制无符号数的乘法运算。
2.设计目标设计一个乘法器，使之能完成两个4位的二进制数的乘法运算。
3.设计思路4位二进制数的乘法，按照十进制的乘法规则，可进行相应的运算。
比如a1a2a3a4和b1b2b3b4运算过程见右图。
如图所示，乘开之后，就产生了许多的两个二进制数相乘，即两个二进制数相与的过程。
如果利用合适的加法器把这些二进制数相与的结果进行合适的累加，最后即可得到4位二进制数相乘的结果。
也就是说4位二进制数的乘法可以分解成许多相与项相加（积之和）的形式，最后实现题目的要求。
4.设计电路推导由题可知，两个4位二进制数相乘结果位为8位。
其中a1b1可直接输出作为积的（第八位）最低位。
然后是a2b1与a1b2的和作为积的第七位，并且向前进位。
接着a3b1、a2b2、a1b3相加，此时可以用加法器级联，以此类推，所有的相与项都能加起来。
在加法器方面，选择4位二进制加法器74ls283。
74LS283的引脚图和逻辑原理图见上，可知，74LS283是4位二进制全加器。
两个加数输入端分别为A0~A3，和B0~B3，和为C0~C3，S1为进位输入端，S3为进位输出端。
了解了各引脚之后，我们计划使用三个74LS283，其中a1b1直接输出，不需要接入加法器。
然后a1b2、a1b3、a1b4分别接入第一个加法器的A0~A2端，a2b1、a2b2、a2b3、a2b4分别接第一个加法器的B0~B3接口。
这样第一个接口的输出端：和的最低位C0 就是a1b2+a2b1，所以直接输出就是最后乘积的第七位（次低位）。
现在讨论下两片74LS283的级联。
SUM的最低位是作为积的一位直接输出，然后后几位依次与下一个74238的输入A1~A4相连，就完成了两个74283的级联。
这样做的原理已在前面的讨论中给出，这里不做赘述。
数字设计：原理与实践第五版习题答案
数字设计：原理与实践第五版习题答案第一章：数字系统基础1. 哪些数学符号代表布尔逻辑运算？分别代表哪些逻辑操作？布尔逻辑运算包括与（AND）、或（OR）、非（NOT）、异或（XOR）等运算。
它们的对应数学符号表示如下：•与（AND）：$\\cdot$ 或 $\\land$•或（OR）：+或 $\\lor$•非（NOT）：$\\overline{A}$ 或eee•异或（XOR）：$\\oplus$2. 简述数字系统的信号表示和信号处理单元。
数字系统的信号表示使用离散量来表示连续或离散的信号，其中离散量指代具有离散数值的量。
信号处理单元是指对输入信号进行处理和操作的硬件模块，用于实现特定的功能或执行特定的任务。
3. 什么是布尔函数？它可以用哪些方法表示？布尔函数是指以布尔逻辑运算为基础，将一个或多个布尔变量映射为单一布尔值的函数。
布尔函数可以用真值表、逻辑表达式和逻辑图等方法表示。
4. 简述数字系统的设计方法。
数字系统的设计方法包括以下几个步骤：1.确定问题的需求和约束条件。
2.将问题抽象为逻辑功能的实现。
3.设计逻辑电路并进行仿真验证。
4.实现电路设计并进行实验验证。
5.优化电路设计并进行性能评估。
6.完成设计文档和报告。
第二章：组合逻辑电路设计1. 什么是组合逻辑电路？简述其基本特征。
组合逻辑电路是指将组合逻辑块进行组合形成的电路，其输出仅依赖于当前的输入。
它的基本特征包括：•输入输出之间无时序关系。
•只有组合逻辑块，没有存储元件。
•输出仅取决于当前输入。
2. 简述逻辑门的功能和特点。
逻辑门是实现布尔逻辑运算的基本构件，其功能和特点如下：•与门（AND）：多个输入信号全部为高时，输出高；否则输出低。
•或门（OR）：多个输入信号有一个为高时，输出高；否则输出低。
•非门（NOT）：输入信号为高时，输出低；否则输出高。
•异或门（XOR）：多个输入信号中奇数个为高时，输出高；否则输出低。
3. 什么是选择器和解码器？选择器是一种组合逻辑电路，根据选择信号将一组输入信号中的某一个作为输出。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字设计原理与实践
课程设计
1组合逻辑设计
设计者：201204302XXXX 设计、调试程序201204302XXXX 撰写报告
设计题目一
（一）设计要求：设计电路实现2个4位有符号数（原码表示）的加减运算，结果用原码表示，另有一个控制信号select选择加法运算或减法运算，若有溢出则产生溢出指示信号。
（包含4组仿真波形结果，两组加法，两组减法，并且包含至少一组溢出结果）。
（二）设计过程：
1设计思路：设计题目中涉及到进行4位有符号数的加减运算，利用已学知识可以想到在进行减法运算时可以将减去一个数变为加上一个数的负数的补码，这样就可以统一用加法来实现运算。
故想到利用74X283芯片来实现4位加法运算。
而在输入端口可以通过4个异或门和select控制信号来实现对一个数字的取反加一。
计算结果经过输出端口输出后为补码表示，为了将其转换为原码表示，可以再次利用其最高位，异或门和一片74X283来实现转换。
溢出指示信号是通过第三位上的进位是否出现来判断的。
分析：select为1时实现减法运算，为0时实现加法运算。
输出s1,s2,s3,s4为二进制补码,正数二进制原码与补码相同，故不需要改变，只要使负数补码变为符号-数值码，用3个异或门改变当二进制补码为负数时使补码取反，最后二进制结果再通过一个74x283实现使负数补码取反后加1变为二进制符号数表示。
2实验电路
最终设计的实验电路图如下
3仿真结果及分析
选取4+4（0100+0100）、4-3（0100-0011）、1+2（0001+0010）、1-2（0001-0100）四组数据进行仿真实验，其中4+4组应出现溢出信号，其余三组得出正常运算结果。
注：（1）select为0表示加法运算，为1表示减法运算。
（2）overflow为1代表溢出，为0 代表未溢出。
（3）实验中在执行减法时为A-B。
<1>、"4+4"组
结果：给出overflow信号，与预期相符。
<2>、"4-3组"
结果：给出结果0001，结果正确。
<3>、"1+2"组
结果：给出结果0010，结果正确。
<4>、"1-2"组
结果：给出结果1001，结果正确。
4、仿真结论：通过74X283和异或门可以实现加法、减法电路，还可以实现二进
制补码与符号-数值码的转化。
设计题目二
一、设计要求：逻辑函数发生器，要求分别用两种器件和一些基本门完成右边的函数发生器：
▪（1）译码器
▪（2）选择器
▪
二、设计过程
1、设计思路：要用译码器完成对电路逻辑功能的选择需要添加三态缓冲器，而通过选择器控制电路逻辑功能则需要把功能电路的结果输入选择器输入端。
而电路功能可以通过简单的门电路完成。
分析：在74x151的选择输入端A、B分别接S0,S1,C端接地。
利用S0S1控制选择器的输出。
在输入端D0到D3分别接入A与B,A或B,A异或B,A非门电路的输出端，D4到D7接地。
当S0 S1输入为00时，输出A与B，当S0S1输入01时输出A或B，当s0s1输入为10时输出A异或B，当S0S1输入11时，输出A非。
2、实验电路
3、仿真结果及分析
S1S0=‘00’时,实现Y=A·B
S1S0=‘01’时，实现Y=A+B
S1S0=‘10’时，实现Y=A B
S1S0=‘11’时，实现Y=A'
4结论：通过译码器和三态门的组合或是选择器都可以对函数功能进行选择性输出。
设计题目三
一、设计要求
采用比较器件完成对3个4位数A(a 3a 2a 1a 0), B(b 3b 2b 1b 0), C(c 3c 2c 1c 0)的比较电路的设计，要求该电路能够给出F equal , F Amax , F Amin 三个输出结果。
F equal =1 表明 A=B=C; F Amax =1 表明 A 是三者中最大的; F Amin =1 表明 A 是三者中最小的。
（若需要其他基本门电路，可根据需要使用）。
二、设计过程
1、设计思路：要进行4位二进制数的比较需要用到74X85，因为要求是要比较出A 是最大的或最小的或相等，故使用两片74X85分别将A 与B 、C 比较后，将相同的输出用与门与在一起，即可得到所需的功能。
分析:将A （a0、a1、a2、a3）分别输入到第一个74X85和第二个74X85的输入端，而在两个芯片的另一组输入端分别加上B （b0、b1、b2、b3）、C （c0、c1、c2、c3）信号输入。
将两芯片的AEBI 端接高电平表示前端相等。
将两芯片的相同输出端用与门与在一起，可得到三组输出Fequal ，Famax ，Famin 。
2、实验电路
3、仿真结果及分析
（1）当ABC 均输入0001时，输出Fequal 为高电平。
（2）当ABC输入分别为0100、0010、0001时，输出Famax为高电平。
（3）当ABC输入分别为0001、0010、0100时，输出Famin为高电平。
三、实验结论：通过74X85可以进行两个4位二进制数的比较，对三个4位二进制数的比较则可以通过两片74X85分别比较后通过与门实现。
心得体会：
1、通过课程设计了解了部分74 系列芯片的功能，以及学习了如何用74X139、74X151、74X283、74X85等芯片实现组合逻辑功能。
2、在编辑逻辑图是应力求逻辑图美观、清晰，尽量减少连线的交叉。
3、通过课程设计了解了Max+PlusII的一些基本操作规范，掌握了用其设计程序图的基本方法。