DDS简介
dds核频率输出公式
dds核频率输出公式摘要：一、引言二、DDS技术简介三、DDS核频率输出公式1.公式推导2.公式解释四、DDS在通信领域的应用五、DDS在其他领域的应用六、结论正文：一、引言数字频率合成器（DDS，Digital Frequency Synthesizer）是一种能够产生稳定、纯净、可编程频率信号的设备，广泛应用于通信、雷达、测量和控制等领域。
DDS的核心技术是其输出频率公式，本文将详细介绍该公式。
二、DDS技术简介DDS技术是一种基于数字信号处理（DSP）的方法，通过改变数字控制信号来调整输出信号的频率、相位和幅度。
相较于传统方法，DDS具有频率分辨率高、频率切换速度快、输出信号质量好等优点。
三、DDS核频率输出公式1.公式推导DDS核频率输出公式为：fout = fclk * (2^(N+1) - 1) / (2^N * M)其中，fout为输出频率，fclk为基准时钟频率，N为相位累加器位数，M 为频率控制字长。
2.公式解释（1）fclk：基准时钟频率，通常是系统中最高的时钟频率。
（2）N：相位累加器位数，决定了DDS输出信号的相位分辨率。
（3）M：频率控制字长，用于控制DDS输出信号的频率。
（4）fout：输出频率，根据控制信号的不同，可以实现不同频率的信号输出。
四、DDS在通信领域的应用DDS在通信领域有广泛应用，如在数字通信系统、跳频通信系统、卫星通信系统中，利用DDS产生精确的频率合成信号，以实现高速率、高质量的通信传输。
五、DDS在其他领域的应用除了通信领域，DDS还在雷达、测量和控制等领域发挥着重要作用。
例如，在雷达系统中，DDS用于产生精确的频率信号，以实现高精度的距离测量；在测量和控制系统中，DDS用于产生稳定的频率信号，以实现精确的测量和控制。
六、结论DDS核频率输出公式是DDS技术的核心，通过调整控制信号，可以实现不同频率、相位和幅度的输出信号。
DDS概述
DDS概述DDS是OMG在2004年发布的中间件协议和应用程序接口（API）标准，它为分布式系统提供了低延迟、高可靠性、可扩展的通信架构标准。
DDS目前在工业、医疗、交通、能源、国防领域都有广泛的应用。
OMG（Object Management Group）成立于1989年，是一个开放性的非营利性的计算机行业标准联盟。
OMG多年来致力于为工业分布式系统提供可互操作的，可移植的，可复用的软件标准。
它的成员包括IT行业的设备供应商，终端用户，政府部门，以及学术组织等。
很多我们熟知的标准都来自OMG，比如UML（Unified Modeling Language），CORBA（Common Object Request Broker Architecture）等。
在去年关于SOME/IP的文章中我们曾简单解释过中间件的概念，即在分布式系统中，中间件是位于操作系统和用户应用程序之间的软件层，它将操作系统提供的资源进行抽象和封装，为应用程序提供各种各样的高级的服务和功能，比如通信或数据共享。
中间件的存在简化了应用程序开发者的工作，这使他们能够将注意力放在应用程序本身上，而不必在不同应用程序之间或不同系统之间的数据传输上花太多精力。
DDS最重要的特性是以数据为中心，这是与其他很多通信中间件不同的地方。
DDS的数据共享以Topic为单元，应用程序能够通过Topic判断其所包含的数据类型，而不必依赖其他的上下文信息。
同时，DDS能够按照用户定义的方式自动地进行存储、发布或订阅数据，使应用程序能够像访问本地数据一样去写入或者读取数据。
DDS实现的数据共享可以理解成一个抽象的“全局数据空间”，任何应用程序，不论开发语言，或者运行的操作系统类型，都可以通过相同的方式访问这个“全局数据空间”，就好像访问本地的存储空间一样。
当然“全局数据空间”仅仅是一个抽象的概念，在实现时仍然是分别存储在每个应用程序的本地空间当中。
在系统运行时，数据是按需传输或存储的，数据的发布者仅仅发送对方需要的数据，而订阅者仅接收并存储本地应用程序当前需要的数据。
DDS简介(物理文件和逻辑文件)
逻辑文件编码的实例
在定义LF时，可以不指定字段，只指定键值，这样的话，默认LF文件 中继承PF文件中的所有字段，如：
|...+....1....+....2....+....3....+....4....+....5....+....6....+....7....+....8 00010A* LOGICAL FILE EXAMPLE 00020A* INVENTORY FORMAT 00030A R RTTRCP PFILE( TTRCPP) 00040A K TTRBRH 00050A K TTRMCH 00060A*
下一页
主要语法规则
当关键字及其参数在一行中写不完时，可用（+）号 或（-）号作为连接符号，该符号必须是这一功能字 段行中的最后一个非空格符号，单条语句最多可有 五千个字符位置。 （-）号表示从下一行第45位置开始（即功能字符的 第一个位置）。 （+）号表示从下一行功能字符的第一个非空格字符 开始。 所有在联结符号之前的空格，都会保留在参数中。
下一页
物理文件编码的实例
下图是一个物理文件编码的例子：
|...+....1....+....2....+....3....+....4....+....5....+....6....+....7....+....8 00010A* PHYSICAL FILE CODING EXAMPLE 00020A REF(TTREFP) 00030A UNIQUE 00040A R RTTRCP TEXT('交易流水文件') 00050A TTRCNO 6 0 COLHDG(‘TRCNO') 00060A TTRBRH R 00070A TTRMCH R 00080A TTRPIN 8B 00090A K TTRCNO 00100A K TTRBRH ABSVAL 第2行：是注释行 第3行：REF关键字指定(将要使用)先前建立的字段。对于物理文件，必须指定REF或REFFLD键 字要被引用的字段可以预先的在已定义的物理文件中也可以在一个预先建立的数据库文件中。 REF关键字必须指定在文件层。文件层关键字是必须指定在第一个记录描述之前，可应用到整 个文件的关键字。
DDS基础介绍
DDS基础介绍⽬录什么是DDS？DDS（Data Distribution Service）数据分发服务：采⽤分布式发布/订阅体系架构，以中间件的形式提供通信服务，强调以数据为中⼼，提供多种QoS策略，保障数据进⾏实时、⾼效、灵活的分发，可满⾜各种分布式实时通信应⽤需求。
1. 分布式发布/订阅体系架构以上流程图的解释说明如下：1.全局数据空间是⼀个抽象的概念。
在实现时，数据仍然是分别存储在每⼀个应⽤程序的本地空间中。
在系统运⾏时，数据是按需传输或存储的，数据的发布者仅仅发送对⽅需要的数据，订阅者仅接受本地应⽤程序中需要的数据。
2.实际场景中，每个应⽤程序既可以是发布者⼜可以是订阅者2. 以中间件的形式提供通信服务在分布式系统中，中间件是介于操作系统和应⽤程序之间的软件层，使系统的各个组件能够更容易地通信和共享数据。
中间件简化了分布式系统的开发，使软件开发⼈员专注于应⽤程序的业务本⾝，⽽不是花费精⼒研究应⽤程序和系统之间传递信息的机制。
DDS中间件是⼀个软件层，它将应⽤程序从操作系统、⽹络传输和底层数据格式的细节中抽象出来。
DDS提供多种编程语⾔的API，允许应⽤程序跨操作系统、跨语⾔、跨处理器体系结构交换信息。
数据格式、发现匹配机制、连接⽅式、可靠性、⽹络协议、传输⽅式选择、QoS、安全性等底层细节由中间件管理。
3. 强调以数据为中⼼以数据为中⼼（Data Centricity）的通信中，通信的应⽤程序间的数据分发是重点。
以数据为中⼼由数据的发布者和订阅者组成，通信基于已命名的数据流，数据流从发布者向订阅者传送已知类型的数据。
简单的解释就是，只关⼼数据，订阅者只⽤关⼼接收订阅的主题中的数据即可。
以数据为中⼼的本质是DDS知道它存储什么数据，并控制如何共享这些数据。
数据中⼼性保证应⽤程序能够理解其接收到的数据，因⽽所有消息都包含应⽤程序能够理解其含义所需要的上下⽂信息。
使⽤传统的以消息为中⼼的中间件的程序员必须编写发送消息的代码；⽽使⽤以数据为中⼼的中间件的时，只需指定数据如何共享、何时共享，编写少量代码即可直接共享数据值。
DDS简介
直接数字频率合成（Digital Direct Frequency Synthesis ，DDS ）技术是DDS 简介一种新的频率合成技术。
它将先进的数字处理理论和方法引入信号合成领域。
随着电子工程领域的实际需要以及数字集成电路和微电子技术的发展，DDS 技术日益显露出它的优势。
利用DDS 的办法可以产生点频、线性调频，FSK 等各种形式信号，其幅度和相位一致性都很好，并且电路控制简单、方便灵活、可靠性高等优点。
DDS 的工作原理是以数控振荡器的方式产生频率、相位可控制的正弦波。
电路一般包括基准时钟、频率累加器、相位累加器、幅度/相位转换电路、D/A 转换器和低通滤波器（LPF ）。
频率累加器对输入信号进行累加运算，产生频率控制数据X （frequency data 或相位步进量）。
相位累加器由N 位全加器和N 位累加寄存器级联而成，对代表频率的2进制码进行累加运算，是典型的反馈电路，产生累加结果Y 。
幅度/相位转换电路实质上是一个波形寄存器，以供查表使用。
读出的数据送入D/A 转换器和低通滤波器。
下图所示是一个基于的DDS 电路的工作原理框图：相位(频X'相位累加器D D S 电路的基本工作原理框图工作过程如下：每来一个时钟脉冲Fclk ，N 位加法器将频率控制数据X 与累加寄存器输出的累加相位数据相加，把相加后的结果Y 送至累加寄存器的输入端。
累加寄存器一方面将在上一时钟周期作用后所产生的新的相位数据反馈到加法器的输入端，以使加法器在下一时钟的作用下继续与频率控制数据X 相加；另一方面将这个值作为取样地址值送入幅度/相位转换电路，幅度/相位转换电路根据这个地址输出相应的波形数据。
最后经D/A 转换器和低通滤波器将波形数据转换成所需要的模拟波形。
相位累加器在基准时钟的作用下，进行线性相位累加，当相位累加器加满量时就会产生一次溢出，这样就完成了一个周期，这个周期也就是DDS 信号的频率周期。
DDS介绍
DDS介绍（自己整理）DDS概要1971年，美国学者J.Tierney等人撰写的“A DIGITAL Frequency Synthesizer”-文首次提出了以全数字技术，从相位概念出发直接合成所需波形的一种新给成原理。
限于当时的技术和器件产，它的性牟指标尚不能与已有的技术盯比，故未受到重视。
近1年间，随着微电子技术的迅速发展，直接数字频率合成器（Direct DIGITAL Frequency Synthesis简称DDS或DDFS）得到了飞速的发展，它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的姣姣者。
具体体现在相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面，并具有极高的性价比。
DDS是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写。
与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛使用在电信与电子仪器领域，是实现设备全数字化的一个关键技术。
一、DDS原理和结构DDS的基本大批量是利用采样定量，通过查表法产生波形。
DDS的结构有很多种，其基本的电路原理可用图1来表示。
相位累加器由N位加法器与N位累加寄存器级联构成。
每来一个时钟脉冲fs，加法器将控制字k与累加寄存器输出的累加相位数据相加，把相加后的结果送到累加寄存器的数据输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。
这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位加累加。
由此可以看出，相位累加器在每一个中输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的出频率就是DDS输出的信号频率。
用相位累加器输出的数据作为波形存储器（ROM）的相位取样地址。
这样就可把存储在波形存储器内的波形抽样值（二进制编码）经查找表查出，完成相位到幅值转换。
dds协议解读及测试开发实践
dds协议解读及测试开发实践摘要：一、DDS 协议简介1.DDS 的定义与背景2.DDS 的发展历程3.DDS 的主要应用领域二、DDS 协议基本概念1.主题与发布者2.主题与订阅者3.数据分发4.传输协议三、DDS 协议的优势1.高度可扩展性2.实时性3.可靠性4.安全性四、DDS 协议的测试开发实践1.测试环境搭建2.测试用例设计3.测试执行与结果分析4.性能测试与优化正文：一、DDS 协议简介DDS（Data Distribution Service，数据分发服务）是一种用于实时数据分发的中间件协议，它定义了一种发布者与订阅者之间的数据分发机制，以实现实时数据交换和处理。
DDS 起源于美国国防部高级研究计划局（DARPA）的实时信息系统（RTI）项目，经过多年的发展，已成为实时数据分发领域的事实标准。
DDS 广泛应用于航空航天、国防、工业自动化、医疗设备、智能交通等高实时性、高可靠性、高安全性领域。
二、DDS 协议基本概念（1）主题与发布者：主题是数据的一个抽象表示，可以是具体的实体，也可以是某种状态或特征。
发布者负责将数据发布到主题，供订阅者接收。
（2）主题与订阅者：订阅者可以根据需求订阅一个或多个主题，并接收相应的数据。
订阅者可以对收到的数据进行处理，也可以将数据转发给其他订阅者。
（3）数据分发：DDS 通过一种称为“数据分发器”的组件实现数据的发送和接收。
发布者将数据发送到数据分发器，数据分发器根据订阅者的请求将数据分发给相应的订阅者。
（4）传输协议：DDS 支持多种传输协议，如TCP/IP、UDP 等。
发布者与订阅者之间可以通过不同的传输协议进行通信，以满足不同应用场景的需求。
三、DDS 协议的优势（1）高度可扩展性：DDS 协议支持多种数据类型和数据格式，可以灵活地扩展和适应不同的应用需求。
（2）实时性：DDS 协议采用了发布/订阅模式，可以实现数据的高效分发和处理，满足实时性要求较高的应用场景。
dds协议格式
dds协议格式摘要：1.DDS协议简介2.DDS协议的发展历程3.DDS协议的基本组成4.DDS协议的应用领域5.DDS协议在我国的发展和应用6.DDS协议的未来发展趋势正文：DDS（Data Distribution Service）协议，即数据分发服务协议，是一种用于实时数据分发的高效、可靠的数据传输协议。
它是由美国OMG组织（Object Management Group）制定的一个国际标准，广泛应用于各种分布式系统中。
1.DDS协议简介DDS协议定义了一种数据分发机制，使得数据生产者和消费者之间的数据传输更加高效、简单和可靠。
它采用发布-订阅（Publish-Subscribe）模式，允许数据生产者将数据发布到主题（Topic），而数据消费者则可以订阅这些主题以获取相关数据。
DDS协议具有高度的可扩展性和互操作性，支持多种数据类型和传输协议，适用于各种不同的应用场景。
2.DDS协议的发展历程DDS协议起源于1998年，由美国OMG组织制定。
随着分布式系统技术的不断发展，DDS协议也在不断完善和演进。
从最初的DDS v1.0到现在的DDS v1.4，协议已经经历了多个版本的迭代，功能更加丰富，性能更加优越。
3.DDS协议的基本组成DDS协议主要包括以下几个部分：- 实体（Entity）：DDS中的基本组成单元，包括主题、数据生产者、数据消费者等。
- 主题（Topic）：用于发布和订阅数据的逻辑通道，可以包含多种类型的数据。
- 数据生产者（Publisher）：负责将数据发布到主题。
- 数据消费者（Subscriber）：负责订阅主题，接收数据。
- 代理（Broker）：负责在生产者和消费者之间传输数据，可以对数据进行缓存和路由。
4.DDS协议的应用领域DDS协议广泛应用于各种分布式系统中，尤其适用于以下领域：- 物联网（IoT）：用于连接各种智能设备和传感器，实现数据的实时采集和处理。
- 航空航天：用于实现飞行器和其他航天器之间的数据通信。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
DDS简介DDS 直接数字频率合成技术（Direct Digital Frequency Synthesis，即DDFS，一般简称DDS），是从相位概念出发直接合成所需要波形的一种新的频率合成技术。
目前各大芯片制造厂商都相继推出采用先进CMOS工艺生产的高性能、多功能的DDS芯片，为电路设计者提供了多种选择。
然而在某些场合，专用DDS芯片在控制方式、置频速率等方面与系统的要求差距很大，这时如果用高性能的FPGA器件来设计符合自己需要的DDS电路，就是一个很好的解决方法。
ACEX 1K器件是Altera公司着眼于通信、音频处理及类似场合的应用而推出的芯片系列，总的来看将会逐步取代FLEX 10K 系列，成为首选的中规模器件产品。
它具有如下优点：* 高性能。
ACEX 1K器件采用查找表（LUT）和EAB（嵌入式阵列块）相结合的结构，特别适用于实现复杂逻辑功能和存储器功能，例如通信中应用的DSP、多通道数据处理、数据传递和微控制等。
* 高密度。
典型门数为1万到10万门，有多达49，152位的RAM（每个EAB有4，096位RAM）。
* 系统性能。
器件内核采用2.5V电压，功耗低，能够提供高达250MHz的双向I/O功能，完全支持33MHz和66MHz的PCI局部总线标准。
* 灵活的内部互联。
具有快速连续式、延时可预测的快速通道互连；能提供实现快速加法器、计数器、乘法器和比较器等算术功能的专用进位链和实现高速多扇入逻辑功能的专用级联链。
本次设计采用的是ACEX EP1K50，典型门数50000门，逻辑单元2880个，嵌入系统块10个，完全符合单片实现DDS电路的要求。
设计工具为Altera的下一代设计工具Quartus 软件。
DDS的工作原理和电路结构DDS以数控振荡器的方式，产生频率、相位可控制的正弦波。
电路一般包括基准时钟、频率累加器、相位累加器、幅度/相位转换电路、D/A转换器和低通滤波器（LPF）。
其中：* 频率累加器对输入信号进行累加运算，产生频率控制数据或相位步进量。
* 相位累加器由N位全加器和N位累加寄存器级联而成，对代表频率的2进制码进行累加运算，是典型的反馈电路，产生累加结果Y. * 幅度/相位转换电路实质是一个波形存储器，以供查表使用。
读出的数据送入D/A转换器和低通滤波器。
具体工作过程如下：每来一个时钟脉冲，N位加法器将频率控制数据X与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的输入端。
累加寄存器一方面将在上一时钟周期作用后所产生的新的相位数据反馈到加法器的输入端，以使加法器在下一时钟的作用下继续与频率控制数据X相加；另一方面将这个值作为取样地址值送入幅度/相位转换电路（即图1中的波形存储器），幅度/相位转换电路根据这个地址值输出相应的波形数据。
最后经数/模转换和低通滤波器将波形数据转换成所需要的模拟波形。
相位累加器在基准时钟的作用下，进行线性相位累加，当相位累加器累加满量时就会产生一次溢出，这样就完成了一个周期，这个周期也就是DDS合成信号的一个频率周期。
DDS输出信号的频率由式(1)给定：=(X/Y)×(1)例如，我们假定基准时钟为70 MHz,累加器为16位，则：Y=216= 65,536=70MHz再假定X=4096,则：=4096/65,536×70=4.375MHz可见，理论上通过设定DDS相位累加器位数频率控制字X和基准时钟的值，就可以产生任一频率的输出。
而DDS的频率分辨率定义为：/ Y (2)由于基准时钟一般固定，因此相位累加器的位数就决定了频率分辨率。
比如上面的例子中，相位累加器为16位，那么频率分辨率就可以认为是16位。
位数越多，分辨率越高。
</P><P>利用FPGA（ACEX EP1K50）设计DDS在用FPGA设计DDS电路的时候，相位累加器是决定DDS性能的一个关键部分。
小的累加器可以利用ACEX器件的进位链得到快速、高效的电路结构。
然而由于进位链必须位于临近的LAB（逻辑阵列块）和LE（逻辑单元）内，因此长的进位链势必会减少其它逻辑使用的布线资源，同时过长的进位链也会制约整个系统速度的提高。
另一种提高速度的办法就是采用流水线技术，即把在一个时钟内要完成的逻辑操作分成几步较小的操作，并插入几个时钟周期来提高系统的数据吞吐率。
但是流水线技术比较适合开环结构（open-loop）的电路，要用在累加器这样的闭环反馈（close-loop feedback）的电路中必须谨慎考虑，以保证设计的准确无误。
综合考虑后，这一部分决定采用进位链和流水线技术相结合的办法，这样既能保证较高的资源利用率，又能大幅提高系统的性能和速度。
相位/幅度转换电路是DDS电路中另一个关键，设计中面临的主要问题就是资源的开销。
电路通常采用ROM结构，相位累加器的输出是一种数字式锯齿波，通过取它的高若干位作为ROM的地址输入，而后通过查表（LUT）和运算后，ROM就输出所需波形的量化数据。
ROM一般在FPGA（针对Altera公司的器件）中是由EAB实现，并且ROM表的尺寸随着地址位数或数据位数的增加成指数递增关系，因此在满足信号性能的前提条件下，如何减少资源的开销就是一个重要的问题，在实际设计时我们充分利用了信号周期内的对称性和算术关系来减少EAB的开销。
我们利用图2的结构设计整个DDS电路：采用Verilog硬件描述语言来实现整个电路，这不仅利于设计文档的管理，而且方便设计的修改和扩充，以及在不同FPGA器件之间的移植。
为了进一步提高速度，在DDS电路的相位累加器模块和加法器模块的设计时并没有采用FPGA单元库中的16～32位加法器，尽管它们可以很容易地实现高达32位的相位累加器，但当工作频率较高时，这种方法不可取，因为它们较大的延时不能满足速度要求。
因此，具体实现时我们分别用了4个和8个4位的累加器，以流水线的方式实现16位和32位累加器和加法器。
比较仿真结果表明，采用流水线技术可以大大提高系统的工作速度。
从前面的分析可知，相位/幅度变换电路也是比较难实现的部分，它不仅要解决速度的问题，还要考虑节省资源的问题。
如何有效利用FPGA有限的资源，是实现相位/幅度变换电路的最关键一点。
在实际运用中，我们将着眼点主要放在了节省资源上来，相位/幅度转换电路中的主要问题在于ROM大小上。
由于本次设计的DDS主要用于数字视频编码中，因此只需要输出余弦（正弦）波，我们考虑了以下的优化方式：余弦波信号对于直线成偶对称，基于此可以将ROM表减至原来的1/2，再利用左半周期内，波形对于点成奇对称，进一步将ROM表减至最初的1/4，因此通过一个正弦码表的前1/4周期就可以变换得到正弦和余弦的整个周期码表。
这样就节省了将近3/4的资源，非常可观。
系统控制电路主要是根据是否需要相位调制（BPSK）及频率调制（BFSK），系统时钟是否需要分频得到所需的基准时钟，频率码的输入方式是串行、并行还是微机接口方式，如何控制输出等具体要求而设计的。
这一部分可以灵活设计，凸现FPGA的优点所在。
</P><P>利用ACEX EP1K50 实现的DDS电路和专用DDS芯片的比较系统速度：用ACEX EP1K50实现DDS电路，16位精度（分辨率）的DDS电路最高频率达到148MHz，32位精度（分辨率）的电路最高工作频率107MHz；而采用专用DDS芯片的话，频率在数十至数百兆赫兹之间，如AD9850 为125MHz，AD9851为180MHz，比较新的AD9854已经达到300MHz.用FPGA实现的DDS电路能工作在如此之高的频率，主要依赖于ACEX EP1K50器件先进的结构特点，以及在前文提出的多种优化措施。
可控性：虽然有的专用DDS芯片的功能也比较多，但控制方式却是固定的，因此不一定是我们所需要而利用ACEX EP1K50器件则可以根据需要方便地实现各种比较复杂的调频、调相和调幅功能，具有良好的实用性。
信号质量：专用DDS芯片由于采用特定的集成工艺，内部数字信号抖动很小，可以输出高质量的模拟信号；利用ACEX EP1K50器件也能输出较高质量的信号，虽然达不到专用DDS芯片的水平，但信号精度误差在允许范围之内。
成本：专用DDS芯片价格较高，而用FPGA器件设计的DDS电路嵌入到系统中并不会使成本增加多少。
本文利用Altera公司的FPGA(ACEX EP1K50)器件，通过各种优化措施，设计开发了DDS电路，达到了预期的目的，具有较高的性价比直接数字频率合成(DDS—Digital Direct Frequency Synthesis)技术是一种新的频率合成方法，是频率合成技术的一次革命，JOSEPH TIERNEY等3人于1971年提出了直接数字频率合成的思想，但由于受当时微电子技术和数字信号处理技术的限制，DDS技术没有受到足够重视，随着电子工程领域的实际需要以及数字集成电路和微电子技术的发展，DDS技术日益显露出它的优越性。
DDS是一种全数字化的频率合成器，由相位累加器、波形ROM、D/A转换器和低通滤波器构成。
时钟频率给定后，输出信号的频率取决于频率控制字，频率分辨率取决于累加器位数，相位分辨率取决于ROM的地址线位数，幅度量化噪声取决于ROM的数据位字长和D/A转换器位数。
DDS有如下优点：⑴频率分辨率高，输出频点多，可达个频点(N为相位累加器位数)；⑵频率切换速度快，可达us量级；⑶频率切换时相位连续；⑷可以输出宽带正交信号；⑸输出相位噪声低，对参考频率源的相位噪声有改善作用；⑹可以产生任意波形；⑺全数字化实现，便于集成，体积小，重量轻，因此八十年代以来各国都在研制和发展各自的DDS产品，如美国QUALCOMM公司的Q2334，Q2220；STANFORD公司的STEL-1175，STEL-1180；AD公司的AD7008，AD9850，AD9854等。
这些DDS芯片的时钟频率从几十兆赫兹到几百兆赫兹不等，芯片从一般功能到集成有D/A转换器和正交调制器。
wms（），即仓库管理系统，它有何特殊之处？为什么提出WMS 的概念？它与传统的进销存软件到底有什么区别？目前，许多企业已认识到企业管理信息对企业发展的战略意义，从财务软件、进销存软件CIMS,从MRP、MRPII到ERP，代表了中国企业从粗放型管理走向集约管理的要求，竞争的激烈和对成本的要求使得管理对象表现为：整和上游、企业本身、下游一体化供应链的信息和资源。
而仓库，尤其是制造业中的仓库，作为链上的节点，不同链节上的库存观不同，在物流供应链的管理中，不再把库存作为维持生产和销售的措施，而将其作为一种供应链的平衡机制，其作用主要是协调整个供应链。