倒装芯片(FC-Flip-Chip)装配技术

合集下载

第四讲微系统封装技术倒装焊技术

第四讲微系统封装技术倒装焊技术
– Minimum pitch 40 µm
– Bump height 30 - 75 µm
• Difficulties:
– Bump height highly dependent in current density
– Variations in current density across the wafer gives non uniformity in bump height
散阻挡层。

镍UBM的厚度一般为1~15 μ m , 而5 μ m厚的镍UBM就能使焊料凸点的可靠
性明显提高。

镀镍之后,还要在镍上镀一层厚度为0.05-0.1 μ m的金,它主要是防止镍
发生氧化,以保持它的可焊性。
铝焊盘上化学镀镍前处理
由于铝焊盘表面有一层氧化物,镀层金属无法粘附在这样的表面上,因此要对铝 表面进行适当的处理以清除氧化物层。
UBM 凸点形成
Pb/Sn bump Si Chip
Solder Wetting Layer Adhesion / Barrier Layer Al pad
Passivation Layer
对UBM的要求
必须与焊区金属以及圆片钝化层有牢固的结合力: Al是最常见的IC金属化金属,典型 的钝化材料为氮化物、氧化物以及聚酰亚胺 。 和焊区金属要有很好的欧姆接触:在沉积UBM之前要通过溅射或者化学刻蚀的方法去除 焊区表面的Al氧化物。 要有焊料扩散阻挡层:必须在焊料与焊盘焊区金属之间提供一个扩散阻挡层 要有一个可以润湿焊料的表面:最后一层要直接与凸点接触,必须润湿凸点焊料。 氧化阻挡层:为保证很好的可焊性,要防止UBM在凸点的形成过程中氧化。 对硅片产生较小的应力: UBM结构不能在底部与硅片产生很大的应力,否则会导致底 部的开裂以及硅片的凹陷等可靠性失效。

led倒装芯片封装技术

led倒装芯片封装技术

led倒装芯片封装技术英文回答:## Flip Chip LED Packaging Technology.Flip chip LED packaging technology is a method of mounting LED chips on a printed circuit board (PCB) with the active side of the chip facing down. This technology offers several advantages over traditional surface mount technology (SMT), including:Reduced package height: Flip chip LEDs are much thinner than SMT LEDs, allowing for the creation of thinner and more compact lighting fixtures.Improved thermal performance: The direct thermal contact between the LED chip and the PCB dissipates heat more efficiently, resulting in longer LED life and improved performance.Higher power density: Flip chip LEDs can be packed more densely than SMT LEDs, enabling the creation of high-power lighting fixtures with a smaller footprint.Lower cost: Flip chip LEDs are less expensive to manufacture than SMT LEDs, making them a more cost-effective option for large-scale lighting applications.Flip chip LED packaging technology is typically used in applications where high power density and thermal performance are critical, such as automotive lighting, street lighting, and commercial lighting.### Flip Chip LED Packaging Process.The flip chip LED packaging process involves the following steps:1. Die preparation: The LED chip is prepared by thinning the substrate and applying a solder mask to the active surface.2. Solder ball attachment: Solder balls are attached to the bottom surface of the LED chip using a solder paste.3. Chip placement: The LED chip is placed on the PCB with the solder balls facing down.4. Reflow soldering: The PCB is heated to melt the solder balls and form a permanent connection between the LED chip and the PCB.5. Encapsulation: The LED chip is encapsulated with a protective epoxy to protect it from the environment.### Advantages of Flip Chip LED Packaging Technology.The advantages of flip chip LED packaging technology include:Reduced package height: Flip chip LEDs are muchthinner than SMT LEDs, allowing for the creation of thinner and more compact lighting fixtures.Improved thermal performance: The direct thermal contact between the LED chip and the PCB dissipates heat more efficiently, resulting in longer LED life and improved performance.Higher power density: Flip chip LEDs can be packedmore densely than SMT LEDs, enabling the creation of high-power lighting fixtures with a smaller footprint.Lower cost: Flip chip LEDs are less expensive to manufacture than SMT LEDs, making them a more cost-effective option for large-scale lighting applications.### Disadvantages of Flip Chip LED Packaging Technology.The disadvantages of flip chip LED packaging technology include:Higher assembly cost: The flip chip LED packaging process is more complex than the SMT process, resulting in higher assembly costs.Limited design flexibility: The rigid nature of the flip chip LED package limits design flexibility, making it difficult to create custom lighting fixtures.Reliability concerns: The flip chip LED package is more susceptible to mechanical stress than the SMT package, raising reliability concerns for applications where vibration or shock is a factor.### Conclusion.Flip chip LED packaging technology offers several advantages over traditional SMT, including reduced package height, improved thermal performance, higher power density, and lower cost. However, this technology also has some disadvantages, including higher assembly cost, limited design flexibility, and reliability concerns. Overall, flip chip LED packaging technology is a valuable option for applications where high power density and thermal performance are critical.中文回答:## 倒装芯片LED封装技术。

FC装配技术

FC装配技术

• •
• • • • •
对贴装精度及稳定性的要求 对于球间距小到0.1mm的器件,需要怎样的贴装精度才能达到较高的良率? 基板的翘曲变形,阻焊膜窗口的尺寸和位置偏差,以及机器的精度等,都会 影响到最终的贴装精度。关于基板设计和制造的情况对于贴装的影响,我们 在此不作讨论,这芯片装配工艺对贴装设备的要求里我们只是来讨论机器的 贴装精度。为了回答上面的问题,我们来建立一个简单的假设模型: 1.假设倒装芯片的焊凸为球形,基板上对应的焊盘为圆形,且具有相同的直 径; 2.假设无基板翘曲变形及制造缺陷方面的影响; 3.不考虑Theta和冲击的影响; 4.在回流焊接过程中,器件具有自对中性,焊球与润湿面50%的接触在焊接 过程中可以被“拉正” 那么,基于以上的假设,直径μ的焊25m球如果其对应的圆形焊盘的直径为 50μm时,左右位置偏差(X轴)或 前后位置偏差(Y轴)在焊盘尺寸的50%, 焊球都始终在焊盘上(图9)。对于焊球直径为25μm的倒装芯片,工艺能力 Cpk要达到1.33的话,要求机器的最小精度必须达到12μm@3sigma。
• •


倒装芯片的装配工艺流程介绍 相对于其它的IC器件,如BGA、CSP等,倒装芯片装配工艺有其特殊性,该 工艺引入了助焊剂工艺和底部填充工艺。因为助焊剂残留物(对可靠性的影 响)及桥连的危险,将倒装芯片贴装于锡膏上不是一种可采用的装配方法。 业内推出了无需清洁的助焊剂,芯片浸蘸助焊剂工艺成为广泛使用的助焊技 术。目前主要的替代方法是使用免洗助焊剂,将器件浸蘸在助焊剂薄膜里让 器件焊球蘸取一定量的助焊剂,再将器件贴装在基板上,然后回流焊接;或 者将助焊剂预先施加在基板上,再贴装器件与回流焊接。助焊剂在回流之前 起到固定器件的作用,回流过程中起到润湿焊接表面增强可焊性的作用。 倒装芯片焊接完成后,需谄骷撞亢突逯涮畛湟恢纸海ㄒ话阄费跏 黪ゲ牧希5撞刻畛浞治凇懊噶鞫怼钡牧鞫院头橇鞫裕∟ofollow)底部填充。 上述倒装芯片组装工艺是针对C4器件(器件焊凸材料为SnPb、SnAg、SnCu 或SnAgCu)而言。另外一种工艺是利用各向异性导电胶(ACF)来装配倒 装芯片。预先在基板上施加异性导电胶,贴片头用较高压力将器件贴装在基 板上,同时对器件加热,使导电胶固化。该工艺要求贴片机具有非常高的精 度,同时贴片头具有大压力及加热功能。 对于非C4器件(其焊凸材料为Au 或其它)的装配,趋向采用此工艺。这里,我们主要讨论C4工艺,下表列出 的是倒装芯片植球(Bumping)和在基板上连接的几种方式。

覆晶(倒装 Flip Chip LED)工艺介绍

覆晶(倒装 Flip Chip LED)工艺介绍

为什么要用覆晶LED覆晶焊技术支持的LED光源与传统封装光源相比,具有热阻低,电压低,大电流密度光效高的特点,综合研究表明覆晶LED光源在应用上有其独特的潜力和优势。

优点:(1)、高可靠性,最稳定的SMT锡制程,承受拉力是传统LED的数十倍。

(2)、低热阻(3014热阻为40℃/W,倒裝为5.8℃/W),高散热性,防止热量过高而烧坏晶片或荧光粉和封装胶。

(3)、无金线可实现多芯片的集成,特别是COB和高压LED灯源。

也有效的避免金线引起的各种风险,比如热膨胀使之断裂,外部冲击波或压力造成金钱断裂等优势。

(4)、导电面积大,内阻小,能承受大电流通过,减少因为内阻大引起的过大热量。

(5)、发光率高,发光角度大等优点。

(6)、封装工艺简化,降低封装成本,高提生产良率。

(7)、低光衰,不因为热引起的快速光衰,从而延长了芯片的寿命,是普通灯具的10倍以上一、结构优势首先,相对于正装和垂直的芯片封装方式,覆晶封装没有金线存在,可以有效避免金线可能引起的各种风险。

下表为硅胶、金线、芯片的热膨胀系数值,其数量级的差距说明了硅胶热膨胀对金线的拉扯会造成可靠性的隐患。

材料热膨胀系数其次,覆晶焊采用金属与金属直接接触的方式,其大电流散热能力比传统封装更好。

如图为传统封装与覆晶封装在散热通道方面的区别,传统正装封装通过蓝宝石和固晶银胶散热,覆晶焊通过金属通道散热,传统封装的蓝宝石和固晶胶成为散热瓶颈。

下表所示的数值为蓝宝石、固晶胶、金属三者在导热系数大小,三者对比明显可以发现覆晶焊金属导热通道的巨大优势。

材料导热系数传统封装光源散热通道覆晶焊封装光源散热通道最后,覆晶焊的封装不存在金线的焊线弧度,能够实现超薄型的平面封装。

传统封装方式金线的拉力仅10g左右,而覆晶焊的接触面推力达到500g以上,覆晶封装可以抵抗一定的表面挤压而不影响LED的光电性能,适合于狭小的应用空间内。

例如手机、摄像机、背光等领域。

同时在多芯片的集成,均能发挥超薄易安装高集成的优势。

fc封装技术简介

fc封装技术简介

FC封装技术简介1.FC封装技术概述FC封装技术,即Flip Chip封装技术,是一种直接将芯片与电路板进行连接的封装形式。

在FC封装中,芯片与电路板之间的连接通过微凸点(micro-bumps)实现,这些微凸点通常由焊料、金、锡等材料制成。

与传统的引线键合技术相比,FC封装技术具有更高的连接密度和更短的连接路径,从而能够提供更好的电气性能和可靠性。

此外,FC封装技术的体积小、重量轻等特点,使其在各种电子设备中得到了广泛的应用。

2.FC封装技术的基本构成FC封装技术主要由芯片、电路板、微凸点三个部分组成。

芯片是封装的主要部分,其上集成了各种电子器件。

电路板是芯片的载体,通常由有机材料制成,如聚酰亚胺等。

微凸点则是连接芯片与电路板的桥梁,通过热压或超声波焊接等方法将芯片与电路板连接在一起。

3.FC封装技术的优点FC封装技术具有以下优点:(1)高连接密度:由于微凸点的尺寸很小,可以实现高连接密度,从而减小芯片的尺寸和体积。

(2)高可靠性:由于连接点被均匀地分布在芯片表面上,因此可靠性更高。

(3)低功耗:由于连接点的数量少,热阻降低,散热性能更好,因此功耗更低。

(4)高速传输:由于连接路径短,信号传输速度更快。

4.FC封装技术的制造流程FC封装的制造流程包括以下几个步骤:(1)芯片准备:清洗芯片表面,去除氧化物和杂质。

(2)微凸点制作:在芯片表面涂覆一层金属材料,然后通过光刻和刻蚀等工艺形成微凸点。

(3)电路板准备:清洗电路板表面,去除杂质和氧化物。

(4)芯片贴装:将芯片有微凸点的一面朝下放置在电路板上,并通过热压或超声波焊接等方法将微凸点与电路板上的导电层连接在一起。

(5)塑封:用环氧树脂等塑封材料将芯片和电路板包裹起来,以保护它们不受外界环境的影响。

(6)测试和分选:对封装好的芯片进行测试和分选,确保其性能符合要求。

5.FC封装技术的应用领域FC封装技术广泛应用于各种领域,如通信、计算机、汽车电子、医疗器械等。

面积阵列封装的BGA和Flip Chip

面积阵列封装的BGA和Flip Chip

BGA(球栅阵列)和Flip Chip(倒装片)作为当今大规模集成电路的封装形式,逐渐引起电子组装行业的关注,并且已经在不同领域中得到应用。

随着表面安装技术的发展,器件引线间距在不断下降,传统的2.54mm和1.27mm间距的器件渐渐被0. 5mm的细间距器件所替代(图1),这种趋势持续至今,随之又出现有0.4mm、0.3mm乃至更细间距的表面安装器件。

此外,更先进的封装技术,如自动载带焊(TAB)等,可以使得引线间距降至0.2mm或更细的间距。

随着向超细间距领域的发展,表面安装技术受到了诸如器件间距、引线框架制造精度、设备、材料等各种因素的限制。

在芯片(die)级,为增强器件的功能和性能不得不增加I/O数和硅片的尺寸,对于如此之高的I/O数,如果采用传统形式的标准间距的封装,则器件尺寸势必会相当大,而如果采用较小尺寸的封装形式,则又会引起引线间距的急剧减小。

较大尺寸封装的采用,将会使得器件在PCB上占用的面积增大,而且互联的通道会更长,难免会降低预期的使用性能,况且这些较大尺寸封装的制造并不容易,组装到P CB上的过程也并非如人们所料想的那么简单,对生产产量也会有一定的影响,从而也就增大了整个过程的组装费用。

而对于满足了较大的I/O数,但间距更小的封装,在制造和组装方面也同样存在挑战,因此,电子组装者不得不从封装尺寸、引线间距、可制造性等多方面来考虑,力求寻求更好的封装解决办法。

图1 IC封装发展状况面积阵列封装(area array package)就是一种可以解决上述问题的封装形式,它可以在不牺牲器件可制造性的前提下提高器件的功能和性能。

QFP器件的I/O引出端通常采用向周边走线的形式,而面积阵列封装的I/O引出端则在器件底部呈矩阵分布,I/O数的增大和封装体尺寸的减小是特别明显的,见表1和表2。

表1 封装体尺寸为20mm×20mm的不同间距BGA和QFP的I/O数对比表2 I/O数为300的不同间距BGA和QFP的封装体尺寸对比从这两个表可以看出面积阵列封装在器件功能和封装尺寸方面的优点。

倒装芯片绑定(Flip—Chip bonding)测试

倒装芯片绑定(Flip—Chip bonding)测试

随着集成电路封装密度提高,芯片上的引脚由四周分布变为全芯片表面分布,而对应基板上的引脚也由四周分布变为全基板分布。

传统的Die bonder和Wire Bonder设备已经无法满足这种新型引脚分布的封装要求,因此倒装焊技术应运而生。

但是考虑到倒装芯片基材是比较脆的硅,若在取料、助焊剂浸蘸过程中施以较大的压力容易将其压裂,同时细小的焊凸在此过程中也容易压变形,此外基于成本考虑,每秒绑定的次数为几次或几十次。

所以如何在快速的生产过程中保证贴片力的精度及稳定性是半导体行业关注的重点
奇石乐提供倒装芯片绑定(Flip-Chip Bonding)的测试系统,结合压电式力传感器+电荷放大器可实现快速响应并执行反馈,保证生产快速稳定。

该方案有以下优势:
1.压电传感器几乎无限的寿命,适合于大批量高频次的在线检测
2.压电传感器具有高频响(>20KHz),可快速捕捉绑定时力值大小
3.压电传感器多段标定且能保证精度,即可保证小力时精度,又可防过载
4.电荷放大器具有很高的刷新速度,可快速将力值传输到监控设备,以达到实时监
控的作用。

倒装芯片键合技术

倒装芯片键合技术
3.无铅化的凸点技术
倒装芯片(FCB)
3.无铅化的凸点技术
倒装芯片(FCB)
3.无铅化的凸点技术
以上有不当之处,请大家给与批评指正, 谢谢大家!
28
关键技术芯片凸点的制作技术凸点芯片的倒装焊底部填充倒装芯片倒装芯片fcbfcb发展历史1964倒装芯片出现
第三章
任课教师:刘章生
概述
概述
倒装芯片(FCB)ຫໍສະໝຸດ • 1.发展历史• 2.关键技术
芯片凸点的制作技术 凸点芯片的倒装焊 底部填充
• 3.无铅化的凸点技术
倒装芯片(FCB)
1. 发展历史
1964倒装芯片出现; 1969年,IBM公司C4技术(可控塌陷技术); 至今,已广泛应用于SIP,MCM,微处理器,硬盘驱动器以及RFID等领域。
倒装芯片(FCB)
2.关键技术
(1)芯片凸点的制作技术
SBB(stud Bump Bonding); 溅射丝网印刷技术; 电镀凸点制作技术; 化学镀UBM/丝网印刷凸点制作技术; 聚合物凸点.
倒装芯片(FCB)
2.关键技术
(1)芯片凸点的制作技术
倒装芯片(FCB)
2.关键技术
(1)芯片凸点的制作技术
倒装芯片(FCB)
2.关键技术
(2)凸点芯片的倒装焊 再流倒装焊(C4)技术
倒装芯片(FCB)
2.关键技术
(2)凸点芯片的倒装焊 环氧树脂光固化倒装焊法
倒装芯片(FCB)
2.关键技术
(2)凸点芯片的倒装焊 各向异性导电胶(ACA、ACF)
导电粒子含量:10%
倒装芯片(FCB)
2.关键技术
(2)凸点芯片的倒装焊 各向异性导电胶(ACA、ACF)
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

摘要:倒装芯片在产品成本,性能及满足高密度封装等方面体现出优势,它的应用也渐渐成为主流。

由于倒装芯片的尺寸小,要保证高精度高产量高重复性,这给我们传统的设备及工艺带来了挑战。

器件的小型化高密度封装形式越来越多,如多模块封装(MCM )、系统封装(SiP )、倒装芯片(FC ,Flip-Chip )等应用得越来越多。

这些技术的出现更加模糊了一级封装与二级装配之间的界线。

毋庸置疑,随着小型化高密度封装的出现,对高速与高精度装配的要求变得更加关键,相关的组装设备和工艺也更具先进性与高灵活性。

由于倒装芯片比BGA 或CSP 具有更小的外形尺寸、更小的球径和球间距、它对植球工艺、基板技术、材料的兼容性、制造工艺,以及检查设备和方法提出了前所未有的挑战。

倒装芯片的发展历史倒装芯片的定义什么器件被称为倒装芯片?一般来说,这类器件具备以下特点:1. 基材是硅;2. 电气面及焊凸在器件下表面;3. 球间距一般为4-14mil 、球径为2.5-8mil 、外形尺寸为1 -27mm ;4. 组装在基板上后需要做底部填充。

其实,倒装芯片之所以被称为“倒装”,是相对于传统的金属线键合连接方式(Wire Bonding)与植球后的工艺而言的。

传统的通过金属线键合与基板连接的芯片电气面朝上(图1),而倒装芯片的电气面朝下(图2),相当于将前者翻转过来,故称其为“倒装芯片”。

在圆片(Wafer)上芯片植完球后(图3),需要将其翻转,送入贴片机,便于贴装,也由于这一翻转过程,而被称为“倒装芯片”。

图1图2图3倒装芯片的历史及其应用倒装芯片在1964年开始出现,1969年由IBM发明了倒装芯片的C4工艺(Controlled Collap se Chip Connection,可控坍塌芯片联接)。

过去只是比较少量的特殊应用,近几年倒装芯片已经成为高性能封装的互连方法,它的应用得到比较广泛快速的发展。

目前倒装芯片主要应用在Wi- Fi、SiP、M CM、图像传感器、微处理器、硬盘驱动器、医用传感器,以及RFID等方面(图5)。

图4图5与此同时,它已经成为小型I/O应用有效的互连解决方案。

随着微型化及人们已接受SiP,倒装芯片被视为各种针脚数量低的应用的首选方法。

从整体上看,其在低端应用和高端应用中的采用,根据TechSearch International Inc对市场容量的预计,焊球凸点倒装芯片的年复合增长率(CAGR)将达到31%。

倒装芯片应用的直接驱动力来自于其优良的电气性能,以及市场对终端产品尺寸和成本的要求。

在功率及电信号的分配,降低信号噪音方面表现出色,同时又能满足高密度封装或装配的要求。

可以预见,其应用会越来越广泛。

倒装芯片的组装工艺流程一般的混合组装工艺流程在半导体后端组装工厂中,现在有两种模块组装方法。

在两次回流焊工艺中,先在单独的SMT 生产线上组装SMT器件,该生产线由丝网印刷机、贴片机和第一个回流焊炉组成。

然后再通过第二条生产线处理部分组装的模块,该生产线由倒装芯片贴片机和回流焊炉组成。

底部填充工艺在专用底部填充生产线中完成,或与倒装芯片生产线结合完成。

图6倒装芯片的装配工艺流程介绍相对于其它的IC器件,如BGA、CSP等,倒装芯片装配工艺有其特殊性,该工艺引入了助焊剂工艺和底部填充工艺。

因为助焊剂残留物(对可靠性的影响)及桥连的危险,将倒装芯片贴装于锡膏上不是一种可采用的装配方法。

业内推出了无需清洁的助焊剂,芯片浸蘸助焊剂工艺成为广泛使用的助焊技术。

目前主要的替代方法是使用免洗助焊剂,将器件浸蘸在助焊剂薄膜里让器件焊球蘸取一定量的助焊剂,再将器件贴装在基板上,然后回流焊接;或者将助焊剂预先施加在基板上,再贴装器件与回流焊接。

助焊剂在回流之前起到固定器件的作用,回流过程中起到润湿焊接表面增强可焊性的作用。

倒装芯片焊接完成后,需要在器件底部和基板之间填充一种胶(一般为环氧树酯材料)。

底部填充分为于“毛细流动原理”的流动性和非流动性(No-follow)底部填充。

上述倒装芯片组装工艺是针对C4器件(器件焊凸材料为SnPb、SnAg、SnCu或SnAgCu)而言。

另外一种工艺是利用各向异性导电胶(ACF)来装配倒装芯片。

预先在基板上施加异性导电胶,贴片头用较高压力将器件贴装在基板上,同时对器件加热,使导电胶固化。

该工艺要求贴片机具有非常高的精度,同时贴片头具有大压力及加热功能。

对于非C4器件(其焊凸材料为Au或其它)的装配,趋向采用此工艺。

这里,我们主要讨论C4工艺,下表列出的是倒装芯片植球(Bumping)和在基板上连接的几种方式。

倒装倒装芯片几何尺寸可以用一个“小”字来形容:焊球直径小(小到0.05mm),焊球间距小(小到0.1mm),外形尺寸小(1mm2)。

要获得满意的装配良率,给贴装设备及其工艺带来了挑战,随着焊球直径的缩小,贴装精度要求越来越高,目前12μm甚至10μm的精度越来越常见。

贴片设备照像机图形处理能力也十分关键,小的球径小的球间距需要更高像素的像机来处理。

随着时间推移,高性能芯片的尺寸不断增大,焊凸(Solder Bump)数量不断提高,基板变得越来越薄,为了提高产品可靠性底部填充成为必须。

图7图8对贴装压力控制的要求考虑到倒装芯片基材是比较脆的硅,若在取料、助焊剂浸蘸过程中施以较大的压力容易将其压裂,同时细小的焊凸在此过程中也容易压变形,所以尽量使用比较低的贴装压力。

一般要求在150g左右。

对于超薄形芯片,如0.3mm,有时甚至要求贴装压力控制在35g。

对贴装精度及稳定性的要求对于球间距小到0.1mm的器件,需要怎样的贴装精度才能达到较高的良率?基板的翘曲变形,阻焊膜窗口的尺寸和位置偏差,以及机器的精度等,都会影响到最终的贴装精度。

关于基板设计和制造的情况对于贴装的影响,我们在此不作讨论,这里我们只是来讨论机器的贴装精度。

芯片装配工艺对贴装设备的要求为了回答上面的问题,我们来建立一个简单的假设模型:1.假设倒装芯片的焊凸为球形,基板上对应的焊盘为圆形,且具有相同的直径;2.假设无基板翘曲变形及制造缺陷方面的影响;3.不考虑Theta和冲击的影响;4.在回流焊接过程中,器件具有自对中性,焊球与润湿面50%的接触在焊接过程中可以被“拉正”。

那么,基于以上的假设,直径25μm的焊球如果其对应的圆形焊盘的直径为50μm时,左右位置偏差(X轴)或前后位置偏差(Y轴)在焊盘尺寸的50%,焊球都始终在焊盘上(图9)。

对于焊球直径为25μm的倒装芯片,工艺能力Cpk要达到1.33的话,要求机器的最小精度必须达到12μm@3sigma。

图9对照像机和影像处理技术的要求要处理细小焊球间距的倒装芯片的影像,需要百万像素的数码像机。

较高像素的数码像机有较高的放大倍率,但是,像素越高视像区域(FOV)越小,这意味着大的器件可能需要多次“拍照”。

照像机的光源一般为发光二极管,分为侧光源、前光源和轴向光源,并可以单独控制。

倒装芯片的的成像光源采用侧光、前光,或两者结合。

那么,对于给定器件如何选择像机呢?这主要依赖图像的算法。

譬如,区分一个焊球需要N个像素,则区分球间距需要2N个像素。

以环球仪器的贴片机上Magellan数码像机为例,其区分一个焊球需要4个像素,我们用来看不同的焊球间隙所要求的最大的像素应该是多大,这便于我们根据不同的器件来选择相机,假设所有的影像是实际物体尺寸的75%。

倒装芯片基准点(Fiducial)的影像处理与普通基准点相似。

倒装芯片的贴装往往除整板基准点外(Global fiducial)会使用局部基准点(Local fiducial),此时的基准点会较小(0.15-1.0mm),像机的选择参照上面的方法。

对于光源的选择需要斟酌,一般贴片头上的相机光源都是红光,在处理柔性电路板上的基准点时效果很差,甚至找不到基准点,其原因是基准点表面(铜)的颜色和基板颜色非常接近,色差不明显。

如果使用环球仪器的蓝色光源专利技术就很好的解决了此问题。

图10吸嘴的选择由于倒装芯片基材是硅,上表面非常平整光滑,最好选择头部是硬质塑料材料具多孔的ESD吸嘴。

如果选择头部为橡胶的吸嘴,随着橡胶的老化,在贴片过程中可能会粘连器件,造成贴片偏移或带走器件。

对助焊剂应用单元的要求助焊剂应用单元是控制助焊剂浸蘸工艺的重要部分,其工作的基本原理就是要获得设定厚度的稳定的助焊剂薄膜,以便于器件各焊球蘸取的助焊剂的量一致。

要精确稳定的控制助焊剂薄膜的厚度,同时满足高速浸蘸的要求,该助焊剂应用单元必须满足以下要求:1.可以满足多枚器件同时浸蘸助焊剂(如同时浸蘸4或7枚)提高产量;2.助焊剂用单元应该简单、易操作、易控制、易清洁;3.可以处理很广泛的助焊剂或锡膏,适合浸蘸工艺的助焊剂粘度范围较宽,对于较稀和较粘的助焊剂都要能处理,而且获得的膜厚要均匀;4.蘸取工艺可以精确控制,浸蘸的工艺参数因材料的不同而会有差异,所以浸蘸过程工艺参数必须可以单独控制,如往下的加速度、压力、停留时间、向上的加速度等。

图11对供料器的要求要满足批量高速高良率的生产,供料技术也相当关键。

倒装芯片的包装方式主要有这么几种:2×2或4×4英JEDEC盘、200mm或300mm圆片盘(Wafer)、还有卷带料盘(Reel)。

对应的供料器有:固定式料盘供料器(Stationary tray feeder),自动堆叠式送料器(Automated stackable feeder),圆片供料器(Wafer feeder),以及带式供料器。

所有这些供料技术必须具有精确高速供料的能力,对于圆片供料器还要求其能处理多种器件包装方式,譬如:器件包装可以是JEDEC盘、或裸片,甚至完成芯片在机器内完成翻转动作。

我们来举例说明几种供料器. Unovis的裸晶供料器(DDF Direct Die Feeder)特点:·可用于混合电路或感应器、多芯片模组、系统封装、RFID和3D装配·圆片盘可以竖着进料、节省空间,一台机器可以安装多台DDF·芯片可以在DDF内完成翻转·可以安装在多种贴片平台上,如:环球仪器、西门子、安必昂、富士对板支撑及定位系统的要求有些倒装芯片是应用在柔性电路板或薄型电路板上,这时候对基板的平整支撑非常关键。

解决方案往往会用到载板和真空吸附系统,以形成一个平整的支撑及精确的定位系统,满足以下要求:1.基板Z方向的精确支撑控制,支撑高度编程调节;2.提供客户化的板支撑界面;3.完整的真空发生器;4.可应用非标准及标准载板。

回流焊接及填料固化后的检查对完成底部填充以后产品的检查有非破坏性检查和破坏性检查,非破坏性的检查有:·利用光学显微镜进行外观检查,譬如检查填料在器件侧面爬升的情况,是否形成良好的边缘圆角,器件表面是否有脏污等·利用X射线检查仪检查焊点是否短路,开路,偏移,润湿情况,焊点内空洞等·电气测试(导通测试),可以测试电气联结是否有问题。

相关文档
最新文档