专题六计算机硬件技术基础输入输出和中断赵晓安
合集下载
《微机原理与接口技术》课件——第6章输入输出及中断系统
பைடு நூலகம்
CB
AB
DB
CPU
数据端口
状态端口
I/O
设
备
译
码
控制端口
图7.3 I/O接口的基本结构
I/O接口
5、I/O端口的编址 微机系统中，I/O端口的编址方式分为统一编址和独立编址两大类。在Intel 80x86系列微机中，采用独立编址方式。 （1）. I/O端口的统一编址方式 统一编址又称存储器映象编址(Memory-mapping Address Coding)，就是将I/O端口看成是存储器空间的一个组成部分，按照存储器单元的编址方法统一编排地址号，每个I/O端口占用一个地址。这样，CPU对I/O端口的输入／输出操作如同对存储单元的读／写操作一样，对存储器的各种寻址方式也同样适用于I/O端口。
DB
输
出
设
备
&
数据
地址
译码器
数据端口
译码输出
地址总线
DB
状态端口
译码输出
状态
寄存器
BUSY
＋5 V
锁
存
器
Q
D
数据总线DB
来自CPU
选通信号
ACK
WR
IO
/
M
R
&
RD
IO
/
M
图7.9 查询式输出的接口电路
（2）程序中断的输入／输出方式 该方式借助于CPU响应外部中断请求的能力，实现输入输出的控制。简单地说，就是外设将准备就绪的信号转换成有效的中断请求信号通知给CPU，CPU响应中断后，在中断服务子程序中执行I/O指令，进行数据传送。 查询传送方式是由CPU来查询外设的状态，CPU处于主动地位，而外设处于被动地位。中断传送方式则是由外设主动向CPU发出请求，等候CPU处理，在没有发出请求时，CPU和外设都可以独立进行各自的工作。
专题六输入输出和中断系统
MCS-51就是具有可屏蔽中断功能的一类CPU。
5．3．4 中断系统的功能
中断技术 –对中断全过程的分析、研究及实现的方法
中断系统 –包括中断源的产生、中断判优、中断查询、 中断处理等实现这一全过程的硬件和软件。
多中断源同 时发出中断 请求，CPU根 据中断的优 先级判断优 先执行的中 断请求。
在CPU内部有一个中断允许触发器EA。只有当EA为“1”时 （即中断开放时），CPU才能响应中断；若EA为“0”（即中断是 关闭的），这时外部有中断请求，CPU不会响应，EA的状态是可 以用指令来控制的（称为可编程的）。
（4）需设中断优先级触发器
在CPU内部要设置中断优先级触发器，以实现嵌套；
联络作用
在CPU与外设之间进行联络，Ready, Busy
输出接口电路——锁存作用
输出接口中必须含锁存器
DB
锁存信号 写选通
接口电路 (锁存器)
....... 输出数据
来自CPU
速度匹配
输入接口电路——隔离作用
输入接口中必须含三态门
DB 读选通信号 输入允许
接口电路 (三态门)
....... 输入数据
口地址
外设准备好，置入状态信号 Q=1
CPU读数据口时清掉状态信号
5．2．2 查询式传送方式
（又称条件传送——异步传送）
CPU查询外设状态信息(Ready,Busy)，条件 满足时，进行数据传送
程序简单 高速CPU查询低速外设 浪费CPU时间，效率低 输入接口原理图 输出接口原理图 程序流程图
专题六 输入输出和中断系统
第五章
计算机科学与软件学院计算机基础教学部
本章重点及要求
1 输入/输出的基本概念 2 输入/输出数据的传送方式 3 中断技术 4 MCS-51的中断系统 5 学会MCS-51中断程序设计及应用 6 学会与中断有关的硬件连线
第章输入输出接口及中断技术X课件
“0”
ＩＯ接口电路
0
1
0
74LS138
看看具体 工作过程
输入
输出
Y0 Y1 Y2 Y3 Y4 Y5
Y6 Y7
A5 A6 A7
IOW
A B C
G2B G2A G1
74LS138
DMA CS（8237） INTR CS（8259） T/C CS（8253） PPI CS（8255）
WRTNMIREG （写NMI屏蔽寄存器）
+5v
“1”
“1”
“1”
“0”
Ｉ Ｏ 接 口 电 路
Hale Waihona Puke 74LS688低3位由A2、A1、A0决定为111
高7位由决定DIP开关通过比较器74LS688
DIP开关
四、使用可编程逻辑器件译码 （GAL、FPGA、CPLD）
是借助EDA手段可以设计专门的译码器，例如
AEN A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
2. 状态信息 状态信息作为CPU与外设之间交换数据时的联络信息，反映了当前外设所处的工作状态，是外设通过接口送往CPU的。CPU通过对外设状态信号的读取，可得知输入设备的数据是否准备好、输出设备是否空闲等情况。对于输入设备，一般用准备好(READY)信号的高低来表明待输入的数据是否准备就绪；对于输出设备，则用忙(BUSY)信号的高低表示输出设备是否处于空闲状态，如为空闲状态，则可接收CPU输出的信息，否则CPU要暂停送数。因此，状态信息能够保障CPU与外设正确地进行数据交换。
小 结
返回
二、端口（PORT）
I/O端口：是指I/O接口中存放数据信息、状态信息和控制信息，CPU可以读/写的一组寄存器或特定电路，被称为I/O端口。 一般接口通常有数据端口、控制端口、状态端口 数据端口：（I、O） 输入数据端口（I）：保存外设给CPU的数据 输出数据端口（O）：保存CPU给外设的数据 状态端口：（I） 存放I/O设备或接口本身的工作状态信息 控制端口：（O） 存放CPU给外设或接口电路的命令
ＩＯ接口电路
0
1
0
74LS138
看看具体 工作过程
输入
输出
Y0 Y1 Y2 Y3 Y4 Y5
Y6 Y7
A5 A6 A7
IOW
A B C
G2B G2A G1
74LS138
DMA CS（8237） INTR CS（8259） T/C CS（8253） PPI CS（8255）
WRTNMIREG （写NMI屏蔽寄存器）
+5v
“1”
“1”
“1”
“0”
Ｉ Ｏ 接 口 电 路
Hale Waihona Puke 74LS688低3位由A2、A1、A0决定为111
高7位由决定DIP开关通过比较器74LS688
DIP开关
四、使用可编程逻辑器件译码 （GAL、FPGA、CPLD）
是借助EDA手段可以设计专门的译码器，例如
AEN A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
2. 状态信息 状态信息作为CPU与外设之间交换数据时的联络信息，反映了当前外设所处的工作状态，是外设通过接口送往CPU的。CPU通过对外设状态信号的读取，可得知输入设备的数据是否准备好、输出设备是否空闲等情况。对于输入设备，一般用准备好(READY)信号的高低来表明待输入的数据是否准备就绪；对于输出设备，则用忙(BUSY)信号的高低表示输出设备是否处于空闲状态，如为空闲状态，则可接收CPU输出的信息，否则CPU要暂停送数。因此，状态信息能够保障CPU与外设正确地进行数据交换。
小 结
返回
二、端口（PORT）
I/O端口：是指I/O接口中存放数据信息、状态信息和控制信息，CPU可以读/写的一组寄存器或特定电路，被称为I/O端口。 一般接口通常有数据端口、控制端口、状态端口 数据端口：（I、O） 输入数据端口（I）：保存外设给CPU的数据 输出数据端口（O）：保存CPU给外设的数据 状态端口：（I） 存放I/O设备或接口本身的工作状态信息 控制端口：（O） 存放CPU给外设或接口电路的命令
单片机原理及应用(赵晓安)期末总复习
第二章MCS-51单片机的结构和工作原理一、MCS-51 单片机的基本组成1、中央处理器（CPU）核心部件2、时钟电路最高晶振频率为12MHz3、程序存储器（ROM/EPROM）4KB4、数据存储器（RAM）128B+128B SFR5、并行I/O口（P0～P3口）8位6、串行口全双工串行口7、定时器/计数器2个16位5个中断源，高级和低级两级优先级别外中断2个8、中断系统定时器/计数器中断2个串行中断1个它们都是通过单一总线连接，并被集成在一块半导体芯片上，为单片微型计算机（二）中央处理器CPU运算器实现算术、逻辑运算、位变量处理、移位、数据传送1．算术逻辑单元（ALU）8位二进制四则运算和布尔代数的逻辑运算运算结果影响PSW的有关标志位2. 累加器（ACC）8位存放操作数和中间结果最频繁的寄存器，大多数操作均通过它进行3．寄存器B 8位乘法时用于存乘数/积的高8位除法时用于存除数/余数也可作一般寄存器使用4．程序状态字（PSW）8位特殊功能寄存器，5．布尔处理器1位以位为单位，以进位标志（CY）作为累加位，以内部RAM中所有可进行位寻址的位作为操作位或存储位，以P0-P3的各位作为I/O位，有自己的指令系统。
运行速度快。
PSW.7 PSW.6 PSW.5 PSW.4 PSW.3 PSW.2 PSW.1 PSW.0CY (PSW.7) 进位标志位AC （PSW.6）辅助进位（或称半进位）标志F0 （PSW.5）用户标志位RS1和RS0（PSW.4，PSW.3）工作寄存器组选择位OV （PSW.2）溢出标志位PSW.1 未定义位P （PSW.0）奇偶标志位(偶校验)AC（PSW.6）辅助进位（或称半进位）标志。
加减运算时，其运算结果产生低四位向高四位进位或借位时, AC由硬件置“1”；否则被自动清“0”。
一般在BCD码运算时，系统用于进行十进制调整。
OV（PSW.2）溢出标志位运算结果是否溢出，溢出时则由硬件将OV 位置“1”；否则置“0”。
大学计算机微机原理第6章输入输出及中断技术
教材p238
P238图
27
四、锁存器接口
通常由D触发器构成； 特点：
具有对数据的锁存能力； 不具备对数据的控制能力
28
常用锁存器芯片
74LS273
8D触发器，不具备数据的控制能力
P240图
74LS373
含三态的8D触发器，具有对数据的控制能力。 既可以做输入接口，也可以做输出接口。
速度匹配(Buffer) 信号的驱动能力(电平转换器、驱动器) 信号形式和电平的匹配(A/D、D/A) 信息格式(字节流、块、数据包、帧) 时序匹配(定时关系) 总线隔离(三态门)
5
接口的功能
数据的缓冲与暂存 信号电平与类型的转换 增加信号的驱动能力 对外设进行监测、控制与管理，中断处理
内存：
1MB
端口：
64K个
编址方式：
与内存统一编址 独立编址
10
端口与内存的统一编址
特点：
指令及控制信号统一； 内存地址资源减少
00000H
F0000H FFFFFH
内存 地址 960KB
I/O地址 64KB
11
端口的独立编址
特点：
内存地址资源充分利用 能够应用于端口的指令
Rx8
a b c d e f g D+5V K0～K3 P
符号 ’0’ ’1’ ’2’ ’3’ ’4’ ’5’ ’6’ ’7’
形状
7段码 .gfedcba
00111111 00000110
01011011 01001111 01100110 01101101 01111101 00000111
符号 ’8’ ’9’ ’A’
6
二、I/O端口
数据端口 端口 状态端口
P238图
27
四、锁存器接口
通常由D触发器构成； 特点：
具有对数据的锁存能力； 不具备对数据的控制能力
28
常用锁存器芯片
74LS273
8D触发器，不具备数据的控制能力
P240图
74LS373
含三态的8D触发器，具有对数据的控制能力。 既可以做输入接口，也可以做输出接口。
速度匹配(Buffer) 信号的驱动能力(电平转换器、驱动器) 信号形式和电平的匹配(A/D、D/A) 信息格式(字节流、块、数据包、帧) 时序匹配(定时关系) 总线隔离(三态门)
5
接口的功能
数据的缓冲与暂存 信号电平与类型的转换 增加信号的驱动能力 对外设进行监测、控制与管理，中断处理
内存：
1MB
端口：
64K个
编址方式：
与内存统一编址 独立编址
10
端口与内存的统一编址
特点：
指令及控制信号统一； 内存地址资源减少
00000H
F0000H FFFFFH
内存 地址 960KB
I/O地址 64KB
11
端口的独立编址
特点：
内存地址资源充分利用 能够应用于端口的指令
Rx8
a b c d e f g D+5V K0～K3 P
符号 ’0’ ’1’ ’2’ ’3’ ’4’ ’5’ ’6’ ’7’
形状
7段码 .gfedcba
00111111 00000110
01011011 01001111 01100110 01101101 01111101 00000111
符号 ’8’ ’9’ ’A’
6
二、I/O端口
数据端口 端口 状态端口
专题九计算机硬件技术基础实验讲解赵晓安
12
MOV 30H,A
13
MOV 31H,@R0
14
RET
15
END
MCS-51 MACRO ASSEMBLER D
03/12/:3 PAGE 2
XREF SYMBOL TABLE LISTING
6. 调试运行程序
调试方式选择： 根据被调试的程序来选择 顺序程序：跟踪执行 分支程序：执行到光标处 （预先将光标置在分支的语句处）
单注步意执：行脱（机F方8式）下”不宏能单连步续”执，行子程程序序，作也为不一能断点运行 步
跟踪执行（F7） 一步一步执行
执行到光标处（F4) 要先置光标，后执行
自动单步执行 按单步的节拍自动连续执行， 复位或按实验系统的Reset 中止运行
运行（CTRL+F9)连续执行程序，直到程序 结束 ，复位或按实验系统的Reset 中止运行
0047 INC A格式
0000 MOV 81H, #5FH 0003 ACALL 0007H 0005 SJMP 0005H 0007 MOV R0, #30H 0009 MOV 30H, #45H 000C MOV 31H, #46H 000F MOV R2, 30H 0011 MOV 02H, 31H 0014 MOV A, #87H 0016 MOV 0E0H, 30H 0019 MOV 30H, A 001B MOV 31H, @R0 001D RET
2. 交流220V 电源线直接接到电源插座上 3. 实验中需要硬件连线时，必须关掉所
有设备的电源后，再接线。
4. 开机顺序：先外设（实验系统）后主 机（PC机）
再选择换名存 盘即可。
S存盘
F2
单击菜单栏“F2存盘”或工具栏“保存图标
输入输出中断总结
输入输出中断总结概述输入输出中断是计算机系统中一种重要的机制，用于处理外设与计算机之间的数据传输。
本文将对输入输出中断的概念、作用、分类和处理流程进行详细的总结和讲解。
什么是输入输出中断？输入输出中断是指当外设需要与计算机进行数据传输时，外设向计算机发出中断请求，使得计算机在完成当前操作后，立即转向处理该中断请求的机制。
在计算机体系结构中，输入输出设备（I/O设备）通常与主机（CPU和内存）通过输入输出接口进行连接。
通过输入输出中断，I/O设备可以在计算机执行其他任务的同时，与主机进行数据交换。
输入输出中断的作用输入输出中断通过降低计算机与I/O设备之间的耦合，使得计算机可以更高效地处理多个外设设备。
同时，输入输出中断还可以提高系统的吞吐量和响应速度，提高计算机系统的整体性能。
主要作用如下：1.提高系统的可靠性：通过中断机制，可以实现I/O设备与主机之间的异步工作，减少了死锁和饥饿等问题。
2.简化I/O设备驱动程序：输入输出中断可以简化驱动程序的设计和开发，减少了编程的复杂性和工作量。
3.提高系统的并发性：输入输出中断可以允许多个外设同时工作，并且可以在计算机执行其他任务时进行数据传输。
4.降低计算机与I/O设备之间的耦合度：通过中断机制，可以将I/O设备和主机解耦，实现I/O设备的独立操作和管理。
输入输出中断的分类根据中断处理的方式，输入输出中断可以分为以下几类：1.外部中断：外部中断是由外部事件或设备引起的中断，例如键盘输入、鼠标点击等。
外部中断通常由外部设备向CPU发出中断请求信号，从而引起中断处理程序的执行。
2.内部中断：内部中断是由CPU内部事件或异常引起的中断，例如溢出、除零错误等。
内部中断通常由CPU自身引发，并且由CPU内部的中断控制器进行处理。
3.软件中断：软件中断是由正在执行的程序通过软件指令触发的中断。
软件中断通常用于系统调用、异常处理等。
输入输出中断的处理流程输入输出中断的处理流程通常包括以下几个步骤：1.中断请求：外设向计算机发出中断请求信号，请求处理器处理中断。
微机原理与接口技术-第6章-输入输出与中断技术(1)教材
当设备处于空闲状态或者外设数据准备好时，接口向CPU发 出中断请求信号，CPU收到申请后及时响应接口的中断请求， 暂停执行主程序，转入执行I/O操作程序（中断服务子程序）， 完成数据传输之后再返回到主程序继续执行，这种数据传送 方式称为中断方式。
31
中断传送流程图
优点：
实时性好 处理迅速
缺点：
1A3
74LS244
1A4
2A1
2A2
≥1
1G 2A3 2G 2A4
+5V K1 K2 K3 K4 K5 K6 K7 K8
43
NEXT: GOON:
MOV DX, 0FFC1H IN AL, DX TEST AL, 0FFH JZ GOON … MOV AX, BX ADD AX, CX …
44
测试K3的状态，K3断开时转到Label处执行，程序段如 下： TEST AL, 4 JNZ Label ……
不适用于 大量数据 的高速传输
执行主程序 输入/输出指令
执行主程序 一条指令执行结束
有中断请求？ 否
执行主程序
是 中断响应
中断处理，执行数据输入/输出
中断返回
32
程序控制下的输入输出方式
无条件传送方式、程序查询传送方式和中断传送方式在数据 传送过程中，CPU从内存读出数据，再输出到外部设备，因 此，这三种方式被统称为程序控制下的输入输出方式 （Programmed input and output），简称PIO方式。
25
6.3.1 无条件传送方式
又称为同步方式，适合简单外设的数据输入输出。 常用外设：开关、继电器、步进电机、发光二极管等。 优点：控制程序简单，软、硬件开销都少。
26
31
中断传送流程图
优点：
实时性好 处理迅速
缺点：
1A3
74LS244
1A4
2A1
2A2
≥1
1G 2A3 2G 2A4
+5V K1 K2 K3 K4 K5 K6 K7 K8
43
NEXT: GOON:
MOV DX, 0FFC1H IN AL, DX TEST AL, 0FFH JZ GOON … MOV AX, BX ADD AX, CX …
44
测试K3的状态，K3断开时转到Label处执行，程序段如 下： TEST AL, 4 JNZ Label ……
不适用于 大量数据 的高速传输
执行主程序 输入/输出指令
执行主程序 一条指令执行结束
有中断请求？ 否
执行主程序
是 中断响应
中断处理，执行数据输入/输出
中断返回
32
程序控制下的输入输出方式
无条件传送方式、程序查询传送方式和中断传送方式在数据 传送过程中，CPU从内存读出数据，再输出到外部设备，因 此，这三种方式被统称为程序控制下的输入输出方式 （Programmed input and output），简称PIO方式。
25
6.3.1 无条件传送方式
又称为同步方式，适合简单外设的数据输入输出。 常用外设：开关、继电器、步进电机、发光二极管等。 优点：控制程序简单，软、硬件开销都少。
26
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
外设向DMAC发DMA申请 DMAC向CPU发BUSRQ CPU发BUSAK响应 DMAC发存储器地址和读写信号 DMA控制结束，恢复CPU对总线控制
BUS ② 接 口 ① DMAC ③ CPU
DMA过程
存储器
外 设
存储器
CPU
DMA 控制器
I/O接口
外设
5．3．1
中断的定义及必要性
5．2．2 查询式传送方式
（又称条件传送——异步传送） 5．2．3
5．2．4
中断传送方式
DMA传送方式
5.3
中断技术 5．3．1 中断的定义及必要性
5．3．2
5．3．3 5．3．4
中断源
中断的分类 中断系统的功能
5．3．5
中断处理过程
5.4
MCS-51的中断系统
MCS-51 的中断系统的结构
中断判优
多中断源同 时发出中断 请求，CPU根 据中断的优 先级判断优 先执行的中 断请求。 中断嵌套
CPU正在执行 主程序 CPU正在执行 低级中断服务 程序 CPU正在执行 高级中断服务 程序 CPU正在执行 低级中断服务 程序
挂起的中断
中断查询
软件查询 硬件查询 中断优先
级链式电路
（1）设置中断请求触发 器( 又称中断标志触发器) 每个中断源需有一个中 断请求触发器, 保持中断请 求信号 ，直至CPU响应这 个中断后，才可清除中断请 求。 当中断请求触发器为 “1”状态时（Q=1），表示 有中断产生；Q=0表示没有 中断产生。
设置中断请求的情况
CPU 中也要有中断标志触发器，有中断请求则置1。
条件传送方式程序举例
Test:mov DPTR,#PORTS movx A,@DPTR Ready=1 anl A,#40H Busy=0 jz Test ；(jnz Test)
准备好？ NO YES 输入接口状态
mov DPTR,#PORTD movx A,@DPTR ;输入 (movx @DPTR,A；输出)
片内RAM 与P0~P3均用MOV指令 片外RAM与外扩口I/O口均用MOVX指令
接口与端口
接口：由一个或多个端口组成。 端口：可被独立选通的I/O接口电路，简称口。
端口地址：端口在系统中被分配的惟一地址，简称口地址。
端口可分为： 输入端口——CPU从中读取外设的状态或数据信息 输出端口——CPU通过它输出控制信号或数据信息 状态端口——CPU从中读取外设的状态信息 控制端口——由CPU控制输出控制信号 数据端口 ——可以是输入数据端口或输出数据端口
定义：所谓中断是指中央处理器CPU正在 处理某件事的时候，外部发生了某一事件， 请求CPU迅速处理，CPU暂时中断当前的 工作，转入处理所发生的事件，处理完后， 再回到原来被中断的地方，继续原来的工 作。这样的过程称为中断。
必要性及应用
中断功能便于实现
1．分时操作
CPU和外设同时工作；CPU可以通过 分时操作启动多个外设同时工作，统一 管理。大大提高了CPU的利用率，也提 高了输入、输出的速度。
输入设备
5V
地址译码器 口地址
外设准备好，置入状态信号 Q=1
CPU读数据口时清掉状态信号
5．2．2
查询式传送方式
（又称条件传送——异步传送）
CPU查询外设状态信息(Ready,Busy)，条件 满足时，进行数据传送 程序简单 高速CPU查询低速外设 浪费CPU时间，效率低 输入接口原理图 输出接口原理图 程序流程图
联络作用
在CPU与外设之间进行联络，Ready, Busy
输出接口电路——锁存作用
输出接口中必须含锁存器
DB 锁存信号 写选通 来自CPU
接口电路
(锁存器) .......
速度匹配
输出数据
输入接口电路——隔离作用
输入接口中必须含三态门
DB
读选通信号 输入允许 接口电路 接口电路
(三态门)
....... 输入数据
5.3 中断技术
5.4 MCS-51的中断系统
5.5 MCS-51对外部中断源的扩展
5．1
5．1．1
5．1．2
输入/输出的基本概念
输入/输出设备
输入/输出传送的信息
5．1．3
5．1．4
输入/输出接口的作用及其类型
I/O端口的编址方式
5.2
输入/输出数据的传送方式
无条件传送方式
5．2．1
（又称同步传送）
（P160 利用计数溢出，扩展中断源）
来自P3.4(T0)或P3.5(T1)引脚的 外部输入计数脉冲相当于中断请求信号 5.5.2 使用硬件申请软件查询法扩展外部中断源 （P161 硬件申请，软件查询的方法）
5．1．1
输入/输出设备
输入设备： 定义：往主机传送信息的设备
常用的输入设备： 键盘、鼠标、扫描仪、读卡机等
输出设备 定义：接收主机信息并送出信息呈现给人们的设备
常用的输出设备： 显示器、打印机、绘图仪等
外设与CPU是通过接口连接
地址总线 AB
数据总线 DB
CPU
接 口 接 口
控制总线 CB
ห้องสมุดไป่ตู้
外设1
外设2
5．1．2
数据信息 数字量 模拟量 开关量
输入/输出传送的信息
二进制形式表示的数或以ASCⅡ码表示 的数或字符 。
CPU必须予以响应，不能由软件指令屏蔽
软件中断
CPU只要执行这种指令，完成相应的中断功能
MCS-51就是具有可屏蔽中断功能的一类CPU。
5．3．4
中断技术
中断系统的功能
–对中断全过程的分析、研究及实现的方法
中断系统
–包括中断源的产生、中断判优、中断查询、
中断处理等实现这一全过程的硬件和软件。
2．实时处理
5．3．2
中断源
外设中断请求 实时时钟中断请求 控制对象中断源 强迫中断 引起的中断都是随机。
故障引起的中断 人为设置的中断 人为设置的中断，不是随 机的，故称为自愿中断。
5．3．3
中断的分类
1. 可屏蔽中断（Maskable Interrupt）
INT
2. 非屏蔽中断（Non Maskable Interrupt）
统一编址
I/O端口与内存储器采用一套地址，完全象存储器 单元一样处理，使用访问存储器的指令。 如：movx 类指令
独立编址
采用一套与存储器不同的地址，利用/MREQ（存 储器请求）和/IORQ（输入输出请求）， CPU 有专 门的I/O指令 如：IN， OUT
MCS51系列采用统一编址
push PSW push ACC push DPH push DPL
恢复现场
– 完成中断服务后，将保存在堆 栈中的现场数据恢复
pop DPL pop DPH pop ACC pop PSW
开中断和中断返回
– RETI
(中断返回指令）
请看P150图5-22
中断响应条件
CPU响应中断的条件主要有以下几点：
(A)
D6 0/1 状态信号
传送信息
5．2．3
中断传送方式
中断：要求进行输入、输出的外设，发出就绪信号给
CPU，作为中断请求，打断CPU正在进行的工作，即中断 CPU正在执行的程序。
中断过程 中断方式与查询方式比较
提高了CPU的效率 CPU与外设可并行工作 CPU可及时响应外部事件
中断方式与查询方式CPU占用时间比较
外设工作 打印机打印时间
数据传输时间
查询方式
数据传输时间
查询等待时间
中断方式
中断服务时间
执行主程序
中断过程
外设发出中断请求信号
CPU(有条件)响应中断 进行中断服务 (执行中断服务程序，执行响应I/O操作)
中断返回
(继续执行原程序)
5．2．4
DMA传送方式
利用DMAC(DMA控制器)实现成组、大 批量的数据在内存和外设之间的快速传送。 DMA过程： 优点：速度快 缺点：硬件复杂，成本增加
mov DPTR,#PortI movx A,@DPTR RLC A
硬件申请 软件查询
DB
三态门 L
JC ASV
RLC A JC BSV …… ASV:
中断请求
中断优先
级编码电路
+
A ……
……
BSV: ……
先查询的优先级高
中断处理
中断响应条件
CPU处于开中断状态：51内部有中断允许触发器EA EA=0 禁止中断；EA=1 开放中断。
模拟量必须先经过A/D转换才能输入计 算机，计算机的控制输出也必须先经过D/A 转换才能控制执行机构。
只要用一位二进制数即可表示的量，如 状态信息 电机的运转与停止，开关的合与断，阀门的 表征外设状态 打开和关闭等。 在输入时，输入装置的信息是否准 控制信息 备好（Ready）；
控制外设启停
中断响应过程 中断响应：停止现行程序， 转向中断处理程序入口地址 关中断 （MCS-51响应中断后，不自动关中断) 保护断点 （自动将断点地址压入堆栈） 执行中断处理程序
执行中断处理程序
保护现场
– 保护中断服务程序中用到的寄 存器和状态标志的内容
中断服务
– 相应的中断源服务，完成一定 的I/O操作
当计算机用于实时控 制时，中断是一个十分 重要的功能。现场的各 3．故障处理 个参数、信息，需要的 4.主机与外设之间的速度匹配 话可在任何时候发出中 断申请，要求CPU处理； CPU就可以马上响应 计算机在运行过程中，往往会出现事 （若中断是开放的话） 先预料不到的情况，或出现一些故障： 如电源突跳，存储出错，运算溢出等等。 加以处理。这样的及时 处理在查询的工作方式 计算机就可以利用中断系统自行处理， 是做不到的。 而不必停机或报告工作人员。