多路数据选择器
多路数据选择器
基于FPGA的多路数据采集器的设计李庭武李本印（陇东学院电气工程学院，甘肃庆阳745000）摘要：数据采集是从一个或多个信号获取对象的过程，它是计算机与外部物理世界连接的桥梁，尤其在恶劣的数据采集环境中得到广泛应用。
本课题主要研究利用FPGA把采集到的八路模拟信号电压分别转换成数字信号，在数码管上实时显示电压值，并且与计算机运行的软件示波器连接，实现电压数据的发送和接收功能。
关键词：FPGA；模数转换；数码显示管；键盘；设计Design of multi-channel data terminal Based on FPGALi Tingwu Li Benyin(Electrical Engineering College, Longdong University, Qingyang 745000, Gansu, China)Abstract: Data acquisition is a process that access to the object from the one or more signal, it is the bridge between the computer and the external physical world, and especially widely applied in data acquisition in harsh environment . This essay mainly studies on the usage of FPGA to collect the eight analog signals that are converted to digital voltage signal, digital tube display real-time voltage value. Connecting with the computer running software oscilloscope so that to realize the voltage data sending and receiving function.Keywords: FPGA; analog-to-digital converting chip; digital display tube; keyboard; design0 引言20世纪以来，数字信号处理技术已逐渐渗透到通信、家电、军事等各个应用领域。
多路选择器有哪些
多路选择器有哪些
多路选择器的分类
多路选择器也称数据选择器。
常见分类有4选1数据选择器、8选1数据选择器（型号为74151、74LS151、74251、74LS152）、16选1数据选择器（可以用两片74151连接起来构成）等之分。
多路选择器还包括总线的多路选择，模拟信号的多路选择等，另外相应的器件也有不同的特性和使用方法。
多路选择器的4选1原理图
图所示的是四选一多路选择器的原理图。
图中的D0、D1、D2、D3是四个数据输入端，Y为输出端，A1、A0是地址输入端。
从表中可见，利用指定A1A0的代码，能够从D0、D1、D2、D3这四个输入数据中选出任何一个并送到输出端。
因此，用数据选择器可以实现数据的多路分时传送。
此外，多路选择器还广泛用于产生任意一种组合逻辑函数。
如果把A1、A0视为两个输入逻辑变量，同时把D0、D1、D2和D3取为第三个输入逻辑变量A2的不同状态（即A2、/A2、1或0），便可产生所需要的任何一种三变量A2、A1、A0的组合逻辑函数。
可见，利用具有n 位地址输入的多路选择器可以产生任何一种输入变量数不大于n +1的组合逻。
电路设计中的多路选择器电路设计多路选择器电路设计的原理和应用
电路设计中的多路选择器电路设计多路选择器电路设计的原理和应用电路设计中的多路选择器电路设计多路选择器是电路设计中常用的逻辑电路组件之一，它可以根据输入的控制信号，选择一个或多个输入信号输出。
本文将介绍多路选择器电路设计的原理和应用。
1. 多路选择器电路的原理多路选择器电路通常由一个控制信号和多个数据输入端组成，以及一个输出端。
根据控制信号的不同组合，选择不同的输入数据进行输出。
常见的多路选择器有2选1，4选1和8选1等多种规格。
其中，2选1多路选择器是最简单的形式，它有两个数据输入端（A和B）和一个控制信号输入端（C）。
当C为0时，选择A端输入的数据；当C 为1时，选择B端输入的数据输出。
4选1和8选1多路选择器则相对复杂一些。
以4选1多路选择器为例，它有四个数据输入端（A、B、C和D），一个控制信号输入端（S0）和一个输出端。
控制信号输入端（S0）可以取两个值，当S0为00时，选择A端输入的数据；当S0为01时，选择B端输入的数据；当S0为10时，选择C端输入的数据；当S0为11时，选择D端输入的数据输出。
可以看出，多路选择器的控制信号的位数决定了它可以选择的数据输入个数，而每个控制信号位数的不同取值则对应了不同输入端的选择。
2. 多路选择器电路的应用多路选择器电路在数字电路设计中有着广泛的应用。
下面将介绍几个常见的应用场景。
（1）数据选择多路选择器电路可以用于选择多个输入信号中的一个作为输出信号，常用于数据选择的场合。
例如，在多输入的情况下，可以通过多路选择器选择特定的输入信号进行处理或传输。
（2）地址选择在存储器设计中，多路选择器电路可以用来选择存储单元的地址。
通过控制信号的不同组合，选择相应的地址输入，实现对特定存储单元的读取或写入操作。
（3）多路开关控制多路选择器电路还可以用于多路开关控制。
将开关的状态作为多路选择器的控制信号输入，可以实现对不同线路的切换控制。
这在电器控制和通信领域中经常使用。
高二物理竞赛课件电路数据选择器
令A2=A,A1=B，A0=C，且令D1=D2=D3=D4=D5=D7=1，D0=D6=0
则有Y=(ABC)m(01111101)Ｔ= m(1, 2, 3, 4, 5, 7)，故F=Y。用8
选1MUX实现函数F的逻辑图如图4-22所示。
AB C 00 01 11 10
00 1 0 1 11 1 1 1
D0
F
D1
择
… …
D2 n-1
器
F
…
D2 n-1
A0 A1 An-1
(b)
(a) 图 4 – 18 数据选择器框图及等效开关
常用的数据选择器有2选1、4选1、8选1、16选1等。 图 4-19 是 4 选 1 数 据 选 择 器 的 逻 辑 图 及 符 号 ， 其 中 D0~D3是数据输入端，也称为数据通道；A1、A0是地址输 入端，或称选择输入端；Y是输出端；E是使能端，低电 平有效。当E=1时，输出Y=0，即无效，当E=0时，在地 址输入A1、A0的控制下，从D0~D3中选择一路输出，其功 能表见表4-13。 表 4 – 13 4选1 MUX功能表
E
A1 A0
Y
1
00
D0
0
01
D1
0
10
D2
0
11
D3
0
××
0
D3
D2
D1
D0
A0
1
& ≥1
1
Y
Y A1 4选1MUX E A0 D0 D1 D2 D3
A1
1
1
E (a) 逻辑图
(b) 逻辑符号
图 4 – 19 4选1 MUX
当E=0时，4选1 MUX的逻辑功能还可以用以下表达式表示：
二选一多路选择器原理
二选一多路选择器原理二选一多路选择器（Multiplexer，简称MUX）是一种能够将多个输入信号选中其中一个并输出的数字逻辑电路。
在数字电路中，MUX是一种广泛应用的电路之一，在数字信号处理、通信、计算机等领域都有着非常重要的作用。
二选一多路选择器通过一组控制信号，将多个输入信号中的一个输出到信号线上。
其结构通常由选择输入端、数据输入端和输出端组成。
多路选择器的输入端可选输入多个数据信号，由控制信号确定输出哪一个数据信号到输出端，因此多路选择器也称为“数据选择器”。
为了更好地理解多路选择器的原理，以下将多路选择器原理分为三个部分：1. 控制器多路选择器的控制器表示多路选择器的选择输入端，用于选择哪个输入端输出到输出端。
多路选择器的控制信号可以是一个或多个不同的信号，但这些信号所代表的值必须是二进制值。
多路选择器的控制器可以使用 AND 或 OR 门实现，当控制信号和输入信号同时为 1 时，对应输入信号会输出到输出线上。
2. 数据输入多路选择器的数据输入就是该选择器的多个输入端。
可以选择其中的一个输入端作为输出，这个输出端的值等于该输入端的值。
这些输入信号可以是数字信号、模拟信号或混合信号。
3. 输出多路选择器的输出端是计算机或其他设备使用的信号线。
多路选择器的输出值取决于选择输入端和输入端的状态。
当控制器的状态为0 时，多路选择器输出与第一个输入信号连接的值。
当控制器为 1 时，多路选择器输出与第二个输入信号相连的值。
这个选择过程由控制器完成。
综上所述，二选一多路选择器是一种能够将多个输入信号中的一个输出的数字逻辑电路。
其结构由选择输入端、数据输入端和输出端组成。
多路选择器通过一组控制信号，确定输出哪一个数据信号到输出端。
在数字信号处理、通信、计算机等领域中，多路选择器都有着广泛的应用，是非常重要的电路之一。
列表：1. 二选一多路选择器是什么？2. 多路选择器的控制器是如何实现的？3. 多路选择器的数据输入是什么？4. 多路选择器的输出是什么？5. 多路选择器在哪些领域有广泛的应用？。
电路中的多路选择器原理与应用
电路中的多路选择器原理与应用电路中的多路选择器（Multiplexer）是一种重要的数字电路元件，它能够从多个输入信号中选择出特定的信号输出。
多路选择器在现代电子设备中广泛应用，包括计算机、通信设备以及各种数据传输系统中。
本文将介绍多路选择器的基本原理及其应用。
多路选择器的基本原理是利用控制信号来选择输入信号中的一路输出。
它由多个输入信号、一个或多个控制信号以及一个输出信号组成。
最常见的多路选择器是2的n次方输入选择器，其中n表示控制信号的数量。
以4输入选择器为例，它有四个输入端（A、B、C、D）、两个控制信号端（S0、S1）以及一个输出端（Y）。
在多路选择器中，控制信号决定了输入信号中哪一路会被选中输出。
例如，当S0和S1都为0时，选择器会输出输入信号A；当S0为0，S1为1时，选择器会输出输入信号B；当S0为1，S1为0时，选择器会输出输入信号C；当S0和S1都为1时，选择器会输出输入信号D。
这样，利用不同的控制信号组合就可以选择出不同的输入信号。
多路选择器的应用非常广泛。
在计算机中，多路选择器被用于选择存储器中的不同地址以读取或写入数据。
它还被用于处理器的指令执行过程中，帮助指令选择不同的操作数或执行路径。
此外，多路选择器还可以用于数据交换系统中，帮助选择不同的信道进行数据传输。
在通信设备中，通过多路选择器的选择，可以实现不同用户之间的数据分发和转接。
总之，多路选择器在数字电路中起到了关键的作用，为电子设备的高效运行提供了支持。
除了基本的多路选择器，还有一种衍生的多路选择器——译码器。
译码器是一种更加简化和高度集成的多路选择器，它通过控制信号将输入信号映射到唯一的输出信号。
译码器被广泛应用于地址译码、数码管显示及编码解码等场景。
总之，多路选择器作为一种重要的数字电路元件，在现代电子设备中发挥着重要的作用。
它不仅解决了信号选择的问题，还增强了电路的灵活性和可扩展性。
多路选择器的应用领域非常广泛，包括计算机、通信设备以及各种数据传输系统中。
16选1多多路数据选择器设计
EDA实验报告课程名称EDA 实验项目16选1多多路数据选择器设计物电学院班姓名同组实验者指导老师1.实验目的1.掌握组合逻辑电路的设计方法；2.熟悉并行信号赋值语句；2. 实验条件1.输入：拨码开关；2.输去：发光二极管；芯片：epm7128slc84-15；3. 实验内容1.设计并实现16选1数据选择；4.实验原理EN=1时，关闭导通。
EN=0时，工作正常。
2.VHDL程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY AAA ISPORT(SEL:IN STD_LOGIC_VECTOR(3 DOWNTO 0); DATA:IN STD_LOGIC_VECTOR(15 DOWNTO 0); EN:IN STD_LOGIC;OUTPUT:OUT STD_LOGIC);END ENTITY AAA;ARCHITECTURE MIH OF AAA ISSIGNAL OUTTEN:STD_LOGIC;BEGINOUTTEN<=DATA(0) WHEN SEL="0000" ELSEDATA(1) WHEN SEL="0001" ELSEDATA(2) WHEN SEL="0010" ELSEDATA(3) WHEN SEL="0011" ELSEDATA(4) WHEN SEL="0100" ELSEDATA(5) WHEN SEL="0101" ELSEDATA(6) WHEN SEL="0110" ELSEDATA(7) WHEN SEL="0111" ELSEDATA(8) WHEN SEL="1000" ELSEDATA(9) WHEN SEL="1001" ELSEDATA(10) WHEN SEL="1010" ELSEDATA(11) WHEN SEL="1011" ELSEDATA(12) WHEN SEL="1100" ELSEDATA(13) WHEN SEL="1101" ELSEDATA(14) WHEN SEL="1110" ELSEDATA(15) WHEN SEL="1111" ELSE'0';WITH EN SELECTOUTPUT<=OUTTEN WHEN '0','Z' WHEN OTHERS;END ARCHITECTURE MIH;5 .实验结果1.锁定管脚2.仿真结果。
数据选择器
数据选择器
数据选择器又名多路选择器，简称MUX，其功能是能从多个 数据输入通道中，按要求选择其中一个通道的数据传送到输出通 道中，类似于如图3-42所示的单刀多掷开关。
图3-42 单刀多掷开关
1．4选1数据选择器
如图3-43所示为4选1数据选择器。其中D0 ，D1 ，D2 ，D3 为 4个输入信号；A0 ，A1 为2个地址输入信号； 为输出信号。
例3.3.7 用数据选择器实现函数 F2 BC ABC D ABC D ABCD ABCD 。
解：
将函数整理后，可得
F2 BC ABC D ABC D ABCD ABCD ABC D ABCD ABCD ABC D ABCD ABC D ABC D ABCD ( ABC)D ( ABC)D (ABC)(D D) (ABC) 0 ( ABC)D ( ABC)D (ABC)(D D) (ABC) 0
2．8选1数据选择器
如图3-44所示为8选1数据选择器74LS151的逻辑符号图。
图3-44 集成8选1数据选择器74LS151图形符号
根据数据选择器的定义，可列出8选1数 据选择器的真值表，如表3-24所示。
输入
输出
S
A2
A1
A0
Y
Y
1
×
×
×
0
1
0
0
0
0
D0
D0
0
0
0
1
D1
D1
0
0
1
0
D2
D2
D1 A2 A1 A0
D7 A2 A1 A0
Y D0 A2 A1 A0 D1 A2 A1 A0 D7 A2 A1 A0
3．集成数据选择器
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于FPGA的多路数据采集器的设计李庭武李本印（陇东学院电气工程学院，甘肃庆阳745000）摘要：数据采集是从一个或多个信号获取对象的过程，它是计算机与外部物理世界连接的桥梁，尤其在恶劣的数据采集环境中得到广泛应用。
本课题主要研究利用FPGA把采集到的八路模拟信号电压分别转换成数字信号，在数码管上实时显示电压值，并且与计算机运行的软件示波器连接，实现电压数据的发送和接收功能。
关键词：FPGA；模数转换；数码显示管；键盘；设计Design of multi-channel data terminal Based on FPGALi Tingwu Li Benyin(Electrical Engineering College, Longdong University, Qingyang 745000, Gansu, China)Abstract: Data acquisition is a process that access to the object from the one or more signal, it is the bridge between the computer and the external physical world, and especially widely applied in data acquisition in harsh environment . This essay mainly studies on the usage of FPGA to collect the eight analog signals that are converted to digital voltage signal, digital tube display real-time voltage value. Connecting with the computer running software oscilloscope so that to realize the voltage data sending and receiving function.Keywords: FPGA; analog-to-digital converting chip; digital display tube; keyboard; design0 引言20世纪以来，数字信号处理技术已逐渐渗透到通信、家电、军事等各个应用领域。
数据采集系统由数据输入通道，数据存储与管理，数据处理，数据输出及显示五个部分组成。
本设计以FPGA 为控制核心，通过模数转换器（ADC0809）对0~7通道的数值进行循环检测，实现多路数据采集的目的。
若需要对数据进行处理时，通过切换键将控制单元的功能转换到数据处理功能，将采集到的电参量信号进行转换、放大、滤波、调零等处理，使之成为适合A/D 或者显示记录仪器所需要的电压信号并应用数码管将其显示出来或上传至计算机。
由于整个系统的控制采用FPGA 实现，因此可以依据现场的具体情况，对此系统进行修改、调试，故其具有组织方式灵活的特点。
适合用在要求采集通道多、精度高，但速率不高的数据采集中，是一种比较理想的实时数据采集系统。
1系统设计系统设计框图如图1.1所示，数据采集器的第一路输入自制1~5V 直流电压，第2~7路分别输入来自直流电源的5V 、4V 、3V 、2V 、1V 、0V 直流电压（各电压可由分压器产生，不要求精度），第8路备用。
各路模拟信号分别转换为8位二进制数字信号。
用串行码送入传输线路。
主控器串行传输线路对各路数据进行采集和显示。
采集方式包括循环采集（即1路、2路、……8路、1路……）和选择采集（任意一路）。
显示部分能同时显示地址和相应的数据。
利用电路补偿提高电阻变化与输出电流电压变化的线性关系。
基于FPGA 的I/O 端口多、频率高，低功耗等优点，适用于有严格时序要求的多路数据采集系统，本设计采用FPGA 构建多路数据采集系统核心控制电路，主要完成A/D 转换及数据的采集、传输。
FPGA 采用虚拟的ADC 接口与ADC0809进行通信。
FPGA 与ADC0809之间的通信可以采用中断方式，当数据转换好以后，BUSY 引脚由高电平变为低电平从而产生中断信号。
同样也可采用查询方式，不断查询ADC0809的通信寄存器的BUSY 位是否为0，如果为0，则将数据缓冲器中的数据保存到数组中。
本系统采用中断方式，FPGA 与ADC0809之现场信号产生器八路数据采集器主 控 器 地址显示数码显示图1.1系统原理框图 地址 数据 时钟间的通信采用四线连接方式。
ADC0809主要包括5个信号：CS ，BUSY ，DIN, D0UT ，SCIK 。
其中，CS 接地，使ADC0809总处于选通状态。
由于选择中断方式，所以BUSY 与串行数据转并行数据模块的复位信号reset 连接。
DCIK 的输入是分频模块提供的lkHz 的频率。
DOUT 与串行数据转并行数据模块的输入El 连接。
AINl/AIN2：通道和模式寄存器；st6：将20H 写进模式寄存器中，选择自校准再恢复模式；st7：将0CH 写进通信寄存器中，选择了AIN1/AIN2通道和下一次操作读通信寄存器的0/DRDY 位；st8：读通信寄存器的0/DRDY 位；st9：将5CH 写进通信寄存器，选择AIN1/AIN2通道和下一次读数据寄存器中的数据；stl0：读数据寄存器中的值ADC0809工作状态控制。
用键盘进行控制采集通道的选择，4-F 键为功能键，4-E 键为复位键，F 键为确认键，1－3键为通道选择键。
当按下“1” 键选通ADC0809的1通路将实时采集到电压值通过模数转换并送到FPGA 进行处理处理，显示出此时的数据和地址值。
当按下“2” 键选通ADC0809的2通路将实时采集到电压值通过模数转换并送到FPGA 进行处理处理，显示出此时的数据和地址值。
当按下“3” 键选通ADC0809的3通路将实时采集到的电压值通过模数转换并送到FPGA 进行处理，显示出此时的数据和地址值。
在显示出各通路采集到的电压值和地址值的同时还实现了与PC 机的串行通信。
ADC0809与FPGA 是总线连接方式，端口地址为0x7fff 。
在通路选定后，转换开始时变低，只有在EOC 变为高电平是转换才结束，继而从端口读出相应的值。
多路数据采集系统采用ADC0809模数转换器作为数据采集单元和FPGA 来对它们进行控制,不仅具有控制方便、简单和灵活性大等优点,而且可以大幅度提高采集数据的灵敏度及指标。
多路数据采集系统就是通过键盘控制选择通路，将采集到的电压模拟两转换成数字量实时的送到FPGA 里处理从而显示出采集电压和地址值。
2硬件设计2.1 正弦信号发生器自制的正弦信号波发生器如图3.1所示。
它由方波发生器、三角波发生器和低通滤波器组成，1O U 输出正弦波，3441R R RC f ⨯=, 321843218432184100K50K2K10K0.01uF0.47u F100KR22K6KR12K Uo1+15V+15V+15V-15V-15V-15V图 2.1 正弦信号发生4R 电位器调节输出正弦波的频率，使频率200Hz ~2KHz 范围内变化，再经过频率电压变换后输出相应1~5V 直流电压（200Hz 对应1V ，2KHz 对应5V ）。
2.2 加法器使用加法器的目的是使200Hz 对应1V ，2KHz 对应5V ，如图3.2所示。
2.3 模数转换器ADC 的功能是将输入模拟量转换位与其成比例的数字量，它是智能化测量控制仪表的一种重要组成器件。
ADC0809 八位逐次逼近式A/D 转换器是一种COMS 器件，它由8路模拟开关、地址锁存与译码器、比较器、8位开关树型D ／A 转换器、逐次逼近 寄存器、三态输出锁存器等其它一些电路组成。
因此，ADC0809可处理8路模拟量输入，且有三态输出能力，既可与各种微处理器相连，也可单独工作。
输入输出与TTL 兼容。
八路转换开关能直接连通八个单模拟信号中的任何一个。
其内部结构如图 3.3所示。
ADC 芯片的启动转换信号有电平和脉冲两种型式。
设计时应特别注意，对要求用电平启动转换的芯片，如果在转换过程中撤去电平信号，芯片将停止转换而得到错误的结果。
ADC 转换完成后，将发出结束信号，以示主机可以从转换器读取数据。
结束信号也用来向CPU 发出申请。
CPU 响应中断后，在中断服务子程序中读取数据。
也可用延时等待和查询转换是否结束的方法来读取数据。
2.4电源模块设计使用的电源是自制的5V 直流稳压电源，原理图如图 3.4所示。
根据以上设计中FPGA 工作电压的要求，需要稳压电源输出+5V 直流电。
因三端稳压器具有结构简单、外围8路模拟开 关地址锁存与译码器 比较器控制电路SAR树状开关三 态 输 出 锁 存 器256电阻阶梯图2.3 ADC0809内部结构TDVinVoutGND1000uF 50VC1100uF 35VC30.33uFC20.1uFC4100RL U1U2+5V LM7805图2.4 稳压电源原理图图2.2 加法器10KR110KR282KR39.1KR410KR585326741UA741MN U1+15-15+5Uo2Uo3元器件少、性能优良、调试方便等显著优点，本设计中采用三端稳压块LM7805，电源经1000uF 电解并并联0.1uF 电容依次滤掉各种频率干扰后输出，输出电压直流性能好，实测其纹波电压很小。
集成稳压块LM7805 输出电压+5V ，输出电流1.5A ，安装时要加散射器片。
电源变压器选40W 、5V 输出变压器。
2.5 FPGA 接口电路F PGA 是基于SRAM 型结构的，其本身并不能固化程序。
因此，FPGA 需要一片Flash结构的配置芯片来储存逻辑配置信息，用于对FPGA 进行上电配置。
其中MSEL[1:0]：用于选择配置模式。
FPGA 有多种配置模式，比如主动、被动、快速、正常、串行、并行等，可以由此管脚进行选择。
DATA0：FPGA 的串行数据输入，连接至配置器件的串行数据输出管脚。
DCLK ：FPGA 的串行时钟输出，为配置器件提供串行时钟。
nCSO （I/O ）：FPGA 片选信号输出，连接至配置器件的nCS 管脚。
ASDO （I/O ）：FPGA 串行数据输出，连接至配置器件的ASDI 管脚。
nCEO ：下载链器件使能输出，在一条下载链中，当第一个器件配置完成后，此信号将使能下一个器件开始进行配置，下载链的最后一个器件的nCEO 应悬空。
nCE ：下载链器件使能输入，连接至上一个器件的nCEO ，下载链的第一个器件的 nCE 接地。