16数据选择器
组合逻辑电路
组合逻辑电路一、单选题(每题1分)1.一个16路数据选择器，其地址输入（选择控制输入）端有 4 __ 个。
A 16个B 2个C 4个D 8个2.能完成两个1位二进制数相加并考虑到低位来的进位的电路称为。
A 编码器B 译码器C 全加器D 半加器3.在组合逻辑电路的常用设计方法中，可以用来表示逻辑函数。
A 真值表B 状态表C 状态图D 特性方程4.一个8路数据选择器，其地址输入（选择控制输入）端有。
A 1个B 2个C 3个D 4个5.一个32路数据选择器，其地址输入（选择控制输入）端有。
A 2个B 3个C 4个D 5个6.在下列逻辑电路中，不是组合逻辑电路的有。
A 译码器B 编码器C 全加器D 寄存器7.在下列电路中，只有属于组合逻辑电路。
A 触发器B 计数器１C 数据选择器D 寄存器8.用代码代表特定信号或者将代码赋予特定含义的过程称为。
A 译码B 编码C 数据选择D 奇偶校验9.由与非门构成的基本RS触发器的输入端为R、S，则其约束条件为。
A RS=0B R+S=1C RS=1D R+S=0二、判断题(每题1分)1.欲实现一个三变量组合逻辑函数，应选用下列选项中的C。
（）A 编码器B 译码器C 数据选择器D2.如需要判断两个二进制数的大小或相等，可以使用下列选项中的C。
（）A 译码器B 编码器C 数据选择器D 数据比较器3.用代码代表特定信号或者将代码赋予特定含义的过程称为下列选项中的C。
（）A 译码B 编码C 数据选择D 奇偶校验4.通过四位数值比较器HC85比较两数的大小时,在A3 =B3、A2=B2情况下,如果A1>B1,则输出F(A>B〉=1,F(A<B)=F(A=B)=0。
( )5.一个班级有78位学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少7位二进制数才能满足要求。
（）6.半导体数码管的每个显示线段都是由下列选项中的C构成的A 灯丝B 发光二极管C 发光三极管D 熔丝２３7. 在二进制译码器中，若输入有4位代码，则输出信号数应选用下列选项中的C 。
课程设计报告：16选1选择器---数字逻辑课程设计
课程设计报告课程名称数字逻辑课程设计课题任务一 16选1选择器设计课题任务二 JK触发器的设计专业网络工程班级 1102 学号 21 姓名张宏磊指导教师刘洞波陈华光陈多2012年 12月 27日课程设计任务书课程名称数字逻辑课程设计课题任务一 16选1选择器设计课题任务二 JK触发器的设计专业班级网络工程学生姓名 1102 学号 21 指导老师刘洞波邓作杰陈多审批任务书下达日期： 2012年 12月 27日任务完成日期：2013年 01月 11日目录一、16选1选择器的功能...................................1．函数真值表.............................................2．函数电路图.............................................3．函数表达式.............................................二、详细设计..............................................1．创建项目................................................ 2．VHDL文本设计语言输入...................................3．编译功能界面............................................4．编译成功................................................5. 打开波形编辑器窗口.......................................6.对应结点查找..............................................7.综合编译形成网表..........................................三、程序功能调试............................................1．进入波形仿真功能.........................................2．给定输入信号.............................................3．进行时序仿真.............................................4．生成波形图...............................................四、心得体会...............................................------------------------------------------------------------------一、JK触发器的主要功能....................................1．特性方程................................................ 2．真植表.................................................. 3．函数逻辑电路图..........................................二、详细设计................................................. 1．创建项目..........................................2．输入文本语言程序进行编译................................. 3．编译成功，选择波形编辑器功能............................. 4．进行仿真设置............................................. 5．查找对应结点............................................ 6．形成综合后网表...........................................三、程序功能调试............................................ 1．给定输入................................................. 2．进入波形仿真............................................. 3．形成仿真波形.............................................四、心得体会................................................五、附录................................................... 1．16选1选择器设计源代码.................................. 2．JK触发器设计源代码...................................... 3．参考书目................................................ 4．课程设计评分表..........................................一、16选1选择器的主要功能数据选择器是常用的组合逻辑部件之一。
数字电路-练习
数字电路-练习B(总16页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--数字电子技术练习一、填空题1.=⊕⊕⊕A偶数个A A A ① 。
2.逻辑函数F=A +B+C D 的反函数F = ① ，对偶式为 ② 。
触发器的特征方程为 ① ，JK 触发器的特征方程为② 。
4.构造一个模10计数器需要 ① 个状态， ② 个触发器。
5.将JK 触发器的J 端和K 端连在一起，就得到了 ① 触发器。
6. ① 型触发器克服了空翻现象。
的清零端是异步清零，则下图构成 ① 进制计数器。
1. ① 02. ①)(D C B A +⋅⋅ ②)(D C B A +⋅⋅3. ①D Q = ②n n Q K Q J Q +=4. ① 10 ② 45. ① T6. ① 边沿7. ① 641.进制转换(31)10 = ① 2 = ② 16。
2.逻辑函数的表示方法有 ① 、卡诺图、函数式、 ② 和波形图。
触发器的特性方程是： ① ，T 触发器的特性方程=+1n Q ② 。
4.下图(a)、(b)所示的组合逻辑电路，已知(a)中为TTL 门电路，（b ）中为OC 门，它们的输出表达式Y 1 = ① ，Y = ② 。
(a)(b)5.译码集成电路74LS138的地址码有 ① 个，译码输出端的个数有 ② 个。
6.某加计数器是由74LS161构成的十进制计数器，设初始状态Q 3Q 2Q 1Q 0 = 0000，当采用同步归零方式时其最后一个状态是 ① ，当采用异步归零方式时其最后一个状态是 ② 。
1. ① 11111 ② 1F 2. ① 真值表 ② 逻辑图 （可对调） 3. ①0,1=+=+RS Q R S Q n n ② n n Q T Q T + 4. ① A ② CD AB CD AB +⋅或5. ① 3② 8 6. ① 1001 ② 1010CP 1Q 0 Q 1 Q 2 Q 3 CP 1 CPCP 074LS290(个位)Q 0 Q 1 Q 2 Q 3CP 074LS290(十位)S 9A S 9B R 0A R 0BS 9A S 9B R 0A R 0B&1.进制转换：（）10 = ① 2 ，（1F ）16 = ② 2。
16数据选择器.
19.03.2019
2
3.4
数据选择器
在多路数据传送过程中，能够根据需要 将其中任意一路挑选出来的电路，叫做数据 选择器，也称为多路选择器,其作用相当于多 路开关。
常见的数据选择器有四选一、八选一、
十六选一电路。
19.03.2019
3
3.4.1
数据选择器的工作原理
以四选一数据选择器为例。 (1) 四选一数据选择器的逻辑电路图 Y ( A , A ) S ( m D m D m D m D ) 1 0 0 0 1 1 2 2 3 3 输出端
地址 输入端
数据 输入端
19.03.2019
控制 输入端
四选一数据选择器电路
4
图3-18
Y ( A , A ) S ( m D m D m D m D ) 1 0 0 0 1 1 2 2 3 3
(2)四选一数据选择器的功能表 输入 S A1 A0 0 1 1 1 1
19.03.2019
19.03.2019
8
输出需适当处理（该例接或门）
仿真
19.03.2019
扩展位 接 A3 =1时，片Ⅰ禁止，片Ⅱ工作 图3-20 用74LS151 构成十六选一数据选择器 控制端 A3 =0时，片Ⅰ工作，片Ⅱ禁止
9
2． 实现组合逻辑函数 组合逻辑函数 8选 1
F ( A , B , C ) m ( i 0 ~ 7 ) i
Y (A ,A ,A ) m 2 1 0 iD i
i 0
7
4选 1
Y(A ,A m 1 0) iD i
i 0
3
比较可知，表达式中都有最小项mi，利用数 据选择器可以实现各种组合逻辑函数。
74ls150
推荐工作条件：
逻辑图
电源电压 Vcc
输入高电平电压 VIH 输入低电平电压 VIL 输出高电平电流 IOH 输出低电平电流 IOL
CT54150/CT74150
单位
最小
额定 最大
54 4．5 74 4．75
5
5．5
V
5
5．25
2
V
0.8
V
800 µA
16
mA
三毛电子世界
三毛电子世界
68
mA
【1】：测试条件中的“最大”和“最小”用推荐工作条件中的相应值。
动态特性（TA＝25℃）
参数【2】
测试条件
TPLH TPHL TPLH TPHL TPLH TPHL
ABCD->E (3 级)
STROBE->W (3 级)
ABCD->W
Vcc=5V CL=15pF RL=400Ω
【2】：TPLH 输出由低电平到高电平传输延迟时间
TPHL 输出由高电平到低电平传输延迟时间
‘150 最大 25 38 21 30 20
11
单位 ns ns ns
三毛电子世界
Vcc=最大 VI=5.5V
Vcc=最大 VIH=2.4V
`S150 最小 最大 2.1
0.1 1 40
单位 V V mA
μA
VIL 输入低电平电流
Vcc=最大 VIL=0.4V
-1.6
mA
IOS 输出短路电流
Vcc=最大
54 -20 -55 mA
74 －18 -55
Icc 电源电流
Vcc=最大,STORBE 和 ABCD 接 4.5V, 所有 E 开路
数电题目
一、 填空题1.二进制数是以2为基数的计数体制，十六进制数是以16为基数的计数体制。
2.二进制数只有0和1两个数码，其计数的基数是2，加法运算的进位规则为逢二进一。
3.逻辑函数表达式有标准与—或式（最小项）和标准或—与式（最大项）两种标准形式。
4.逻辑代数中的三条重要规则是代入规则、反演规则、对偶规则。
5.编码器是对输入信号进行编码的电路，优先编码器只对优先级别高的输入信号进行编码。
二．选择题1.一个输入为A 、B 的两输入端与非门，为保证输出低电平，要求输入为（ D ）A 、A=1、B=0B 、A=0、B=1C 、A=0、B=0D 、A=1、B=12、（背）已知输入A 、B 和输出Y 的波形图如图所示，能实现此波形的门电路是（ D ）A 、与非门B 、或非门C 、异或门D 、同或门Y=AB+AB=A B...J 点点点’3、二 - 十进制编码器的输入编码信号应有（ D ）10个信号输入端和4个输出端A 、2个B 、4个C 、8个D 、10个4、要使由或非门组成的保持原状态不变，R D 和S D 端输入的信号应取（A ）A 、0==S R D DB 、R D =0、S D =1C 、1==S RD D D 、01==S R D D 、5、如果将边沿D 触发器的Q 端和D 端相连，则Q 端输出脉冲的频率为输入时钟 脉冲CP 的（ A ）A 、二分频B 、二倍频C 、四倍频D 、不变三、简答题1、试分析如图所示电路为几进制计数器。
写出它的输出方程、驱动方程、状态方程、列出状态转换真值表，并画出时序图。
2.试用CT74LS161的异步清零和同步指数功能构成下列计数器：（1）十一进制计数器；（2）六十进制计数器（3）一百进制计数器答案如下：一、1. 2 162. 0,1,2，逢二进一3. 标准与-或式，标准或-与式4. 代入规则，反演规则，对偶规则5. 输入信号，优先级别高的输入信号二、1-5 DDDAA三、1.解：2解：解：（1）用CT74LS161构成十一进制计数器。
2018数字电子技术基础练习题(答案)
一、填空题1.（10001001.01）2=（ 137.25）10=（000100110111.00100101 ）8421BCD 。
2.(C5)16 ，（188）10, (10111100)2中最大数为_(C5)16_,最小数为（188）10, (10111100)2。
3.（10001011.011）2=（213.3）8=（8B.6）16。
4. 二进制数+1100110的原码为01100110,反码为01100110,补码为01100110。
5. 逻辑函数L =A B̅C +A +B +C = 1 。
6.写出下面逻辑电路图的逻辑表达式 Z =A⨁B +C 。
7.逻辑函数D C B A F ++=的反函数F ＝ AB̅(C +D ̅) 。
8. 主从型RS 触发器也称为 脉冲 RS 触发器，其特性方程 Q n+1= S+R ̅Q n 。
9.某计数器状态转换图如图1,该电路为__5_进制计数器，容量为 5 。
10.若要对70个编码对象进行编码，则至少需要 7 位二进制代码编码。
11．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出01234567Y Y Y Y Y Y Y Y 应为 10111111 。
12.一个8选1的多路选择器（数据选择器），应具有 3 个地址输入端。
13. 一个16选一的数据选择器，其地址输入（选择控制输入）端的个数是 4 。
14.有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是 1011-0110-1100-1000-0000 。
15． 有一个4位的D/A 转换器，设它的满刻度输出电压为10V ，当输入数字量为1101时，输出电压为 8.125V 。
二、计算题1.用二进制补码计算下列各式： （1）11101-11011 （2）-0011-10012.用卡诺图化简下列逻辑函数为最简与—或表达式： （1）{Z =AB A B C A B C +••+••BC =0（2）Y (A,B,C,D )=∑m(1,3,8,9,10,11,14,15)（1）解：真值表 卡诺图化简A B C Z0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 × 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 ×表达式: Z=C B A B A ++ （2）解：3.下图电路中，G 1和G 2为OC 与非门，输出为线与结构。
数字电路题
一、多项选择题1．下列表达式中不存在竞争冒险的有A. B. C.D.2．若在编码器中有50个编码对象，则要求输出二进制代码位数为位。
A.5B.6C.10D.503.一个16选一的数据选择器，其地址输入（选择控制输入）端有个。
A.1B.2C.4D.164.下列各函数等式中无冒险现象的函数式有A. B.C. D.5．函数，当变量的取值为( )时，将出现冒险现象。
A.B=C=1B.B=C=0C.A=1，C=0D.A=0，B=0 6．四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻辑表达式为Y=A. B.C. D.7.一个8选一数据选择器的数据输入端有( )个。
A.1B.2C.3D.4E.88．在下列逻辑电路中，不是组合逻辑电路的有( )。
A.译码器B.编码器C.全加器D.寄存器9．八路数据分配器，其地址输入端有( )个。
A.1B.2C.3D.4E.8 10．组合逻辑电路消除竞争冒险的方法有( )。
A. 修改逻辑设计B.在输出端接入滤波电容C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰11．101键盘的编码器输出( )位二进制代码。
A.2B.6C.7D.8 12．用三线-八线译码器74LS138实现原码输出的8路数据分配器，应:A. B.C. D.13．以下电路中，加以适当辅助门电路，( )适于实现单输出组合逻辑电路。
A.二进制译码器B.数据选择器C.数值比较器D.七段显示译码器14．用四选一数据选择器实现函数，应使:A. B.C. D.15．用三线-八线译码器74LS138和辅助门电路实现逻辑函数，应：A. B.C. D.二、判断题正确错误1.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。
2.编码与译码是互逆的过程。
3.二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。
4.液晶显示器的优点是功耗极小、工作电压低。
5.液晶显示器可以在完全黑暗的工作环境中使用。
6.半导体数码显示器的工作电流大，约10mA左右，因此，需要考虑电流驱动能力问题。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2020/3/6
An
Bn
Cn1
18
由真值表写 最小项之和 式，再稍加
变换得：
An Bn Cn-1 000 001 010 011 100 101 110 111
Sn Cn 00 10 10 01 10 01 01 11
Cn AnBnCn1 An BnCn1 AnBn
( An Bn )Cn1 AnBn
2020/3/6
19
Sn An Bn Cn1
由表达式得
Cn ( An Bn )Cn1 AnBn 逻辑图：
仿真
图3-22 全加器
2020/3/6
（a）电路图 （b）逻辑符号
20
3.5.2 多位加法器
全加器可以实现两个一位二进制数的相加， 要实现多位二进制数的相加，可选用多位加法器 电路。
表3-13 74LS85的功能表
入
级联输入
A1，B1 ×
A0，B0 ×
IA＞BIA＜B IA = B ×××
×
×
×××
×
×
×××
×
×
×××
10
×
×××
01
×
×××
A1 = B1 A1 = B1 A1 = B1 A1 = B1 A1 = B1 A1 = B1
10 01 A0 = B0 A0 = B0 A0 = B0 A0 = B0
名称 10线-4线优先编码器 8线-3线优先编码器 8线-8线优先编码器 4线-10线译码器 4线-16线译码器 七段显示译码器 七段显示译码器 七段显示译码器
七段显示译码器 16选1数据选择器 8选1数据选择器 双4选1数据选择器 8选1数据选择器 4位数值比较器 8位数值比较器
主要功能
BCD输入 BCD输入、开路输出 BCD输入、开路输出 BCD输入、带上拉电阻 BCD输入、OC输出 反码输出 原、反码输出
ABC F 000 1 001 0 010 0 011 1 100 0 101 1 110 0 111 1
2020/3/6
13
例3-6 试用八选一电路实现三变量多数表决电路。
解：假设三变量为A、B、C，表决结果为F，则
真值表如表3-11所示。 A B C F
000 0
001 0
010 0
011 1
2020/3/6
17
An Bn Cn-1 000
Sn Cn 00
001
10
010
10
由真值表写
011
01
最小项之和
100
10
式，再稍加
101
01
变换得：
110
01
111
11
Sn An BnCn1表3A-1n2Bn全C加n器1 的A真n值B表n Cn1 AnBnCn1
An (Bn Cn1) An (Bn Cn1)
输出端
地址 输入端
2020/3/6
数据 输入端
图3-18
四选一数据选择器电路
控制 输入端
4
Y ( A1, A0 ) S(m0 D0 m1D1 m2 D2 m3D3)
(2)四选一数据选择器的功能表
输入 S A1 A0 0 ××
输出 Y 0
3
Y (A1, A0 ) S mi Di
(1)A＞B：只有当A=1、B=0时，A＞B才为真；
(2)A＜B：只有当A=0、B=1时，A＜B才为真；
(3)A = B：只有当A=B=0或A=B=1时，A = B才为真。
A
B
YA>B
YA<B
YA=B
0
0
0
0
1
0
1
0
1
0
1
0
1
0
0
1
1
0
0
1
2020/3/6
24
如果要比较两个多位二进制数A和B的大小？ 必须从高向低逐位进行比较。 2. 四位数值比较器74LS85
3.5 加法器
算术运算是数字系统的基本功能，更是计算机
中不可缺少的组成单元。本节介绍实现加法运算的
逻辑电路。
3.5.1 全加器
本章的3.1节讨论过半加器电路，它是不考虑
低位进位的加法器。
全加器能把本位两个加数An 、 Bn 和来自低位 的进位Cn-1三者相加，得到求和结果Sn 和该位的进 位信号Cn 。
22
多位加法器除了可以实现加法运算功能之外， 还可以实现组合逻辑电路。
例：将8421BCD码转换成余3码。 余3码＝8421BCD码＋3(即0011)
余3码
仿真
8421BCD码
0011
图3-24 由74LS283构成的代码转换电路
2020/3/6
23
3.6 数值比较器
数值比较器：能够比较数字大小的电路。 1.两个一位数A和B相比较的情况：
3.4 数据选择器
结束
3.4.74LS151
3.4.3 应用举例
3.5 加法器
3.5.1 全加器 3.5.2 多位加法器
3.6 数值比较器
2020/3/6
1
复习
LED数码管有哪两种形式 ？ 高电平有效的七段显示译码器应驱动哪种 LED数码管？
级联 输入
2020/3/6
图3-25 74LS85的逻辑符号
便于 功能 扩展
25
A3，B3
10 01 A3 = B3 A3 = B3 A3 = B3 A3 = B3 A3 = B3 A3 = B3 A3 = B3 A3 = B3 A3 = B3 A320=20/B3/63
输 A2，B2
× ×
10 01 A2 = B2 A2 = B2 A2 = B2 A2 = B2 A2 = B2 A2 = B2 A2 = B2 A2 = B2
3
4选1
Y (A1, A0) mi Di
i 0
比较可知，表达式中都有最小项mi，利用数 据选择器可以实现各种组合逻辑函数。
2020/3/6
10
例3-5 试用八选一电路实现
F ABC ABC ABC ABC
解：将A、B、C分别从A2、A1、A0输入，作为 输入变量，把Y端作为输出F。因为逻辑表达式中的 各乘积项均为最小项，所以可以改写为
2020/3/6
2
3.4 数据选择器
在多路数据传送过程中，能够根据需要 将其中任意一路挑选出来的电路，叫做数据 选择器，也称为多路选择器,其作用相当于多 路开关。
常见的数据选择器有四选一、八选一、 十六选一电路。
2020/3/6
3
3.4.1 数据选择器的工作原理
以四选一数据选择器为例。
Y ( A(11,)A四0 )选一S数(m据0选D择0 器m的1逻D1辑电m路2图D2 m3D3 )
i 0
100
D0
101
D1
110
D2
111
D3
表3-9 四选一数据选择器的功能表
2020/3/6
5
3.4.2 八选一数据选择器74LS151
图3-19 74LS151的逻辑符号
三个地址输入端A2、A1、A0， 八个数据输入端D0~D7， 两个互补输出的数据输出端Y和Y，
一个控制输入端S。
2020/3/6
主要功能 BCD输出
有地址锁存 锁存输出、BCD输入 BCD输入、驱动液晶显示 器BCD输入、有选通、锁存
BCD输出
29
作业题
3-6
2020/3/6
30
2020/3/6
15
思考：
若用8选1实现4变量的函数，
或者用4选1实现3变量的函数，
即地址输入端的个数比变量个数小1，
如何实现？如：
ABC
F
000
1
001
0
010
0
011
1
100
0
101
1
110
0
2020/3/6
111
1
输入
输出
S A1 A0
Y
0 ××
0
100
D0
101
D1
110
D2
111
D3
16
F ( A, B, C) m0 m3 m5 m7
根据八选一数据选择器的功能，令
2020/3/6
11
D0 = D3 =D5 =D7 =1
D1 = D2 =D4 =D6 =0 S＝0 具体电路见图3-21：
仿真
图3-21 例3-5电路图
2020/3/6
12
真值表对照法
注意变量 高低位顺序！
仿真
2020/3/6
扩展位 接
图3-2控0 制用端74LS15A13构=成1时十六，选片一Ⅰ数禁据止选，择器片Ⅱ工作
A3 =0时，片Ⅰ工作，片Ⅱ禁止 9
2． 实现组合逻辑函数
组合逻辑函数 F(A, B,C) mi (i 0 ~ 7)
7
8选1
Y (A2, A1, A0) mi Di
i 0
××× ×××
100 010 001 ××1
输出 FA＞BFA＜BFA = B
100 010 100 010 100 010 100 010 100 010 001 001
26
3. 部分常用的MSI组合逻辑电路的型号、名称和 主要功能表
表2-14
2020/3/6
27
型号 74LS147 74LS148 74LS149 74LS42 74LS154 74LS46 74LS47 74LS48 74LS49 74LS150 74LS151 74LS153 74LS251 74LS85 74L2S02806/36/6