计算机系统结构 第三章(习题解答)
1. 什么是存储系统？对于一个由两个存储器M 1和M 2构成的存储系统，假设M1的命中率为h ，两个存储器的存储容量分别为s 1和s 2，存取时间分别为t 1和t 2，每千字节的成本分别为c 1和c 2。
⑴ 在什么条件下，整个存储系统的每千字节平均成本会接近于c 2？ ⑵ 该存储系统的等效存取时间t a 是多少？⑶ 假设两层存储器的速度比r=t 2/t 1，并令e=t 1/t a 为存储系统的访问效率。
试以r 和命中率h 来表示访问效率e 。
⑷ 如果r=100，为使访问效率e>0.95，要求命中率h 是多少？⑸ 对于⑷中的命中率实际上很难达到，假设实际的命中率只能达到0.96。
现在采用一种缓冲技术来解决这个问题。
当访问M 1不命中时，把包括被访问数据在内的一个数据块都从M 2取到M 1中，并假设被取到M 1中的每个数据平均可以被重复访问5次。
请设计缓冲深度（即每次从M 2取到M 1中的数据块的大小）。
答：⑴ 整个存储系统的每千字节平均成本为：12s 1s 2c 2s 1s 1c 2s 1s 2s 2c 1s 1c c ++⨯=+⨯+⨯=不难看出：当s1/s2非常小的时候，上式的值约等于c2。
即：s2>>s1时，整个存储器系统的每千字节平均成本会接近于c2。
⑵ 存储系统的等效存取时间t a 为：2t )h 1(1t h t a ⨯-+⨯=⑶r)h 1(h 1t )h 1(t h t t t e 211a 1⨯-+=⨯-+⨯==⑷ 将数值代入上式可以算得：h>99.95% ⑸通过缓冲的方法，我们需要将命中率从0.96提高到0.9995。
假设对存储器的访问次数为5，缓冲块的大小为m 。
那么，不命中率减小到原来的1/5m ，列出等式有：m596.0119995.0--= 解这个方程得：m=16，即要达到⑷中的访问效率，缓冲的深度应该至少是16（个数据单位）。
2. 要求完成一个两层存储系统的容量设计。
第一层M 1是Cache ，其容量有三种选择：64KB 、128KB 和256KB ，它们的命中率分别为0.7、0.9和0.98；第二层M 2是主存储器，其容量为4MB 。
并设两个存储器的存取时间分别为t 1和t 2，每千字节的成本分别为c 1和c 2。
如果c 1=20c 2和t 2=10t 1。
⑴ 在t 1=20ns 的条件下，分别计算三种存储系统的等效存取时间。
⑵ 如果c 2=0.2美元/KB ，分别计算三种存储系统每千字节的平均成本。
⑶ 对三种存储系统的设计作一个比较，并分别按平均成本和等效存取时间指出它们性能的排列次序。
⑷ 根据等效存取时间和平均成本的乘积，选择最优的设计。
答： ⑴∵ )ns (h 180200200)h 1(h 202t )h 1(1t h t a -=-+=⨯-+⨯= ∴ 三种存储系统的等效存取时间分别为：ns 747.0180200h 180200t 1a =⨯-=-= ns 389.0180200h 180200t 2a =⨯-=-= ns 6.2398.0180200h 180200t 3a =⨯-=-=⑵三种存储系统每千字节的平均成本为：KB /$26.0KB10244KB 64KB10244KB /$2.0KB 64KB /$42s 1s 2s 2c 1s 1c c 1a ≈⨯+⨯⨯+⨯=+⨯+⨯=KB /$32.0KB10244KB 128KB 10244KB /$2.0KB 128KB /$42s 1s 2s 2c 1s 1c c 2a ≈⨯+⨯⨯+⨯=+⨯+⨯=KB /$42.0KB10244KB 256KB 10244KB /$2.0KB 256KB /$42s 1s 2s 2c 1s 1c c 3a ≈⨯+⨯⨯+⨯=+⨯+⨯=⑶ 按照平均成本来说c a1<c a2<c a3，按照等效存取时间来说t a3<t a2<t a1。
⑷3. 有16个存储器模块，每个模块的容量为4M字节，字长为32位。
现在要用这16个存储器模块构成一个主存储器，有如下几种组织方式：方式1：16个存储器模块采用高位交叉方式构成存储器。
方式2：16个存储器模块构成并行访问存储器。
方式3：16个存储器模块采用低位交叉方式构成存储器。
方式4：2路高位交叉8路低位交叉构成存储器。
方式5：4路高位交叉4路低位交叉构成存储器。
方式6：4路并行访问4路低位交叉构成存储器。
⑴写出各种存储器的地址格式。
⑵比较各种存储器的优缺点。
⑶不考虑访问冲突，计算各种存储器的频带宽度。
⑷画出各种存储器的逻辑示意图。
答：⑴各种存储器的地址格式如下：方式1：16个模块高位交叉高低方式2：16个模块并行访问高低方式3：16个模块低位交叉高低方式4：2路高位交叉8路低位交叉高低1bit组号20bit模块内地址2bit字地址3bit模块号方式5：4路高位交叉4路低位交叉高低2bit组号20bit模块内地址2bit字地址2bit模块号方式6：4路并行访问4路低位交叉高低20bit模块内地址2bit字地址2bit组号2bit多路选择⑵这几种存储器都能够并行工作，因此一般而言都可以用来提高内存的吞吐率。
但他们也有所区别：并行访问存储器的优点是实现简单、容易，缺点是访问冲突大；高位交叉访问存储器的优点是扩充方便，但是因为访问冲突太大，一般不用于并行存取，缺点是访问效率不高；低位交叉访问存储器可以用分时的方法来提高速度，但扩充不方便。
⑶各种存储器的频带宽度和他们的并行程度有关，在不考虑冲突的情况下，如果有足够多的独立控制电路和寄存器，那么，他们的频带宽度是相同的。
但是，高位交叉访问存储器一般不用于并行存取，因此频带宽度最小。
⑷方式1：16个模块高位交叉方式2：16个模块并行访问方式3：16个模块低位交叉注意：并行访问存储器和低位交叉访问存储器很相象，只不过，并行访问存储器使用存储模块号（存储体号）来对已经输出的结果进行选择，而低位交叉访问存储器则用来生成对存储模块（存储体）的片选信号，他通过流水的方式来提高访问的速度。
前者用一套存储器控制电路，后者用多套（与交叉模块数相等）存储器控制电路。
方式4：2路高位交叉8路低位交叉方式5：4路高位交叉4路低位交叉方式6：4路并行访问4路低位交叉4. 一个程序由5个虚页组成，采用LRU 替换算法，在程序执行过程中依次访问的页地址流如下：P4，P5，P3，P2，P5，P1，P3，P2，P3，P5，P1，P3⑴ 可能的最高页命中率是多少?⑵ 至少要分配给该程序多少个主存页面才能获得最高的命中率?⑶ 如果在程序执行过程中每访问一个页面，平均要对该页面内的存储单元访问1024次，求访问存储单元的命中率。
答： ⑴在分配的主存页面数目足够大的情况下，除了第一次调入不命中，以后的访问均命中，可以达到最高的页面命中率，即：实际命中的次数为7次，所以可能达到的最高页面命中率为：5833.0127H ≈=⑵由于在页面数大于等于5的情况下，肯定可以达到最高命中率，所以我们来看页面数小于5时能否达到该命中率：若分配的主存页面数等于4时，调度过程如下： 访问流 P4 P5 P3 P2 P5 P1 P3 P2 P3 P5 P1 P3 统计 LRU4444* 4* 1111 1* 11 命中此时也可以达到最高命中率；若分配的主存页面等于3时，调度过程如下：此时不能达到最高命中率。
所以至少应该分配4个主存页面。
⑶我们假设程序每次只访问一个存储单元，这样，对每一个特定页面的访问过程可以描述如下：因为第一次总是不命中的，而平均起来，随后的1023次总是命中的，然后再次被调出主存，并再次重复先前的过程。
所以访问存储单元的命中率为：999.010241023H ≈=5. 假设在一个采用组相联映象方式的Cache 中，主存由B0～B7共8块组成，Cache 有2组，每组2块，每块的大小为16个字节，采用LRU 块替换算法。
在一个程序执行过程中依次访问这个Cache 的块地址流如下：B6，B2，B4，B1，B4，B6，B3，B0，B4，B5，B7，B3⑴ 写出主存地址的格式，并标出各字段的长度。
⑵ 写出Cache 地址的格式，并标出各字段的长度。
⑶ 画出主存与Cache 之间各个块的映象对应关系。
⑷ 如果Cache 的各个块号为C0、C1、C2和C3，列出程序执行过程中Cache的块地址流情况。
⑸ 如果采用FIFO 替换算法，计算Cache 的块命中率。
⑹ 如果采用LRU 替换算法，计算Cache 的块命中率。
⑺ 如果改用全相联映象方式，再做⑸和⑹，可以得到什么结论？⑻ 如果在程序执行过程中，每从主存装入一块到Cache ，则平均要对这个块访问16次。
请计算在这种情况下的Cache 命中率。
答：⑴ 主存地址的格式为：高 低⑵ Cache 地址的格式为：高低⑶主存的组到Cache 的组之间是直接映象，对应组的块之间是全相联映象。
即：主存块0、1、4、5只能装入Cache 块0、1的任何块位置上，主存块2、3、6、7只能装入Cache 块2、3的任何块位置上。
⑷由于主存按Cache 大小分区，因此去掉主存块地址中的区号就可以得出满足组相联映象关系的一种Cache 块地址，所以该主存块地址流相应的一种Cache 的块地址流为：321 076 5 4 3 2 10 第0组第1组 第0组第1组第0区第1区第0组第1组Cache 主存⑸采用FIFO替换算法，Cache的块命中率为：3/12=0.25。
⑹采用LRU替换算法，Cache的块命中率为：4/12≈0.33。
⑺采用全相联映象、FIFO替换算法，Cache的块命中率为：4/12≈0.33。
采用全相联映象、LRU替换算法，Cache的块命中率为：3/12=0.25。
结论：Cache的命中率与地址流分布情况、替换算法、相联度等因素有关。
⑻Cache命中率为：H=15/16=93.75%。
计算机系统结构第3章部分习题参考答案
第3章 部分习题参考答案3.2 （题目略）【解】overlap o i cpu T T T T -+=/，其中T overlap 的最大值为T cup 。
由题意可得当CPU 速度提高4倍后，T ＝30/4+20-30/4=20(s)。
（注：T overlap 为CPU 和I/O 重叠执行的时间）3.7 （题目略）【解】（1）处理机响应各中断源的中断请求的先后次序与它们的中断优先级一样：D 1D 2D 3D 4D 5；实际的中断处理次序为：D 1D 2D 3D 4D 5。
（2）处理机响应各中断源的中断请求的先后次序与它们的中断优先级一样：D 1D 2D 3D 4D 5；实际的中断处理次序为： D 4D 5 D 3 D 2D 1。
（3）处理机响应各中断源的中断服务请求和实际运行中断服务程序过程的示意图如下：（4）处理机响应各中断源的中断服务请求和实际运行中断服务程序过程的示意图如下：3.9 （题目略）【解】字节多路通道适用于连接大量像光电机等字符类低速设备。
这些设备传送一个字中断请求D 3,D 4,D 5时间tD 1， D 2 中断请求主程序中断服务程序 D 1,D 2,D 3,D 4,D 5 时间t符（字节）的时间很短，但字符（字节）间的等待时间很长。
通道“数据宽度”为单字节，以字节交叉方式轮流为多台设备服务，使效率提高。
字节多路通道可有多个子通道，同时执行多个通道程序。
数组多路通道适合于连接多台像磁盘等高速设备。
这些设备的传送速率很高，但传送开始前的寻址辅助操作时间很长。
通道“数据宽度”为定长块，多台设备以成组交叉方式工作，以充分利用并尽量重叠各台高速设备的辅助操作时间。
传送完K个字节数据，就重新选择下个设备。
数组多路通道可有多个子通道，同时执行多个通道程序。
选择通道适合于连接像磁盘等优先级高的高速设备，让它独占通道，只能执行一道通道程序。
通道“数据宽度”为可变长块，一次将N个字节全部传送完，在数据传送期只选择一次设备。
系统结构复习
中国地质大学（武汉）计算机学院吴湘宁计算机体系结构习题及答案第一章基础知识1．名词解释翻译解释模拟仿真透明性程序访问局部性[答案]略2. 一个经解释实现的计算机可以按功能划分为四级. 每一级为了执行一条指令需要下一级的N条指令. 若执行第一级的一条指令需要的时间为K ns, 那么执行第二、三、四级的一条指令各需要多少时间?3. 计算机系统按功能划分层次结构的好处主要体现在哪些方面?[答案] (1) 有利于理解软件, 硬件和固件在系统中的地位和作用;(2) 有利于理解各种语言的实质和实现途径;(3) 有利于推动计算机系统结构的发展;(4) 有利于理解计算机系统结构的定义.4. 什么是透明性? 对计算机系统结构, 下列哪些是透明的? 哪些是不透明的?1) 存储器的模m交叉存取; 2) 浮点数据表示; 3) I/O系统是采用通道方式还是I/O处理机方式; 4) 阵列运算部件; 5) 数据总线宽度; 6) 通道是采用结合型的还是独立型的; 7) 访问方式保护; 8) 程序性中断; 9) 串行、重叠还是流水控制方式; 10) 堆栈指令; 11) 存储器的最小编址单位; 12) Cache存储器.[答案] 一种本来是存在的事务或属性, 但从某种角度看却好像不存在, 称为透明性.对计算机系统结构来说透明的是: 1), 4), 5), 6), 9), 12)对计算机系统结构来说不透明的是:2), 3), 7), 8), 10), 11)5. 什么是计算机体系结构? 什么是计算机组成? 什么是计算机实现? 并说明三者的关系和相互影响?[答案] 计算机系统结构是计算机系统的软, 硬件分界面, 是机器语言程序员或是编译程序员所需了解的计算机属性;计算机组成是计算机系统结构的逻辑事项;计算机实现是计算机组成的物理实现.三者的关系和互相影响为:(1) 具有相同系统结构的计算机可以采用不同的组成;(2)(2) 一种计算机组成可以采用多种不同的计算机实现;(3) 计算机组成、计算机实现对计算机系统结构有着很大的影响;(4) 计算机系统结构的设计不应限制计算机组成和实现技术，应能用于高档机，也可用于低挡机;(5) 在不同时期, 计算机系统结构,、组成和实现所包含的内容会有所变化，三者之间的界线常常很模糊.6. 从机器(汇编)语言程序员角度看, 以下哪些是透明的?1) 指令地址存储器; 2) 指令缓冲器; 3) 时标发生器; 4) 条件码寄存器; 5) 乘法器; 6) 主存地址寄存器; 7) 磁盘外设; 8) 先行进位链; 10) 通用寄存器; 11) 中断字寄存器.[答案] 对机器(汇编)语言程序员来说透明的有: 2), 3), 5), 6), 8), 9)对机器(汇编)语言程序员来说不透明的有: 1), 4), 7), 10), 11)7. 假设在一台40 MHz处理机上运行200 000条指令的目标代码, 程序主要由四种类型的指令所组成. 根据程序跟踪实验结果, 各类指令的混合比和每类指令的CPI值如表1.9所示.(1) 试计算在单处理机上执行上述该程序时的平均CPI;(2) 根据(1)所得到的CPI, 计算相应的MIPS速率及程序的执行时间.[答案] (1) 2.24 CPI (2) 17.86 MPIS; 0.0112 s8. 某工作站采用时钟频率为15 MHz、处理速率为10 MIPS的处理机来执行一个程序，假定每次存储器存取为1周期延迟, 试问:(1) 此计算机的有效CPI是多少?(2) 假定将处理机的时钟频率提高到30 MHz, 但存储器子系统速率不变, 这样, 每次存储器存取需要两个时钟周期. 如果30%的指令每条只需要一次存储存取, 而另外5%的指令每条需要两次存储存取, 还假定已知混合程序的指令数不变, 并与原工作站兼容, 试求改进后的处理机性能.[答案] (1) 1.5 CPI; (2) 15.8 MPIS9.什么是并行性？它分为哪两种类型？开发计算机系统并行性的主要技术途径有哪三个？沿这些途径分别发展出什么类型的计算机？[答案]略10.实现软件移植的途径有哪些？[答案]略11.什么是Flynn分类法，按照Flynn分类法可将计算机系统分为哪几类？[答案]略第二章指令系统1. 名词解释数据类型、数据表示、规格化浮点数、Huffman编码、扩展编码、RISC[答案]略2. 某模型机有8条指令I1~I8, 它们的使用频度分别为0.3, 0.3, 0.2, 0.1, 0.05, 0.02, 0.02, 0.01.(1) 试分别用Huffman编码和平均码长最短的等长扩展码(限定为两种码长)对其操作码进行编码.(2) 分别计算Huffman编码和等长扩展码编码的平均长度.[答案] (1) 操作码的Huffman编码和2-4等长扩展码编码如下表1所示.(2) Huffman编码的平均长度为2.38位; 等长扩展码编码的平均码长为2.8位.3. 某模型机有10条指令I1~I10, 它们的使用频度分别为0.3, 0.24, 0.16, 0.12, 0.07, 0.04, 0.03,0.02, 0.01, 0.01.(1) 计算机采用等长操作码表示时的信息冗余量.(2) 要求操作码平均码长最短, 试设计操作码的编码, 并计算所设计操作码的平均长度. (3) 设计2-5扩展操作码编码，并计算平均码长.(4) 设计2-4（2/8）等长扩展码编码，并计算平均码长. [答案] (1) 采用等长操作码表示时的信息冗余量为33.5%. (2) 操作码的Huffman编码如表2所示, 此种编码的平均长度为2.7位.(3) 操作码的2-5扩展码编码如表2所示, 此种编码的平均长度为2.9位.(4) 操作码的2-4（2/4）等长扩展码编码如表2所示, 此种编码的平均长度为2.92位.4. 何谓指令格式的优化? 操作码和地址码的优化一般采用哪些方法?[答案] 指令格式的优化是指通过采用多种不同的寻址方式, 地址制, 地址形式和地址码长度以及多种指令字长, 并将它们与可变长操作码的优化表示相结合, 就可以构成冗余度尽可能少的指令字. 操作码的优化采用扩展操作码编码法. 地址码优化有以下四种方法:(1) 在指令中采用不同的寻址方式;(2)(2) 在指令中采用多地址制;(3) 同一种地址制还可以采用多种地址形式和长度, 也可以考虑利用空白处来存放直接操作数或常数等;(4) 在以上措施的基础上, 还可以进一步考虑采用多种指令字长度的指令.5. 若某机设计有如下指令格式的指令:三地址指令12种, 一地址指令254种, 设计指令的长度为16位, 每个地址码字段的位数均为4位. 若操作码的编码采用扩展操作码, 问二地址指令最多可以设计多少种? [答案] 二地址指令最多可以设计48种.6. 一台模型机共有九条指令I1~I9, 各指令的使用频度分别为0.3，0.2，0.2，0.1，0.08，0.6，0.03, 0.02, 0.01. 该模型机有8位和16位两种指令字长. 8位字长指令为寄存器----寄存器(R--R)二地址类型, 16位字长指令为寄存器----存储器(R--M)二地址变址寻址类型.(1) 试设计有两种码长的扩展操作码, 使其平均码长最短, 并计算此种编码的平均码长. (2) 在(1)的基础上, 该机允许使用多少个可编址的通用寄存器?(3) 若采用通用寄存器作为变址寄存器, 试设计该机的两种指令格式, 并标出各字段的位数.(4) 计算变址寻址的偏移地址范围.[答案] (1) 操作码的2-5扩展码编码如表3所示, 此种编码的平均长度位2.9位.2) 在(1)的基础上, 该机允许使用8个可编址的通用寄存器.(3) 该机的两种指令格式及各字段的位数如下:R-R型: 操作码OP (2位) | 源寄存器RS (3位) | 目的寄存器Rd (3位)R-M型: 操作码OP (5位) | 源寄存器RS (3位) | 变址寄存器RX (3位) | 偏移地址 (5位)(4) 变址寻址的偏移地址范围为-16~+15.7. 简述CISC的特点.[答案] CISC的特点如下:(1) 庞大的指令系统;(2) 采用了可变长度的指令格式;(3) 指令使用的寻址方式繁多;(4) CISC指令系统中包括一些用于特殊用途的指令, 各种指令的使用频度相当悬殊.8. 从指令格式, 寻址方式以及平均CPI三个方面, 比较经典CISC和纯RISC体系结构.[答案] 略9．简述RISC设计的一般原则。
计算机体系结构课后答案
计算机体系结构课后答案【篇一：计算机体系结构习题(含答案)】1、尾数用补码、小数表示，阶码用移码、整数表示，尾数字长p=6（不包括符号位），阶码字长q=6（不包括符号位），为数基值rm=16，阶码基值re=2。
对于规格化浮点数，用十进制表达式写出如下数据（对于前11项，还要写出16进值编码）。
（1）最大尾数（8）最小正数（2）最小正尾数（9）最大负数（3）最小尾数（10）最小负数（4）最大负尾数（11）浮点零（5）最大阶码（12）表数精度（6）最小阶码（13）表数效率（7）最大正数（14）能表示的规格化浮点数个数2．一台计算机系统要求浮点数的精度不低于10-7.2，表数范围正数不小于1038，且正、负数对称。
尾数用原码、纯小数表示，阶码用移码、整数表示。
(1) 设计这种浮点数的格式(2) 计算（1）所设计浮点数格式实际上能够表示的最大正数、最大负数、表数精度和表数效率。
3．某处理机要求浮点数在正数区的积累误差不大于2-p-1 ，其中，p是浮点数的尾数长度。
(1) 选择合适的舍入方法。
(2) 确定警戒位位数。
(3) 计算在正数区的误差范围。
4．假设有a和b两种不同类型的处理机，a处理机中的数据不带标志符，其指令字长和数据字长均为32位。
b处理机的数据带有标志符，每个数据的字长增加至36位，其中有4位是标志符，它的指令数由最多256条减少到不到64条。
如果每执行一条指令平均要访问两个操作数，每个存放在存储器中的操作数平均要被访问8次。
对于一个由1000条指令组成的程序，分别计算这个程序在a处理机和b处理机中所占用的存储空间大小（包括指令和数据），从中得到什么启发？5．一台模型机共有7条指令，各指令的使用频率分别为35%，25%，20%，10%，5%，3%和2%，有8个通用数据寄存器，2个变址寄存器。
(1) 要求操作码的平均长度最短，请设计操作码的编码，并计算所设计操作码的平均长度。
6．某处理机的指令字长为16位，有双地址指令、单地址指令和零地址指令3类，并假设每个地址字段的长度均为6位。
北理工计算机体系结构习题解答
*1
32000 *
2
15000
*
2
8000
*
2)
*
(
40
1 *106
)
3.875*103秒
21
1-11 假设在一台40MHz处理机上运营200,000条指令旳目旳代码，程序主要
由四种指令构成。根据程序跟踪试验成果，已知指令混合比和每种指令所 需旳指令数如下：
指令类型
CPI
指令混合比
算术和逻辑
1
6
第1章 基础知识
仿真
用一种机器(A)旳微程序直接解 释 实 现 另 一 种 机 器 ( B) 旳 指 令 系 统，从而实现软件移植旳措施
被仿真旳机器称为目旳机，进行 仿真旳机器称为宿主机，解释微 程序机器称为仿真微程序
7
第1章 基础知识
并行性
指能够同步进行运算或操作旳特 征，它有两重含义：
40
第2章
（1）最优Huffman H=- ∑Pi×log2Pi
=0.25×2+0.20×2.322+0.15×2.737+ ……
=2.96
41
I10
I9
I8
I7
I6
I5
I4
I3
I2
0.02
0.03
0.04
0.05
0.08
0.08
0.10
0.15
0.20
1
1 0
0
0.05
0.09
1
0
1
0
0.17
原来存在旳事物或属性，从某个角 度看却好象不存在
软件兼容
程序能够不加修改地运营在各档机 器上，区别仅在于运营时间不同
(完整版)第3章计算机网络体系结构(习题答案)
第3章计算机网络体系结构一、填空题1.协议主要由（语法）、（语义）和（同步）三个要素组成。
2.OSI模型分为（物理层）、（数据链路层）、（网络层）、（传输层）、（会话层）、（表示层）和（应用层）七个层次。
3.OSI模型分为（资源子网）和（通信子网）两个部分。
4.物理层定义了（机械特性）、（电气特性）、（功能特性）和（规程特性）四个方面的内容。
5.数据链路层处理的数据单位称为（帧）。
6.数据链路层的主要功能有（链路管理）、（成帧）、（信道共享）、（帧同步）、（流量控制）、（差错控制）、（透明传输）和（寻址）。
7.在数据链路层中定义的地址通常称为（硬件地址）或（物理地址）。
8.网络层所提供的服务可以分为两类：（面向连接的）服务和（无连接的）服务。
9.传输层的功能包括（服务选择）、（连接管理）、（流量控制）、（拥塞控制）和（差错控制）等。
二、名词解释同步协议实体对等层对等层通信服务 CIDR 协议数据单元服务数据单元同步同步指的是广义的、在一定条件下发生什么事情的特性，而且条件和时间有关，具有时序的含义。
协议计算机网络中意图进行通信的结点必须要遵守一些事先约定好的规则。
这些为进行数据交换而建立的规则、标准或约定即称为协议，也称为网络协议。
实体任何接收或者发送数据的硬件单元或者软件进程模块都可以称为通信实体，简称实体。
对等层不同的网络结点，若它们遵循的是同一种网络体系结构的话，那么在不同结点上完成同样功能的层次称为对等层。
对等层通信在分层的网络体系结构中，每个层次只知道自己从上层接收来数据并处理后再传递给下一层，结果通信目的方该层次的对等层就收到与己方处理的一模一样的数据。
就好像在两个对等层之间有一条“通道”直接把数据传送过去一样，这种情况就称为对等层通信。
服务下一层能被上一层看见的功能称为服务。
协议数据单元、服务数据单元对等层上传送的数据单位称为协议数据单元，而直接相邻的两个层次之间交换的数据单位称为服务数据单元。
计算机系统结构(第2版(课后习题答案
word 文档下载后可自由复制编辑你计算机系统结构清华第 2 版习题解答word 文档下载后可自由复制编辑1 目录1.1 第一章（P33）1.7-1.9 （透明性概念），1.12-1.18 （Amdahl定律），1.19、1.21 、1.24 （CPI/MIPS）1.2 第二章（P124）2.3 、2.5 、2.6 （浮点数性能），2.13 、2.15 （指令编码）1.3 第三章（P202）3.3 （存储层次性能）， 3.5 （并行主存系统），3.15-3.15 加 1 题（堆栈模拟），3.19 中（3）（4）（6）（8）问（地址映象/ 替换算法-- 实存状况图）word 文档下载后可自由复制编辑1.4 第四章(P250)4.5 （中断屏蔽字表/中断过程示意图），4.8 （通道流量计算/通道时间图）1.5 第五章（P343）5.9 （流水线性能/ 时空图），5.15 （2种调度算法）1.6 第六章（P391）6.6 （向量流水时间计算），6.10 （Amdahl定律/MFLOPS）1.7 第七章（P446）7.3 、7.29（互连函数计算），7.6-7.14 （互连网性质），7.4 、7.5 、7.26（多级网寻径算法），word 文档下载后可自由复制编辑7.27 （寻径/ 选播算法）1.8 第八章(P498)8.12 ( SISD/SIMD 算法)1.9 第九章(P562)9.18 ( SISD/多功能部件/SIMD/MIMD 算法)（注：每章可选1-2 个主要知识点，每个知识点可只选 1 题。
有下划线者为推荐的主要知识点。
）word 文档 下载后可自由复制编辑2 例 , 习题2.1 第一章 (P33)例 1.1,p10假设将某系统的某一部件的处理速度加快到 10倍 ,但该部件的原处理时间仅为整个运行时间的40%，则采用加快措施后能使整个系统的性能提高多少？解：由题意可知： Fe=0.4, Se=10，根据 Amdahl 定律S n To T n1 (1Fe )S n 1 10.6 0.4100.64 Fe Se 1.56word 文档 下载后可自由复制编辑例 1.2,p10采用哪种实现技术来求浮点数平方根 FPSQR 的操作对系统的性能影响较大。
计算机系统结构-第三章(习题解答)
计算机系统结构-第三章(习题解答)1. 什么是存储系统？对于一个由两个存储器M 1和M 2构成的存储系统，假设M1的命中率为h ，两个存储器的存储容量分别为s 1和s 2，存取时间分别为t 1和t 2，每千字节的成本分别为c 1和c 2。
⑴ 在什么条件下，整个存储系统的每千字节平均成本会接近于c 2？ ⑵ 该存储系统的等效存取时间t a 是多少？⑶ 假设两层存储器的速度比r=t 2/t 1，并令e=t 1/t a 为存储系统的访问效率。
试以r 和命中率h 来表示访问效率e 。
⑷ 如果r=100，为使访问效率e>0.95，要求命中率h 是多少？⑸ 对于⑷中的命中率实际上很难达到，假设实际的命中率只能达到0.96。
现在采用一种缓冲技术来解决这个问题。
当访问M 1不命中时，把包括被访问数据在内的一个数据块都从M 2取到M 1中，并假设被取到M 1中的每个数据平均可以被重复访问5次。
请设计缓冲深度（即每次从M 2取到M 1中的数据块的大小）。
答：⑴ 整个存储系统的每千字节平均成本为：12s 1s 2c 2s 1s 1c 2s 1s 2s 2c 1s 1c c ++⨯=+⨯+⨯=不难看出：当s1/s2非常小的时候，上式的值约等于c2。
即：s2>>s1时，整个存储器系统的每千字节平均成本会接近于c2。
⑵ 存储系统的等效存取时间t a 为：2t )h 1(1t h t a ⨯-+⨯=⑶r)h 1(h 1t )h 1(t h t t t e 211a 1⨯-+=⨯-+⨯==⑷ 将数值代入上式可以算得：h>99.95% ⑸通过缓冲的方法，我们需要将命中率从0.96提高到0.9995。
假设对存储器的访问次数为5，缓冲块的大小为m 。
那么，不命中率减小到原来的1/5m ，列出等式有：m596.0119995.0--= 解这个方程得：m=16，即要达到⑷中的访问效率，缓冲的深度应该至少是16（个数据单位）。
计算机操作系统（第四版）课后习题答案第三章
第三章处理机调度与死锁1，高级调度与低级调度的主要任务是什么？为什么要引入中级调度？【解】（1）高级调度主要任务是用于决定把外存上处于后备队列中的那些作业调入内存，并为它们创建进程，分配必要的资源，然后再将新创建的进程排在就绪队列上，准备执行。
（2）低级调度主要任务是决定就绪队列中的哪个进程将获得处理机，然后由分派程序执行把处理机分配给该进程的操作。
（3）引入中级调度的主要目的是为了提高内存的利用率和系统吞吐量。
为此，应使那些暂时不能运行的进程不再占用宝贵的内存空间，而将它们调至外存上去等待，称此时的进程状态为就绪驻外存状态或挂起状态。
当这些进程重又具备运行条件，且内存又稍有空闲时，由中级调度决定，将外存上的那些重又具备运行条件的就绪进程重新调入内存，并修改其状态为就绪状态，挂在就绪队列上，等待进程调度。
3、何谓作业、作业步和作业流？【解】作业包含通常的程序和数据，还配有作业说明书。
系统根据该说明书对程序的运行进行控制。
批处理系统中是以作业为基本单位从外存调入内存。
作业步是指每个作业运行期间都必须经过若干个相对独立相互关联的顺序加工的步骤。
作业流是指若干个作业进入系统后依次存放在外存上形成的输入作业流；在操作系统的控制下，逐个作业进程处理，于是形成了处理作业流。
4、在什么情冴下需要使用作业控制块J CB？其中包含了哪些内容？【解】每当作业进入系统时，系统便为每个作业建立一个作业控制块JCB，根据作业类型将它插入到相应的后备队列中。
JCB 包含的内容通常有：1) 作业标识2)用户名称3)用户账户4)作业类型（CPU繁忙型、I/O芳名型、批量型、终端型）5)作业状态6)调度信息（优先级、作业已运行）7)资源要求8)进入系统时间9) 开始处理时间10) 作业完成时间11) 作业退出时间12) 资源使用情况等5．在作业调度中应如何确定接纳多少个作业和接纳哪些作业？【解】作业调度每次接纳进入内存的作业数，取决于多道程序度。
第3章 计算机网络体系结构(习题标准答案)
第3章计算机网络体系结构(习题答案)————————————————————————————————作者：————————————————————————————————日期：2第3章计算机网络体系结构一、填空题1.协议主要由（语法）、（语义）和（同步）三个要素组成。
2.OSI模型分为（物理层）、（数据链路层）、（网络层）、（传输层）、（会话层）、（表示层）和（应用层）七个层次。
3.OSI模型分为（资源子网）和（通信子网）两个部分。
4.物理层定义了（机械特性）、（电气特性）、（功能特性）和（规程特性）四个方面的内容。
5.数据链路层处理的数据单位称为（帧）。
6.数据链路层的主要功能有（链路管理）、（成帧）、（信道共享）、（帧同步）、（流量控制）、（差错控制）、（透明传输）和（寻址）。
7.在数据链路层中定义的地址通常称为（硬件地址）或（物理地址）。
8.网络层所提供的服务可以分为两类：（面向连接的）服务和（无连接的）服务。
9.传输层的功能包括（服务选择）、（连接管理）、（流量控制）、（拥塞控制）和（差错控制）等。
二、名词解释同步协议实体对等层对等层通信服务 CIDR 协议数据单元服务数据单元同步同步指的是广义的、在一定条件下发生什么事情的特性，而且条件和时间有关，具有时序的含义。
协议计算机网络中意图进行通信的结点必须要遵守一些事先约定好的规则。
这些为进行数据交换而建立的规则、标准或约定即称为协议，也称为网络协议。
实体任何接收或者发送数据的硬件单元或者软件进程模块都可以称为通信实体，简称实体。
对等层不同的网络结点，若它们遵循的是同一种网络体系结构的话，那么在不同结点上完成同样功能的层次称为对等层。
对等层通信在分层的网络体系结构中，每个层次只知道自己从上层接收来数据并处理后再传递给下一层，结果通信目的方该层次的对等层就收到与己方处理的一模一样的数据。
就好像在两个对等层之间有一条“通道”直接把数据传送过去一样，这种情况就称为对等层通信。
(完整版)计算机操作系统(第四版)课后习题答案第三章
第三章处理机调度与死锁1，高级调度与低级调度的主要任务是什么？为什么要引入中级调度？【解】（1）高级调度主要任务是用于决定把外存上处于后备队列中的那些作业调入内存，并为它们创建进程，分配必要的资源，然后再将新创建的进程排在就绪队列上，准备执行。
（2）低级调度主要任务是决定就绪队列中的哪个进程将获得处理机，然后由分派程序执行把处理机分配给该进程的操作。
（3）引入中级调度的主要目的是为了提高内存的利用率和系统吞吐量。
为此，应使那些暂时不能运行的进程不再占用宝贵的内存空间，而将它们调至外存上去等待，称此时的进程状态为就绪驻外存状态或挂起状态。
当这些进程重又具备运行条件，且内存又稍有空闲时，由中级调度决定，将外存上的那些重又具备运行条件的就绪进程重新调入内存，并修改其状态为就绪状态，挂在就绪队列上，等待进程调度。
3、何谓作业、作业步和作业流？【解】作业包含通常的程序和数据，还配有作业说明书。
系统根据该说明书对程序的运行进行控制。
批处理系统中是以作业为基本单位从外存调入内存。
作业步是指每个作业运行期间都必须经过若干个相对独立相互关联的顺序加工的步骤。
作业流是指若干个作业进入系统后依次存放在外存上形成的输入作业流；在操作系统的控制下，逐个作业进程处理，于是形成了处理作业流。
4、在什么情冴下需要使用作业控制块JCB？其中包含了哪些内容？【解】每当作业进入系统时，系统便为每个作业建立一个作业控制块JCB，根据作业类型将它插入到相应的后备队列中。
JCB 包含的内容通常有：1) 作业标识2)用户名称3)用户账户4)作业类型（CPU 繁忙型、I/O芳名型、批量型、终端型）5)作业状态6)调度信息（优先级、作业已运行）7)资源要求8)进入系统时间9) 开始处理时间10) 作业完成时间11) 作业退出时间12) 资源使用情况等5．在作业调度中应如何确定接纳多少个作业和接纳哪些作业？【解】作业调度每次接纳进入内存的作业数，取决于多道程序度。