计算机系统结构第三章
第三章 计算机网络体系结构ppt课件

图1 OSI参考模型
最顶层
最底层
.
应用层 表示层 会话层 传输层 网络层 数据链路层 物理层
(A)
(P) (S) (T) (N)
(DL) (PH)
通信子网
.
OSI中数据流动过程
用户看到的据流向
向实 际 数 据 流
向实 际 数 据 流
实际数据流向
.
2.3 OSI-RM 各层主要功能概述
1、物理层
2.1 网络体系结构及协议概念
2.1.1 网络体系结构的概念
计算机网络体系结构与网络协议是计算机网络技术 中的关键。
计算机网络的实现需要解决很多复杂的技术问题。 例如:①支持多种通信介质;②支持多厂商和异种机互 联,其中包括软件的通信规定及硬件接口的规范;③支 持多种业务,如远程登录、数据库、分布式计算等;④ 支持高级人机接口。
服务数据单元是指(N)实体为完成(N) 服务用户请求的功能所设置的数据单元
.
2.4.3 、服务原语: 在OSI-RM中,上层使用下层的服务,必须通过下
层交换一些命令,这些命令称为服务原语。
请求:用户要求服务做某项工作
服务原语
指示:用户被告知某事件发生了 响应:用户表示对某事件的响应
确认:用户实体收到关于它的请求答复
● 数据链路层协议分为两类:
● 面向字符型的主要特点是利用已定义好的一组 控制字符完成数据链路控制功能。
● 面向比特型的数据链路层,其规程传送信息的单 位称为帧。帧分为控制帧和信息帧。
.
1、数据链路层的功能
传输链路 传输链路是用于传输数据的通信信道,由双绞线、
光纤、 同轴电缆、微波、卫星通信等构成。 信道分为链路与通路两种:
第三章 计算机系统分层结构

PF
CF
奇偶(偶/奇)
进位(是/否)
PE
CY
PO
NC
3.总线
所谓总线是一组能为多个部件分时共享的公共信息传送线路, 它分时接收各部件送来的信息,并发送信息到有关部件。
由于多个部件连接在一组公共总线上,可能会出现多个部件争 用总线,因此需设置总线控制逻辑以解决总线控制权的有关问题。
总线分类:
CPU内部总线用来连接CPU内的各寄存器与ALU ; 系统总线用来连接CPU、主存储器与I/O接口,它通常包括 三组:数据总线、地址总线和控制总线。 按总线传送的方向可将总线分为单向总线和双向总线。
CPU是计算机的核心组成部分
3.1.1
CPU的组成
• 由算术逻辑部件ALU 、控制器、各种寄存器(寄 存器群)和CPU内部总线(连接部件) • 另:Cache
•
1.ALU部件
ALU的功能是实现数据的算术与逻辑运算 两个输入端口,参加运算的两个操作数,通常 来自CPU中的通用寄存器或ALU总线。 控制信号:ADD,SUB,OR,AND等 输出:运算结果
时序控制方式就是指微操作与时序信号之间采取何种关系,
它不仅直接决定时序信号的产生,也影响到控制器及其他部件的组 成,以及指令的执行速度。
1.同步控制方式
同步控制方式是指各项操作由统一的时序信号进行同步控制。 同步控制的基本特征是将操作时间分为若干长度相同的时钟 周期(也称为节拍),要求在一个或几个时钟周期内完成各个微 操作。在CPU内部通常是采用同步控制方式 。 同步控制方式的优点是时序关系简单,结构上易于集中,相应 的设计和实现比较方便。
计算机系统结构
系统的层次结构
★★
5层
翻译(编译器)
计算机硬件体系结构

3.2 微型计算机主机结构
1) 计算机指令系统
指令:是指计算机执行特定操作的命令。是程 序设计的最小语言单位。
指令构成:操作码+地址码 指令系统:是指一台计算机所能执行的全部指 令的集合。不同型号的计算机有不同的指令系统。 它反映了计算机的处理能力。
指令
分 类
操作码
操作数
结构
操作码 要完成的操作类型或性质
5.双核心CPU的二级缓存 双核心CPU的二级缓存比较特殊,和以前的单 核心CPU相比,最重要的就是两个内核的缓存所保 存的数据要保持一致。
3.2 微型计算机主机结构
3.2.3 总线 总线:是一组连接各个部件的公共通信线路,是计 算机内部传输指令、数据和各种控制信息的高速通 道,是计算机硬件的一个重要组成部分。 总线按所传输信号不同可分为: 数据总线 地址总线 控制总线。
(1) 掩膜式 ROM(Mask ROM) (2) 可编程 PROM(Programmable ROM) (3) 可擦除 EPROM (Erasable PROM) (4) 电可擦 EEPROM(Electrically EPROM) (5) 快擦写 ROM(Flash ROM)
3.2 微型计算机主机结构
操作数 操作的内容或所在的地址
数据传送指令 数据处理指令 •程序控制指令 输入输出指令 其它指令
内存
CPU
+ - ×÷ And Or……
If Goto……
主机
I/O设备
对计算机的硬件进行管理等
3.5 计算机指令及执行
2 )指令的执行过程
取指令 分析指令 取操作数 执行 回送结果
通常把CPU从内存 并中取出一条指令 并执行这条指令的 时间总和称为指令 周期。
计算机系统结构(第2版(课后习题答案

word 文档下载后可自由复制编辑你计算机系统结构清华第 2 版习题解答word 文档下载后可自由复制编辑1 目录1.1 第一章(P33)1.7-1.9 (透明性概念),1.12-1.18 (Amdahl定律),1.19、1.21 、1.24 (CPI/MIPS)1.2 第二章(P124)2.3 、2.5 、2.6 (浮点数性能),2.13 、2.15 (指令编码)1.3 第三章(P202)3.3 (存储层次性能), 3.5 (并行主存系统),3.15-3.15 加 1 题(堆栈模拟),3.19 中(3)(4)(6)(8)问(地址映象/ 替换算法-- 实存状况图)word 文档下载后可自由复制编辑1.4 第四章(P250)4.5 (中断屏蔽字表/中断过程示意图),4.8 (通道流量计算/通道时间图)1.5 第五章(P343)5.9 (流水线性能/ 时空图),5.15 (2种调度算法)1.6 第六章(P391)6.6 (向量流水时间计算),6.10 (Amdahl定律/MFLOPS)1.7 第七章(P446)7.3 、7.29(互连函数计算),7.6-7.14 (互连网性质),7.4 、7.5 、7.26(多级网寻径算法),word 文档下载后可自由复制编辑7.27 (寻径/ 选播算法)1.8 第八章(P498)8.12 ( SISD/SIMD 算法)1.9 第九章(P562)9.18 ( SISD/多功能部件/SIMD/MIMD 算法)(注:每章可选1-2 个主要知识点,每个知识点可只选 1 题。
有下划线者为推荐的主要知识点。
)word 文档 下载后可自由复制编辑2 例 , 习题2.1 第一章 (P33)例 1.1,p10假设将某系统的某一部件的处理速度加快到 10倍 ,但该部件的原处理时间仅为整个运行时间的40%,则采用加快措施后能使整个系统的性能提高多少?解:由题意可知: Fe=0.4, Se=10,根据 Amdahl 定律S n To T n1 (1Fe )S n 1 10.6 0.4100.64 Fe Se 1.56word 文档 下载后可自由复制编辑例 1.2,p10采用哪种实现技术来求浮点数平方根 FPSQR 的操作对系统的性能影响较大。
第3章--计算机体系结构

1.则中断级屏蔽位如何设置? 2.假设在用户程序执行过程中同时出现1,2,3, 4四个中断请求,请画出程序运行过程示意图?
第3章作业2
假设系统有4个中断级,则中断响应次序是 1 2 3 4,如果中断处理次序是4 2 3 1
1.则中断级屏蔽位如何设置? 2.假设在用户程序执行过程中同时出现1,2,3, 4四个中断请求,请画出程序运行过程示意图?
0
习题3-5
(1)当中断响应次序为1 2 3 4时,其中断处 理次序是?
(2)如果所有的中断处理都各需3个单位时间,中断 响应和中断返回时间相对中断处理时间少得多。 当机器正在运行用户程序时,同时发生第2、3级 中断请求,过两个单位时间后,又同时发生第1、 4级中断请求,请画出程序运行过程示意图?
中断级屏蔽位的设置
中断 处理 程序 级别 第1级 第2级 第3级 第4级 第5级 中断级屏蔽位
1级 1
0 0 0 0
2级 1
1 0 1 1
3级 1
1 1 1 1
4级 1
0 0 1 0
5级 1
0 0 1 1
具体执行 过程如图:
第3章作业1
假设系统有4个中断级,则中断响应次序是 1 2 3 4,如果中断处理次序是1 4 2 3
中断的响应次序和处理次序
中断的响应次序
中断的响应次序是同时发生多个不同中断类的中断 请求时,中断响应硬件中排队器所决定的响应次序 中断响应的次序是用硬件---排队器---来实现的。
排队器重的次序是由高到低固定死的。
中断处理次序:
中断的处理要由中断处理程序来完成,而中断处理 程序在执行前或执行中是可以被中断的,这样,中 断处理完的次序(简称中断处理次序)就可以不同 于中断响应次序。
吉林大学计算机系统结构题库第三章

第三章流水线技术知识点汇总先行控制、流水线、单功能流水线、多功能流水线、静态流水线、动态流水线、部件级流水线、处理机级流水线、处理机间流水线、线性流水线、非线性流水线、顺序流水线、乱序流水线、时空图、流水线性能评价(吞吐率、加速比、效率)、解决流水线瓶颈问题方法、相关(数据相关、名相关、控制相关)、换名技术、流水线冲突(结构冲突、数据冲突、控制冲突)、流水线互锁机制、定向技术、指令调度、预测分支失败、预测分支成功、延迟分支(从前调度、从失败处调度、从成功处调度)、流水寄存器、3种向量处理方式(横向、纵向、纵横)、链接技术。
简答题1.流水技术有哪些特点?(答出4个即可)(知识点:流水线)答:1.将处理过程分解为若干子过程,由专门的功能部件来实现,2各段的时间尽可能相等,3各部件间都有一个缓冲寄存器,4适用于大量重复的时序过程,5需要通过时间和排空时间。
2.什么是静态流水线?什么是动态流水线?(知识点:静态流水线、动态流水线)答:同一时间段内,多功能流水线中的各段只能按同一种功能的连接方式工作;同一时间段内,多功能流水线中的各段可以按照不同的方式连接同时执行多种功能。
3.什么是单功能流水线?什么是多功能流水线?(知识点:单功能流水线、多功能流水线)答:只能完成一种固定功能的流水线。
流水线的各段可以进行不同的连接,以实现不同的功能。
4.什么是线性流水线?什么是非线性流水线?(知识点:线性流水线、非线性流水线)答:流水线的各段串行连接,没有反馈回路。
流水线中除了有串行的连接外,还有反馈回路。
5.列举3种相关。
(知识点:相关)答:数据相关,名相关,控制相关。
6.流水线中有哪三种冲突?各是什么原因造成的?(知识点:流水线冲突)答:结构冲突,硬件资源满足不了指令重叠执行的要求;数据冲突,指令在流水线中重叠执行时需要用到前面指令的执行结果;控制冲突,流水线遇到分支指令和其他会改变PC值的指令。
7.选择至少2种解决流水线结构冲突的方法简述。
计算机体系结构精选ppt

• 于是,计算机又被看成是由主机和外设两 大部分组成。但无论怎样划分,计算机的5大 部件始终是相对独立的子系统,缺一不可。
3.1.2 计算机硬件的典型结构
• 计算机系统的硬件结构包括各种形式的总线结构和通 道结构,它们是各种大、中、小、微型计算机的典型 结构体系。
第三章 计算机体系结构
• 硬件和软件是学习计算机知识经常遇到的术语。 硬件是指计算机系统中实际设备的总称。它可
以是电子的、电的、磁的、机械的、光的元件
或设备,或由它们组成的计算机部件或整个计 算机硬件系统。
• 计算机系统包括大型机、中小型机以及微机等 多种结构形式,其硬件主要包括: 运算器、控 制器、存储器、输入设备和输出设备等部件。
息的通路叫输入/输出总线(I/O总线),各种I/O设备通过
I/O接口连接在I/O总线上。
这种结构的优点是控
制线路简单,对I/O
总线的传输速率相对
地可降低一些要求。
缺点是I/O设备与主
存储器之间交换信息
一律要经过CPU,将
耗费CPU大量时间,
降低了CPU的工作效
率。
3.小型机的总线型结构
(3)以存储器为中心的双总线结构
备之间均可以通过系统总线交换信息。
备与主存储器交换信息时,
CPU还可以继续处理默认的不
需要访问主存储器或I/O设备
的工作。缺点是同一时刻只允
许连接到单总线上的某一对设
备之间相互传递信息,限制了
信息传送的吞吐量(或称速率)。
此外,单总线控制逻辑比专用
的存储总线控制逻辑更为复杂,
第三章 微型计算机系统

只读存储器(Read Only Memory )简称ROM, 一般不能写入,即机器掉电,这些数据 也不会丢失。用于存放重复使用固定不 变的程序,典型的如ROM BIOS,用于存 放计算机启动所需指令。 另外,PROM为一次可编程ROM,EPRO M为可擦除可编程ROM。新型的FROM 为电可擦除可编程ROM。
声卡
投影机
实物投影机
外存储器
功能和特点:
外存储器用来存放需要永久保存的或相 对来说暂时不用的各种数据和程序。外存储 器不能被CPU直接访问,必须通过专门设备将 存储在外存中的信息先调入内存中才能为CPU 所利用。外存存取速度慢,但存储容量大, 价格低廉,而且大部分可以移动,便于不同 计算机之间进行信息交流。
内存一般采用半导体存储单元,包括随即
存取存储器(RAM)、只读存储器(ROM )和闪存和CMOS。
常见的几种内存条
随机存取存储器(Random Access Memory)简称RA M,信息既可以读取,也可以写入,当机器电源 关闭时,存于其中的数据就会丢失。负责临时存 放CPU处理的数据和处理这些数据的程序。 RAM可以分为动态RAM(DRAM)和静态RAM (SRAM),两者区别在于DRAM采用电容上的 电荷有无来表示1和0,所以需要定期刷新,而S RAM采用触发器的开关表示1和0,无需刷新, 速度比DRAM快。
常用输出设备:
微型计算机中常用的输出设备有显示器、 打印机、绘图仪、投影机等。
显示器
显示器由监视器和显示控制适配器(显示 卡)组成。显示器可以分为单色显示器和彩色 显示器两种。有CRT显示器和液晶显示器主要 性能指标为分辨率。目前常用显示器分辩率为 800 × 600、1024 × 768等。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
存储器-存 储器型 (3,3)
最紧密的编码方式, 指令字长多样。每条指令的执行 时钟周期数不同,对存储器的频繁 访问
第三章 指令系统
数据的表示 指令系统结构分类 寻址方式 指令系统优化
3.3 寻址方式
•操作数寻址方式:确定本条指令的操作数地址 的方法 •主要寻址方式
隐含寻址、立即寻址、直接寻址、间接寻址 寄存器寻址、寄存器间接寻址 偏移寻址(相对寻址、基址寻址、变址寻址) 堆栈寻址
第三章 指令系统
数据的表示 指令系统结构分类 寻址方式 指令系统优化
3.4 指令系统的优化
指令操作码的优化 指令地址码的优化 指令系统分析
一、操作码
具体说明操作的性质及功能,其长度反映指令条数 操作码的长度固定:信息的冗余大,程序总长增加 操作码的长度可变:如哈夫曼技术、扩展操作码技术, 可以缩短操作码的平均码长
指令和数据在存储器中的存储
例
设某指令系统共有7条指令,使用频率如下所示
指令 I7 I6 I5 I4 I3 I2 I1 使用频率 0.40 0.30 0.15 0.05 0.04 0.03 0.03
固定长度的操作码的码长为3
哈夫曼技术
构造哈夫曼树,所有指令的使用频率形成叶子节 点。将它们由小到大排序。选择两个最小的频率, 合并成一个频率,形成一个新节点。再按该频率 大小插到余下未参与结合的频率值中。如此继续 进行,直到全部频率结合完毕形成根节点为止 从根节点开始,对每个节点向下延伸,分成两支, 分别用代码“0”和“1”表示 每条指令的哈夫曼编码: 根节点到该指令频率所 经过的代码序列
操作码
地址码
1、隐含寻址: 操作数地址不显式给出,指令中隐含操作数地址。
OP
A1 AC
(AC) OP (A1) AC为累加寄存器
MUL B
2. 立即寻址
指令直接给出操作数
立即数(指令中数不能改变)
用来提供常数、设置初值等。
mov a, #1
3. 直接寻址
指令直接给出操作数地址。不需经过地址变换
指 令 的 n 个 操 作 数 中 有 m 个 存 储 器 操 作 数
指令系统类 型 寄存器-寄 存器型 (0,3)
优 点
缺
点
简单,指令字长固 定,各种指令的执行 指令条数多,目标代码较大。 时钟周期数相近。
每条指令的执行时钟周期数也不尽 可直接对存储器操作 相同。 寄存器-存 数访问,目标代码较 小。 储器型 (1,2)
堆栈 累加器
一、根据CPU内部存储单元类型分类 堆栈型指令系统 累加器型指令系统 通用寄存器型指令系统
例
表达式C=A+B在这三种类型指令系统结构上的 实现方法。设A、B、C均是保存在存储器单元中。
C=A+B表达式在三种类型指令系统结构上的实现方法
堆栈 累加器 寄存器 (寄存器-存储器) LOAD R1,A 寄存器 (寄存器-寄存器)
哈夫曼编码 0 10 110 11100 11101 11110 11111
哈夫曼编码的平i i
= 2.2
扩展操作码技术
操作码只有有限的几种码长 仍然采用哈夫曼编码的思想,高频率的指 令操作码用短码表示,低频率的指令操作 码用长码表示。 本例中采用2-4扩展编码,即只有2和4两种 码长
第三章 指令系统
数据的表示 指令系统结构分类 寻址方式 指令系统优化
3.1 数据表示
数据结构与数据表示 浮点数尾数基值的选择 浮点数的下溢处理
1、数据结构与数据表示
数据结构:各种数据元素或信息单元之间 的结构关系 数据表示:机器硬件可以直接识别和引用 的数据类型 两者关系:数据结构通过软件映像将信息 变换成数据表示来实现。
D =((A))
6. 寄存器间接寻址
R=02 格式 操作码OP 寄存器号R 0040
M
... ... ... ...
D =((R))
0040
D ... ...
优点: 修改寄存器内容比修改主存单元内容快。 同一指令可指向不同存储单元,以实现程序的循环、 共享,并提供转移地址。
例
一个由N个元素组成的数据,已经存放在主 存的连续存储单元中,现要把它搬到主存 的另一段连续的存储单元中,源数组的起 始地址为AS,目标数组的起始地址是AD。
计算机中的数据表示有定点数和浮点数 两种 定点数:小数点固定在某个位置上
定点小数的机器数格式为
X0 X1 X2 符号位 约定小数点位置 …… Xn-1 Xn
定点整数的机器数格式为
X0 X1 X2 符号位 …… Xn-1 Xn 约定小数 点位置
浮点数的表示方法
小数点位置可以浮动 通常表示为 X=M•rmE 其中M是尾数,E是阶码,rm是尾数的基值 这与十进制数的科学计数法类似。 例如:-3500 = -3.5 ×103 浮点数的机器数格式为
PUSH A
LOAD A
LOAD R1,A
PUSH B
ADD B
ADD R1,B
LOAD R2,B
ADD
Store C
Store C,R1
Add R3,R1,R2
POP C
Store C,R3
三类指令系统比较
指令系统 类型 优 点 缺 点
堆栈型
指令短小
堆栈不能被随机访问,很难生成有效 代码
累加器型
code
ends end
start
3.2 指令系统结构分类
根据以下因素对指令系统结构进行分类 在CPU中操作数的存储方法 指令中显式表示的操作数个数 操作数的寻址方式 指令系统所提供的操作类型 操作数的类型和大小
CPU对操作数的不同存取方式
CPU提供的 暂存器 每条ALU指令显式表示的 操作数个数 0 1 运算结果的 目的地 堆栈 累加器 访问显式操作数的 过程 Push/Pop Load/Store 累加器 一组寄存器 2/3 寄存器或存 Load/Store寄存器 储器 或存储器
用间接寻址方式编写的程序
1 START: 2 3 4 LOOP: 5 6 7 8 9 10ASR: 11ADR: 12NUM: 13ASI: 14ADI: 15CNT: MOVE MOVE MOVE MOVE INC INC DEC BGT HALT AS AD N 0 0 0 ASR, ASI ADR, ADI NUM, CNT @ASI, @ADI ASI ADI CNT LOOP
汇编后的目 标文件只有 208字节
main
mov mov mov add mov lea mov int add mov mov int mov int mov int ret endp
a,1 b,2 al,a al,b c,al dx,string ah,09 21h c,30h dl,c ah,2 21h dl,0ah 21h dl,0dh 21h
±D
S =((PC)±D)
有效地址相对PC上下浮 动,给编程带来方便。
9. 堆栈寻址 格式 操作码OP 堆栈指针SP
M
S =((SP))
SP 0070
栈顶
S
SP既可出现在指令中,也可隐含约定。
... ... ... ... ... ...
某指令系统结构上,一些指令使用立即值寻址方式的频率。
比较指令和ALU指令使用立即值寻址方式十分频繁。
E0 E1 E2
……
EP M0 M1 M2
……
Mm
2、浮点数尾数基值的选择
浮点数据表示中的尾数基值用rm表示。 尾数机器位数用m表示, rm进制的尾数位数用m’表 示,其位权由小数点向右依次为rm-1, rm-2 ,…, rm-m’ 。
m m'= ⎡log 2 rm ⎤
例,rm =2时,m’为m; rm =16时,m’为m/4。
指令
I1 I2 I3 I4 I5 I6 I7
频率 0.40 0.30 0.15 0.05 0.04 0.03 0.03
第三章 指令系统
数据的表示 指令系统结构分类 寻址方式 指令系统优化
3.2 指令系统结构分类
指令:能要求计算机进行基本操作的命令 指令系统( Instruction Set ):一台计算机 上所有指令的集合
指令的格式
操作码
做什么
地址码
对谁操作
高级语言的语句和用法与指令系统无关 低级语言和指令系统密切相关
(b)基址寻址 指令给出一个寄存器号和一个地址量,寄存 器内容与地址量之和为有效地址。
格式 操作码 OP Rb D
位移量 (形式地址)
基址寄存器号
S =((Rb)+ D)
基准地址 相对于基址的位移
(c)相对寻址 指令给出位移量,PC内容与位移量之和为有 效地址。
或隐含指定 位移量
格式 操作码 OP PC
操作码OP
有效地址A
操作数 D =(A)
add a,b
4. 寄存器寻址
格式 操作码OP D = ( R)
寄存器号R
R所占位数少; 访问寄存器比访问 主存单元快
add R1,R2
5.间接寻址 指令给出操作数地址的地址
M
A=0030 格式 操作码OP 间接地址A 0060
0060 D ... ... ... ...
1.00
哈夫曼树
0.60 1 0.30 1 0.15 1 0.06 1 0 1 0.04 0 0.09 0
1 0
0
0 0.05 0.15 0.30 0.40
0.03
0.03
I1
I2
I3
I4
I5
I6
I7
指令
I7 I6 I5 I4 I3 I2 I1
频率 0.40 0.30 0.15 0.05 0.04 0.03 0.03