电子设计自动化技术试卷1答案
自动化考试试题_含答案
第一类：填空题一．填空题1．自动化控制系统按被控量的时间特性分为（连续量）和（离散量）。
2．PLC 全称为（可编程序逻辑控制器），DCS全称为( 集散控制系统)。
3．输入输出单元是（PLC）与工业过程控制现场之间的连接部件。
4．PLC的工作方式是（周期扫描方式）。
5. 冗余设计可采用（热备份）或（冷备份）。
6．MPI 接口一般的默认传输速率（187.5 ）kbps,PROFIBUS-DP接口主要用于连接（分布式）I/O,传输速率（12）Mbps.7.（授权）是使用软件的“钥匙”，只用将他安装好，软件才能正常使用。
8. 自动控制系统按照系统按结构分类，有（闭环）控制系统（开环）控制系统（复合）控制系统。
９. 自动控制系统按照闭环数目分类（单回路）控制系统（多回路）控制系统。
10. 自动控制系统的方块图由串联、（并联）、（反馈）三种基本形式组成。
11. 串行数据通信的方向性结构有三种，即( 单工)、（半双工）和（全双工）。
12. 最常用的两种多路复用技术为（频分多路复用）和（时分多路复用），其中，前者是同一时间同时传送多路信号，而后者是将一条物理信道按时间分成若干个时间片轮流分配给多个信号使用。
13. 在TCP/IP层次模型中与OSI参考模型第四层(运输层)相对应的主要协议有（TCP）和（UDP），其中后者提供无连接的不可靠传输服务。
14．局域网使用的三种典型拓朴结构是（总线型）、（环形网）、（星型网）。
15．开放系统互连参考模型OSI中，共分七个层次，其中最下面的三个层次从下到上分别是（物理层）、（数据链路层）、（网络层）。
16、每台PLC至少有一个（CPU ），它按PLC的系统程序赋予的功能接收并存贮用户程序和数据，用扫描的方式采集由现场输入装置送来的状态或数据，并存入规定的寄存器中。
17、PLC的对外功能，主要是通过各种（I/O接口模块）与外界联系的。
18、PLC具有通信联网的功能，它使（PLC与PLC）之间、PLC与上位计算机以及其他智能设备之间能够交换信息，形成一个统一的整体，实现分散集中控制。
江苏开放大学电子设计自动化作业1
电子设计自动化 > 第二学习单元：电子电路仿真与分析第一次作业（占成绩的15%）“地”元器件在__A___元器件库栏下。
客观题满分： 2分得分：2分A电源B基本器件C晶体管D指示器件学生答案：A老师点评：“电阻、电容、电感”元器件在__B___元器件库栏下。
客观题满分： 2分得分：2分A电源B基本器件C晶体管D指示器件学生答案：B老师点评：“三极管”元器件在__C___元器件库栏下。
客观题满分： 2分得分：2分A电源B基本器件C晶体管D指示器件学生答案：C老师点评：“开关”元器件在___B__元器件库栏下。
客观题满分： 2分得分：2分A电源B基本器件C晶体管D指示器件学生答案：B老师点评：元器件水平翻转的快捷键是__A___。
客观题满分： 2分得分：2分A Alt+XB Alt+YC Ctrl+RD Ctrl+Shift+R学生答案：A老师点评：元器件顺时针旋转90°的快捷键是__C___。
客观题满分： 2分得分：2分A Alt+XB Alt+YC Ctrl+RD Ctrl+Shift+R学生答案：C老师点评：万用表除了测量电压、电流、电阻外还可测量__D___。
客观题满分： 2分得分：2分A频率B周期C相位D分贝学生答案：D老师点评：函数信号发生器有__C___个接线端口。
客观题满分： 2分得分：2分A 1B 2C 3D 4学生答案：C老师点评：频率计数器有__A___个接线端口。
客观题满分： 2分得分：2分A 1B 2C 3D 4学生答案：A老师点评：Multisim软件Place菜单下Wire完成放置__A___。
客观题满分： 2分得分：2分A导线B元件C标题D节点学生答案：A老师点评：Multisim软件系统工具栏由__ABD___工具栏组成。
客观题满分： 3分得分：3分A标准B视窗C器件D主要学生答案：A；B；D老师点评：Multisim软件电路工作区包含__ABCD___。
电子科技大学2008年电子设计自动化技术期末试卷A答案
二． 改错题（5 分×3 题，共 15 分） 以下的程序在编译时都出现了错误，请用波浪线划出错误的地方并修改错误。 1. （本题 5 分） LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY Latch IS PORT ( INP: IN STD_LOGIC_VECTOR (7 downto 0); OUTP: OUT STD_LOGIC_VECTOR (7 downto 0); CLK: IN STD_LOGIC ); END Latch; ARCHITECTURE Latch OF Latch IS BEGIN PROCESS(CLK) BEGIN IF(CLK='1') THEN OUTP<=INP; END IF; wait on INP; END PROCESS; END Latch; 【参考答案】 ：
波浪线标出的部分将报错，原因是对 std_logic 类型的数据进行“+” 、 “-”运算需要声明包集合 STD_LOGIC_unsigned，将 “use IEEE.STD_LOGIC_unsigned.all;”加在程序的第三行即可。
第 3 页 共 8 页
三． 综合题（本大题有 4 小题，共计 45 分） 1．（本题 9 分） 请将下面 VHDL 示例程序中的条件信号赋值语句等价代换为进程语句 结构，要求代换前后程序是完全等价的。 LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY simp IS PORT(a, b,c : IN STD_LOGIC; y : OUT STD_LOGIC); END simp; ARCHITECTURE logic OF simp IS BEGIN y <= a WHEN c=’0’ ELSE b WHEN c=’1’ ELSE ‘X’; END logic; 【参考答案】 ： 共 9 分，考核重点是敏感信号的选择，加粗部分占 5 分 LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY simp_prc IS PORT(a,b,c : IN STD_LOGIC; y : OUT STD_LOGIC); END simp_prc; ARCHITECTURE logic OF simp_prc IS BEGIN PROCESS(a, b, c) BEGIN IF c=’0’ THEN y <= a; ELSIF c=’1’ THEN y <= b; ELSE y <= ‘X’; END IF; END PROCESS; END logic; 2．（本题 13 分）请编写一个共阳极数码管的显示译码程序。din 是 4 位二进制数据输 入，其输入范围从 0000~1001，a~g 是显示译码电路的输出端，与数码管的 LED 显 示段相对应。要求： （1）请写出完整的输入输出译码表（5 分）8 分）Top-Down 设计方法中逻辑综合的作用是什么？ 【参考答案】 ：
四川省自考eda试题及答案
四川省自考eda试题及答案四川省高等教育自学考试电子设计自动化（EDA）试题及答案一、单项选择题（每题1分，共10分）1. 在EDA技术中，HDL是指什么？A. Hardware Description LanguageB. Human-Device LanguageC. High-Definition LanguageD. Home Development Language答案：A2. 下列哪个软件不是EDA工具？A. CadenceB. MATLABC. SynopsysD. Microsoft Office答案：D3. 在EDA设计流程中，逻辑综合的主要目的是？A. 优化电路布局B. 将高级语言代码转换为门级电路C. 提供电路的热仿真分析D. 进行电源管理设计答案：B4. 以下哪个不是EDA设计中的常见文件格式？A. VHDLB. VerilogC. PDFD. EDIF答案：C5. 在EDA工具中，仿真工具的主要作用是什么？A. 绘制电路原理图B. 对电路进行逻辑功能测试C. 进行PCB布线D. 生成电路板生产文件答案：B6. 下列哪个不是EDA设计中的布局与布线工具？A. Place and RouteB. Schematic CaptureC. FloorplanningD. Power Planning答案：B7. 在EDA设计中，时序分析的主要目的是？A. 确定电路的功耗B. 确保电路的信号完整性C. 计算电路的成本D. 评估电路的散热性能答案：B8. 以下哪个是EDA设计中的测试工具？A. Logic SimulatorB. OscilloscopeC. MultimeterD. All of the above答案：D9. 在EDA技术中，ASIC指的是什么？A. Application-Specific Integrated CircuitB. Advanced System for Integrated CircuitC. Automated System for Integrated CircuitD. Application-Specific Integrated Computer答案：A10. 下列哪个是EDA设计中的优化工具？A. Synthesis ToolB. Layout ToolC. Verification ToolD. Both A and B答案：D二、多项选择题（每题2分，共10分）11. 在EDA设计中，以下哪些属于前端设计工具？A. Schematic CaptureB. Place and RouteC. Logic SimulatorD. Floorplanning答案：A C12. 在EDA设计流程中，后端设计通常包括哪些步骤？A. 布局（Layout）B. 布线（Route）C. 时序分析（Timing Analysis）D. 原理图绘制（Schematic Drawing）答案：A B C13. 以下哪些因素会影响EDA设计的布线结果？A. 电路板尺寸B. 信号完整性C. 电源管理D. 元件成本答案：A B C14. 在EDA设计中，哪些因素需要在逻辑综合时考虑？A. 设计的面积B. 电源消耗C. 操作频率D. 成本预算答案：A B C15. 下列哪些是EDA设计中的验证工具？A. Logic SimulatorB. Timing SimulatorC. RTL ViewerD. Oscilloscope答案：A B C三、简答题（每题5分，共20分）16. 简述EDA技术在现代电子设计中的重要性。
电子设计自动化智慧树知到答案章节测试2023年滨州学院
第一章测试1.请指出Altera Cyclone系列中的EP1C6Q240C8这个器件是属于（）A:GALB:CPLDC:ROMD:FPGA答案:D2.下列对CPLD结构与工作原理的描述中，正确的（）A:CPLD是基于查找表结构的可编程逻辑器件B:早期的CPLD是从FPGA的结构扩展而来C:在Xilinx公司生产的器件中，XC9500系列属CPLD结构D:CPLD即是现场可编程逻辑器件的英文简称答案:C3.下面哪个是FPGA的可编程结构（）A:与或阵列可编程B:与阵列可编程C:或阵列可编程D:查找表（LUT）答案:D4.IP核在EDA技术和开发中具有十分重要的地位，IP是指（）A:都不是B:知识产权C:网络地址D:互联网协议答案:B5.下列哪个是硬件描述语言的英文缩写（）A:EDAB:ISPC:ASICD:HDL答案:D第二章测试1.VHDL语言中用于存放用户设计和定义的一些设计单元和程序包的工作库是（）A:STD库B:VITAL库C:WORK库D:IEEE库答案:C2.在VHDL标识符命名规则中，以（）开头的标识符是正确的。
A:字母或数字B:下划线C:字母D:数字答案:C3.不符合VHDL标准的标识符是（）A:ad12B:a2b2C:%50D:a_b1答案:C4.对于信号和变量，哪一个是不正确的（）A:变量的赋值符号是<=B:信号的赋值符号是<=C:变量的关键词是VARIABLED:信号的关键词是SIGNAL答案:A5.VHDL程序中，实体描述（）A:器件外部特性B:器件的内部功能C:器件的综合约束D:器件外部特性与内部功能答案:A第三章测试1.必须在库和程序包中提前声明才能使用的数据类型是（）A:BITB:BIT_VECTORC:STD_LOGICD:INTEGER答案:C2.关于VHDL数据类型，正确的是（）A:用户可以定义子类型B:用户不能定义子类型C:用户可以定义任何类型的数据D:前面三个答案都是错误的答案:A3.使用STD_LOGIG_1164中的数据类型时（）A:必须在库和包集合中声明B:可以直接调用C:必须在结构体中声明D:必须在实体中声明答案:A4.STD_LOGIC数据类型中定义的强未知字符是（）A:xB:ZC:XD:z答案:C5.VHDL数据类型转换函数用于实现VHDL中各种数据类型互相转换。
电子设计自动化技术
电子设计自动化技术一、选择题：（每题2分，共30分）1. 不符合1987VHDL标准的标识符是（）。
A. a2b2B. a1b1C. ad12D. %502. VHDL语言中变量定义的位置是（）。
A. 实体中中任何位置B. 实体中特定位置C. 结构体中任何位置D. 结构体中特定位置3. VHDL语言中信号定义的位置是（）。
A. 实体中任何位置B. 实体中特定位置C. 结构体中任何位置D. 结构体中特定位置4. 变量是局部量可以写在（）。
A. 实体中B. 进程中C. 线粒体D. 种子体中5. 变量和信号的描述正确的是（）。
A. 变量赋值号是:=B. 信号赋值号是:=C. 变量赋值号是<=D. 二者没有区别6. 变量和信号的描述正确的是（）。
A. 变量可以带出进程B. 信号可以带出进程C. 信号不能带出进程D. 二者没有区别7. 关于VHDL数据类型，正确的是（）。
A. 数据类型不同不能进行运算B. 数据类型相同才能进行运算C. 数据类型相同或相符就可以运算D. 运算与数据类型无关8. 下面数据中属于实数的是（）。
A. 4.2B. 3C. ‘1’D. “11011”9. 下面数据中属于位矢量的是（）。
A. 4.2B. 3C. ‘1’D. “11011”10. 正确给变量X赋值的语句是（）。
A. X<=A+B;B. X:=A+b;C. X=A+B;D. 前面的都不正确11. 可以不必声11.明而直接引用的数据类型是（）。
A. STD_LOGICB. STD_LOGIC_VECTORC. BITD. 前面三个答案都是错误的12. STD_LOGIG_1164中定义的高阻是字符（）。
A. XB. xC. zD. Z13. STD_LOGIG_1164中字符H定义的是（）。
A. 弱信号1B. 弱信号0C. 没有这个定义D. 初始值14. 使用STD_LOGIG_1164使用的数据类型时（）。
A.可以直接调用B.必须在库和包集合中声明C.必须在实体中声明D. 必须在结构体中声明15. MAX+PLUSII的设计文件不能直接保存在（）。
电子设计自动化(eda)期末考试试题及答案
PROCESS(CLK)
BEGIN
IFCLK'EVENTANDCLKTHEN
Q1<=Q1+1;
ENDPROCESS;
Q<=Q1;
ENDbhv;
四、设计，要求写出完整的vhdl代码。（65分）
1、16位硬件加法器，要求有进位输入和进位输出。（15分）
2、七段数码管译码显示电路设计（数码管共阳极接法）（12分）
USEIEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITYADDER16IS
PORT(CIN:INSTD_LOGIC;
A:INSTD_LOGIC_VECTOR(15DOWNTO0);
B:INSTD_LOGIC_VECTOR(15DOWNTO0);
Sห้องสมุดไป่ตู้OUTSTD_LOGIC_VECTOR(15DOWNTO0);
IFCLK'EVENTANDCLK='1'THEN
Q1<=Q1+1;
ENDIF;
ENDPROCESS;
Q<=Q1;
ENDbhv;
每个2分
四、设计，要求写出完整的vhdl代码。（65分）
1、16位硬件加法器，要求有进位输入和进位输出。（15分）
LIBRARYIEEE;
USEIEEE.STD_LOGIC_1164.ALL;
（9）在vhdl中变量可在结构体和进程中定义和使用。（）
（10）在进程中同一信号有多个赋值源，实际完成赋值的是最接近begin的信号。（）
二、简答题（15分）
1、简述fpga/cpld的设计流程。（5分）
2、在vhdl中端口模式有那几种？并说明数据流动方向。（4分）
电子设计自动化技术答案
第一章1-1 EDA技术与ASIC设计与FPGA开发有什么关系? P3~4答:利用EDA技术进行电子系统设计的最后目标就是完成专用集成电路ASIC的设计与实现;FPGA与CPLD就是实现这一途径的主流器件。
FPGA与CPLD通常也被称为可编程专用IC,或可编程ASIC。
FPGA与CPLD的应用就是EDA技术有机融合软硬件电子设计技术、SoC(片上系统)与ASIC设计,以及对自动设计与自动实现最典型的诠释。
1-2与软件描述语言相比,VHDL有什么特点? P6答:编译器将软件程序翻译成基于某种特定CPU的机器代码,这种代码仅限于这种CPU而不能移植,并且机器代码不代表硬件结构,更不能改变CPU的硬件结构,只能被动地为其特定的硬件电路结构所利用。
综合器将VHDL程序转化的目标就是底层的电路结构网表文件,这种满足VHDL设计程序功能描述的电路结构,不依赖于任何特定硬件环境;具有相对独立性。
综合器在将VHDL(硬件描述语言)表达的电路功能转化成具体的电路结构网表过程中,具有明显的能动性与创造性,它不就是机械的一一对应式的“翻译”,而就是根据设计库、工艺库以及预先设置的各类约束条件,选择最优的方式完成电路结构的设计。
l-3什么就是综合?有哪些类型?综合在电子设计自动化中的地位就是什么? P5什么就是综合? 答:在电子设计领域中综合的概念可以表示为:将用行为与功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。
有哪些类型? 答:(1)从自然语言转换到VHDL语言算法表示,即自然语言综合。
(2)从算法表示转换到寄存器传输级(RegisterTransport Level,RTL),即从行为域到结构域的综合,即行为综合。
(3)从RTL级表示转换到逻辑门(包括触发器)的表示,即逻辑综合。
(4)从逻辑门表示转换到版图表示(ASIC设计),或转换到FPGA的配置网表文件,可称为版图综合或结构综合。
综合在电子设计自动化中的地位就是什么? 答:就是核心地位(见图1-3)。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
试卷
第 1 页 共 1 页
试卷答案:
一、 选择题 1 2 3 4 5 6 7 8 9 10 D
C
A
D
A
A
A
A
A
D
二、名词解释，写出下列缩写的英文全称和中文含义 1. EDA
EDA Electronic Design Automation 电子设计自动化
2. CPLD Complex Programmable Logic Device 复杂可编程逻辑器件
3. SOPC System-on-a-Programmable-Chip 可编程片上系统 4 IEEE
Institute of Electrical and Electronics Engineers 电气和电子工程师协会 5 FPGA
Field －Programmable Gate Array 现场可编程门阵列 6 PLD
Programmable Logic Device 可编程逻辑器件 7. JTAG
JTAG Joint Test Action Group 联合测试行动小组 8. IP
Intellectual Property 知识产权 9. ASIC
Application Specific Integrated Circuits 专用集成电路 10. VHDL
Very-High-Speed Integrated Circuit Hardware Description Language 超高速集成电路硬件描述语言
每小题写出英文全称2分，中文含义1分
三、 VHDL 程序填空
1 SEG7DEC "1101101" "1111111"
2 '1' WHEN A='0' AND B='1' ELSE
3 0 ENA='1' outy+1
4 0000000000000000 D sreg(1
5 downto 1)<=sreg(14 downto 0)
每空3分
四、 1.
时序电路的初始状态常常由复位信号来设置。
根据复位信号复位时机的不同，可将复位分为同步复位和异步复位两种(4分)。
所谓同步复位，就是当复位信号有效且在给定的时钟边沿到来时，电路才被复位(3分)，此时复位的状态与时钟同步，有助于信号的稳定和系统毛刺的消除；异步复位状态与时钟状态不要求同步，一旦复位信号有效，电路就被复位(3分)。
2.
主要PLD 厂商: 1) Altera ：Altera 公司在20世纪90年代以后发展很快，是最大的可编程逻辑器件供应商之一。
(2分)
2) Xilinx: FPGA 的发明者，老牌PLD 公司，是最大的可编程逻辑器件供应商之一。
(2分) 3) Lattice (2分)
CPLD/FPGA 器件的开发设计一般可以分为设计输入(1分)、设计实现(1分)、设计校验(1分)和下载编程(1分)四个步骤。