数据选择器和译码器及其应用
实验三组合逻辑电路应用——译码器、数据选择器
实验三组合逻辑电路应用——译码器、数据选择器
译码器和数据选择器是现代数字电子学中常用的两种组合逻辑电路。
它们可以将输入
的二进制信号转换为对应的输出信号，并且在数字电路中具有广泛的应用。
一、译码器
译码器是一种将输入的二进制信号转换成对应输出信号的数字电路。
译码器的作用是
将输入的地址码转换成溢出电路所能识别的控制信号，通常用来将不同的地址码映射到不
同的设备或功能上。
比如在存储器系统中，根据不同地址码，从RAM或者ROM中取出相应
的数据或指令。
除此之外，译码器还可以用于数据压缩、解码、解密等领域。
在一些数字电路中，译
码器还可以充当多路复用器、选择器等电路的功能。
译码器的分类按照其输入和输出的码制不同，可以分为译码器、BCD译码器、灰码译
码器等。
其中，最常见的是2-4译码器、3-8译码器、4-16译码器等。
二、数据选择器
数据选择器是一种多路选择器，根据控制信号选择输入端中的一个数据输出到输出端。
选择器的控制信号通常由一个二进制码输入到它的控制端，二进制码的大小由选择器的通
道数决定。
数据选择器广泛用于控制、多媒体处理、信号处理等方面。
数据选择器与译码器相比，最主要的区别在于其输出可以不仅限于数字信号。
数据选
择器可以处理模拟信号、复合信号等多种形式的信号，因为它可以作用于信号的幅度、相位、频率等方面。
数据选择器按照输入和输出的端口取数的不同，可以分为单路选择器和多路选择器。
常见的有2-1选择器、4-1选择器、8-1选择器、16-1选择器等。
译码器和数据选择器
实验四译码器及其应用一、实验目的1.掌握中规模集成译码器的逻辑功能和使用方法2.熟悉数码管的使用二、实验原理译码器是一个多输入、多输出的组合逻辑电路。
它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。
译码器可分为通用译码器和显示译码器两类。
前者又分为变量译码器和代码变换译码器。
1.变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线－4线、3线－8线和4线－16线译码器。
若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用。
而每一个输出所代表的函数对应于n个输入变量的最小项。
以3线－8线译码器74LS138为例进行分析，图4－1(a)、(b)分别为其逻辑图及引脚排列。
其中A2、A1、A0为地址输入端，0Y～7Y为译码输出端，S1、2S、3S 为使能端。
(a) (b)图4－1 3－8线译码器74LS138逻辑图及引脚排列表4－1为74LS138功能表当S1＝1，2S＋3S＝0时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。
当S1＝0，2S＋3S＝X时，或S1＝X，2S＋3S＝1时，译码器被禁止，所有输出同时为1。
表4－1二进制译码器实际上也是负脉冲输出的脉冲分配器。
若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器(又称多路分配器)，如图4－2所示。
若在S 1输入端输入数据信息，2S ＝3S ＝0，地址码所对应的输出是S 1数据信息的反码；若从2S 端输入数据信息，令S1＝1、3S ＝0，地址码所对应的输出就是2S 端数据信息的原码。
若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器。
根据输入地址的不同组合译出唯一地址，故可用作地址译码器。
接成多路分配器，可将一个信号源的数据信息传输到不同的地点。
二进制译码器还能方便地实现逻辑函数，如图4－3所示，实现的逻辑函数是 Z ＝C B A C B A C B A ++＋ABC图4－2 作数据分配器 图4－3 实现逻辑函数利用使能端能方便地将两个3/8译码器组合成一个4/16译码器，如图4－4所示。
译码器和数据选择器
实验四译码器及其应用一、实验目的1.掌握中规模集成译码器的逻辑功能和使用方法2.熟悉数码管的使用二、实验原理译码器是一个多输入、多输出的组合逻辑电路。
它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。
译码器可分为通用译码器和显示译码器两类。
前者又分为变量译码器和代码变换译码器。
1.变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线－4线、3线－8线和4线－16线译码器。
若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用。
而每一个输出所代表的函数对应于n个输入变量的最小项。
以3线－8线译码器74LS138为例进行分析，图4－1(a)、(b)分别为其逻辑图及引脚排列。
其中A2、A1、A0为地址输入端，0Y～7Y为译码输出端，S1、2S、S为使能端。
3(a) (b)图4－1 3－8线译码器74LS138逻辑图及引脚排列表4－1为74LS138功能表当S1＝1，2S＋3S＝0时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。
当S1＝0，2S＋3S＝X时，或S1＝X，2S＋3S＝1时，译码器被禁止，所有输出同时为1。
表4－1二进制译码器实际上也是负脉冲输出的脉冲分配器。
若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器(又称多路分配器)，如图4－2所示。
若在S 1输入端输入数据信息，2S ＝3S ＝0，地址码所对应的输出是S 1数据信息的反码；若从2S 端输入数据信息，令S1＝1、3S ＝0，地址码所对应的输出就是2S 端数据信息的原码。
若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器。
根据输入地址的不同组合译出唯一地址，故可用作地址译码器。
接成多路分配器，可将一个信号源的数据信息传输到不同的地点。
二进制译码器还能方便地实现逻辑函数，如图4－3所示，实现的逻辑函数是 Z ＝C B A C B A C B A ++＋ABC图4－2 作数据分配器 图4－3 实现逻辑函数利用使能端能方便地将两个 3/8译码器组合成一个4/16译码器，如图4－4所示。
数字电子逻辑译码器和数据选择器.pdf
五、实验报告要求
1、画出实验电路，把观察到的波形 画在坐标纸上，并标上对应的地址 码。 2、写出 4线-16 线译码器的真值表， 对实验结果进行分析、说明。
预习：实验四、数据选择器及 其应用
实验内容
1、测试数据选择器 74LS151 的逻辑功能。 2、用数据选择器 74LS151 设计三输入多数表决 电路。 3、用数据选择器 74LS151 实现逻辑函数 :
Y
A B C DE F G
13 12 11 10 9 15 14
OA OB OC OD DA DB DC DD 7126
OE
F O
G O
~EL ~BI ~LT
54 3
U2
45 11BD
VDD
5V
数码管的外形及符号
注意：
在实际使用数码管时，每个笔画 段上必须串联一个限流电阻。因 数码管的每段都是由发光二极管 构成，其正向压降通常为 2 ～
2.5V ，点亮电流在 5 ～10mA 之 间，因此限流电阻一般取几百欧 姆。
2、 74LS138 译码器逻辑功能测试
74LS138功能表
3、用 74LS138构成时序脉冲分配器
时序脉冲分配电路连接方法
实验波形图
注意：
CP脉冲从函数信号发生器输出，输出信 号为 TTL信号，用信号源上 SYNC输出端。 信号频率用 A路单频调节，幅度为固定值 5V。 用数字示波器双踪显示，在相应的地址 码上观察并记录输入、输出波形，画在 坐标纸上，注意其相位关系。
实验三 译码器及应用
一、实验目的
掌握译码器逻辑功能和 使用方法 熟悉数码管的使用
二、实验原理
1、译码器的分类： （1）、变量译码器 —二进制译码器
总结译码器和数据选择的使用体会
总结译码器和数据选择的使用体会
译码器和数据选择是数字电路设计中常用的元器件。
在我的学习和实践中，我对它们
的使用有了一些体会。
首先，对于译码器的使用，需要明确它的作用。
译码器可以将输入的数字信号转换为
对应的输出信号。
在实际的电路设计中，我们可以使用译码器来减少逻辑门的使用，从而
降低电路的成本和复杂度。
例如，在设计一个计数器时，我们可以使用译码器将二进制计
数器的输出转换为七段数码管的控制信号，这样可以实现数字的显示，同时电路的成本和
复杂度都会降低。
其次，数据选择器也是数字电路设计中常用的元器件。
它可以根据控制信号从多个输
入信号中选择一个输出信号。
数据选择器的使用可以帮助我们简化电路结构，减少逻辑门
的使用，提高电路的可读性和可维护性。
例如，在设计一个多路选择器时，我们可以使用
数据选择器来对控制信号进行译码，并从多个输入信号中选择一个输出信号。
需要注意的是，在使用译码器和数据选择器时，我们要仔细考虑控制信号的设计和输
入信号的排列方式。
如果控制信号设计不当，容易出现选错信号的情况。
而如果输入信号
排列不合理，可能会导致电路结构复杂，难以维护。
此外，在实际的电路设计中，我们还需要考虑译码器和数据选择器的延迟时间和功耗。
如果延迟时间过长，可能会导致电路运行速度变慢；而功耗过高，则会浪费电能，造成电
路故障和损害。
实验三 译码器、数据选择器及应用
使能
选择
B A X 0 0 1 1 X 0 1 0 1
Y0
Y1
2-4 译码
E
1 0 0 0 0
E
Y2
A B
Y3
实验三 译码器、数据选择器及应用
实验内容
2. 译码器的扩展：将双2-4线译码器74LS139加上门电路，扩展成 3-8线译码器。 实验过程：通过分析真值表分析、设计原理图
根据3-8译码器74138真值表，可以看作由两个2-4译码器组成，并且交替工作，由C的状
•
我们可以利用它实现逻辑函数： 如Y＝B ⊙ A＝ A ＝ A B A B B A B＝ Y0 Y3 ＝ Y0 Y3 则A、B和Y之间构成了同或门逻辑。
E 0 A B
2-4 译码
Y0
Y3
Y
实验三 译码器、数据选择器及应用
实验原理
下图是74LS153集成块引脚图，内部有2个4选1数据选择器，其真值表为下表。A、B 的状态起着从4路输入数据中选择哪1路输出的作用。E为使能端，低电平有效，E =0时， 数据选择器工作；E =1时，电路被禁止，输出0。A、B地址在集成块中由2个4选1共用， 高位为B，低位为A。 注意：A、B的低、高位。C0～C3可以用脉冲或电平开关模拟。数据输入和选择输入的作 用不同。
实验三 译码器、数据选择器及应用
实验内容
3. 译码器应用：作为逻辑函数产生器。
a) 利用74139译码器实现异或门电路。 b) 利用74139译码器实现3输入多数表决器。
异或门： 多数表决器：
Y A B A B A B A B Y ? Y ?
Y A B C A B C A B C A B C
数据选择器和译码器实验报告
竭诚为您提供优质文档/双击可除数据选择器和译码器实验报告篇一：实验二译码器与数据选择器的功能测试及应用(实验报告)实验2译码器与数据选择器的功能测试及应用一.实验目的与要求（5分）1.掌握中规模集成译码器与数据选择器的逻辑功能和使用方法；2.学习用集成译码器与数据选择器构成组合逻辑电路的方法。
三、实验原理与内容（20分）1.译码器（1）译码与译码器的概念译码是编码的反过程，是将给定的二进制代码翻译成编码时赋予的原意，实现译码功能的电路称为译码器。
（2）译码器分类译码器分为通用译码器（包括二进制、二─十进制译码器）与显示译码器（包括TTL共阴显示译码器、TTL共阳显示译码器等）两大类。
（3）利用译码器实现组合逻辑函数二进制、二─十进制译码器的输出端的逻辑式是以输入变量最小项(取反)的形式，故这种译码器也叫最小项译码器，利用最小项译码器可以实现简单的组合逻辑电路。
2.数据选择器（1)数据选择器概念与功能数据选择器可以实现从多路数据传输中选择任何一路信号输出，选择的控制由地址码决定。
数据选择器可以完成很多的逻辑功能，例如函数发生器、并串转换器、波形产生器等。
（2）用数据选择器实现组合逻辑函数选择器输出为标准与或式，含地址变量的全部最小项。
例如四选一数据选择器输出如下：Y=A1A0D3+A1A0D2+A1A0D1+A1A0D0而任何组合逻辑函数都可以表示成为以上的表示形式，故可用数据选择器实现。
四．实验步骤与记录（30分）1.译码器74Ls139功能测试测试译码器74Ls139中任意一组2-4线译码器的功能，其中译码器的输入端s、A1、A0接拨码开关输出口，输出Y0~Y3接发光管。
改变拨码开关开关的状态，观察输出，写出Y0~Y3的输出。
实验电路图如下：（请同学们完善，要求用铅笔做图)2.用译码器实现逻辑函数F=Abc+Abc。
用拨码开关开关输入信号A、b、c，发光二极管观察输出F。
实验电路图如下：（请同学们完善，要求用铅笔做图)3.用8选1数据选择器74Ls151实现函数F=Abc+Abc+Abc+Abc，用拨码开关开关输入信号A、b、c，发光二极管观察输出F。
译码器及数据选择器的应用
译码器及数据选择器的应用一、实验目的1．掌握译码器（74LS138）的逻辑功能和使用方法。
2．掌握数据选择器（74LS151）的逻辑功能和使用方法。
二、实验原理译码器和数据选择器都属于中规模集成电路，中规模集成器件多数是专用的功能器件,具有某种特定的逻辑功能,采用这些功能器件实现组合逻辑函数，基本采用逻辑函数对比法。
在一般情况下，使用译码器和附加的门电路实现多输出逻辑函数较方便，而使用数据选择器实现单输出逻辑函数较方便。
1.译码器一个n 变量的译码器的输出包含了n 变量的所有最小项.例如,如图5.1.4-1是3线/8线译码器 (74LS138) ，有三个选通端1S 、2S 和3S ，只有当1S =1、2S +3S =0时，译码器才被选通，否则，译码器被禁止，所有的输出端被封锁在高电平。
利用选片作用也可以将多片连接起来以扩展译码器的功能。
8个输出包含3个变量的全部最小项的译码。
表5.1.4-1是3线／8线译码器的功能表。
用n 变量译码器加上输出与非门电路，就能获得任何形式的输入变量不大于n 的组合逻辑电路。
图1 74LS138（3线/8线译码器）2.数据选择器一个n 个地址端的数据选择器，具有对2 n 个数据选择的功能。
例如，八选一数据选择器（74LS151），如图2所示，n ＝3，可完成八选一的功能，见表2。
由真值表可写出：70126012501240123012201210120012D A A A D A A A D A A A D A A A D A A A D A A A D A A A D A A A Y +++++++=数据选择器又称多开路开关，其功能是在多路并行传输数据中选通一路送到输出线上。
图2 74LS151（八选一数据选择器）表5.1.4-2 74LS151功能表三、实验仪器及器材数字实验箱一台，集成芯片74LS00、74LS20、74LS138、74LS151各一块，导线若干。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验三 译码器、数据选择器及其应用
实验目的
1、熟悉集成译码器的原理、应用和测试方法。
2、掌握器件74LS139的功能、使用、功能扩展、逻辑符号。
3、掌握中规模集成数据选择器74LS153的逻辑功能及测试方法。
4、学会用数据选择器构成组合逻辑电路的方法和实现组合逻辑函数。
实验原理
（一）译码器：
译码——把二进制代码所表示的信息翻译成对应输出的高、低电平信号的过程。
译码器多用于代码的转换、终端的数字显示、数据分配、存储器寻址和组合控制信号等。
译码器可以分为三类：
（1）显示译码器：驱动显示器件。
如：74LS248。
（2）码制变换译码器：如BCD码转换成十进制码。
（3）变量译码器：也是二进制译码器，如2-4译码器。
实验原理
实验原理
（二）数据选择器
数据选择器又叫“多路开关”。
其在地址码电位的控制下，从几个数据输入端中选择一个并将其数据送到一个公共的输出端。
实验原理
输入 输出 S A 1 A 0 Y 1 0 0 0 0 × × 0 0 0 1 1 0 1 1 0 D 0 D 1 D 2 D 3
D 0
D 1
D 2
D 3
A 1A 0S
Y
实验内容
1、测试各芯片的功能：对照功能表进行。
输入使用逻辑开关、输出使用发光二极管观察。
（必做）
2、将2-4译码器（74LS139）转换成3-8译码
器（必做）：
（1）画出转换逻辑电路图。
（2）在实验箱上连接好线路，验证设计是否正确。
（3）测试出该3-8译码器的功能表。
实验内容
3、用74LS153扩展出八选一数据选择器（必做），并设计出一个奇偶校验电路（选做）。
4、用74LS153构成三变量表决器电路，并测试其逻辑功能（选做）：
提示：先将双四选一扩展成八选一，然后根据三变量表决器电路的功能表实现三变量表决器。
三变量表决器设计提示
输入量输出量
A B C Y
0000
Y=m3+m5+m6+m7 0010
0100
0111
1000
1011
1101
1111
实验报告
1、画出实验中所用的电路接线图。
2、记录、整理实验数据，并对其结果进行分析。
3、归纳译码器、数据选择器的工作原理、特点。
4、记录实验过程中存在的困难、问题，以及相应的解决办法。
5、回答思考题中的各问题。
思考题
1、如何用数码管显示3-8译码器的输出结果。
2、利用一些基本门电路构成2-4译码器，画出连线图。
3、举例说明编码器和译码器的用途。
4、用74LS153实现全加器。
电子电路实验教学中心。