数电实验 计数器电路
青岛科技大学数电实验七 计数器
6
Q
K
7
Q
K
6
Q
C D
K
14
15
14
15
Rd
青岛科技大学自动化与电子工程学院
数
字
电
子
技 术
青岛科技大学自动化与电子工程学院
实验电路2 (图7.3）
Q3 Q2 Q1 Q0
上升沿触发
4
10
U1 B
SD SD
U1 A
SD
10
4
数
9
U2 B Q D C LK
C D
U2 A Q
SD
字
8
QDBiblioteka C LK12 11青岛科技大学自动化与电子工程学院
实验电路1 (图7.1-2）
Q3 Q2 Q1
四位二进制加法计数器
Q0
数
10 10 4
Single Pulse 下降沿触发
4
U1 B
字
电
SD
SD
SD
Q
J C LK
Q
J C LK
Q
J C LK
Q
SD
9
11 13
1
U1 A 5 3 1
C D
U2 B 9 11 13 12 7 4 A LS1 1 2
青岛科技大学自动化与电子工程学院
注意事项
数
字
电
子
技 术
采用触发器时应注意悬空脚的使用，最 好不悬空，应接高电平。 电路中的芯片一定要接电源。 要求画出计数器的状态表、状态图和时 序图如：十进制计数器的状态图如下：
0000 0001 0010 0011
1001
0100
1000
数电计数器实验报告
数电计数器实验报告数电计数器实验报告引言：数电计数器是数字电路中常见的一种组合逻辑电路，用于实现对输入信号进行计数的功能。
在本次实验中，我们将通过搭建一个四位二进制计数器的电路，来深入了解计数器的工作原理和应用。
实验目的：1. 熟悉计数器的基本原理和工作方式；2. 掌握计数器的设计与搭建方法；3. 理解计数器在数字系统中的应用。
实验器材：1. 74LS161四位二进制同步计数器芯片；2. 74LS47七段数码管芯片；3. 电路连接线、电源等。
实验步骤：1. 按照电路原理图，连接74LS161计数器芯片和74LS47七段数码管芯片；2. 将74LS161的CLK输入引脚连接到一个可调的方波发生器，用于提供时钟信号；3. 将74LS161的RST引脚连接到一个开关，用于手动复位计数器；4. 将74LS161的QA~QD引脚连接到74LS47的A~D引脚，用于输出计数结果；5. 将74LS47的LT引脚连接到一个LED灯，用于指示计数溢出。
实验原理：计数器是由触发器和逻辑门组成的组合逻辑电路。
在本次实验中，我们使用74LS161芯片作为计数器，它具有四位二进制计数功能。
74LS161芯片内部包含四个D触发器，每个触发器的输出与下一个触发器的时钟输入相连，形成级联的工作方式。
当时钟信号上升沿到来时，触发器会根据输入信号的状态进行状态转移，从而实现计数功能。
实验结果：通过调节方波发生器的频率，我们可以观察到七段数码管上显示的数字不断变化。
当计数器达到最大值时，LED灯会亮起，指示计数溢出。
通过手动复位开关，我们可以将计数器重新复位为0，重新开始计数。
实验分析：1. 在实验过程中，我们发现计数器的工作稳定性较好，能够准确地进行计数；2. 通过改变方波发生器的频率，我们可以调整计数器的计数速度，从而实现不同的计数效果；3. 计数器的应用非常广泛，比如在时钟、计时器、频率分频器等数字系统中都有广泛的应用。
实验总结：通过本次实验，我们深入了解了数电计数器的工作原理和应用。
数电计数器实验报告
数电计数器实验报告数电计数器实验报告引言：数电计数器是数字电路中常见的一种组合逻辑电路，用于计数和记录输入脉冲的次数。
本实验旨在通过搭建一个基本的二进制计数器电路，探究计数器的工作原理，并验证其计数功能的正确性。
实验装置和步骤：实验中所用的装置包括集成电路、数字示波器、电源等。
首先，我们按照电路原理图搭建计数器电路，并连接相应的输入和输出信号线。
然后，我们通过给计数器电路提供时钟信号，观察输出信号的变化情况。
最后，我们通过改变输入信号的频率和幅度，测试计数器的稳定性和可靠性。
实验结果：在实验中，我们观察到计数器电路的输出信号随着时钟信号的输入而变化。
当时钟信号的边沿触发计数器时，计数器按照设定的计数规则进行计数，并输出相应的二进制码。
例如，当计数器为4位二进制计数器时，输入一个时钟脉冲，计数器的输出变化为0001、0010、0011、0100，依次类推。
当计数器达到最大计数值时，会自动归零重新计数。
实验分析：通过实验我们发现，计数器的计数规则是按照二进制码进行计数的。
每一位计数器都有两种状态，0和1，通过时钟信号的输入，计数器的状态会发生变化。
当计数器达到最大计数值时，会自动归零，这是因为计数器的位数是有限的，无法继续计数。
计数器的位数越多，能够计数的范围就越大。
此外，我们还发现计数器的计数速度与输入时钟信号的频率有关。
当时钟信号的频率较高时，计数器的计数速度也会相应增加。
然而，当时钟信号的频率过高时，计数器可能无法跟上时钟信号的输入，导致计数器的计数出错。
因此，在实际应用中，我们需要根据具体的需求来选择合适的计数器和时钟频率。
实验总结：通过本次实验，我们深入了解了数电计数器的工作原理和计数功能。
计数器作为一种常见的组合逻辑电路，广泛应用于各种计数和测量系统中。
在实际应用中，我们需要根据具体的需求选择合适的计数器和时钟频率，以确保计数器的稳定性和可靠性。
未来展望：随着科技的不断发展，计数器的功能和性能也在不断提升。
数电实验四 计数器
CLR
LOAD
ENP
ENT
工作状态
X
0
X
X
X
置零↑10X NhomakorabeaX
预置数
X
1
1
0
1
保持
X
1
1
X
0
保持（C=0）
↑
1
1
1
1
计数
实验结果：数码管显示为从0到9之间变化。
2、74HC(LS)160构成模6计数器（基本命题）
设计用与非门74HC(LS)00及计数器74HC(LS)160实现模6计数器的实验电路图，搭接电路，
用集成计数器芯片可方便地构成任意模计数器，方法有反馈清零法和反馈置数法两种。
实验用器件管脚介绍：
1、74HC(LS)00（四二输入与非门）管脚如下图所示。
2、74HC(LS)160（4位十进制计数器）管脚如下图所示。
四、实验内容与步骤
1、测试74HC(LS)160的逻辑功能（基本命题）
例如，74HC(LS)160工作于计数模式时，接通电源后，利用数码管显示说明其确为模10计数器。
100计数器。
五、
实验结果：个位数码管随时间显示0、1、2、3、4、5、6、7、8、9，十位数码管显示个位进位计数结果，按0、1、2、3、4、5、6、7、8、9变化。
五、实验心得：
本次实验，通过对计数器工作过程的探索，基本上了解了数码计数器的工作原理，以及74HC160的数字特点，让我更进一步掌握了如何做好数字电子数字实验，也让我认识到自身理论知识的不足和实践能力的差距，以及对理论结合实践的科学方法有了更深刻理解。除此之外，对电路图要多次核对，确认其是否正确。对线路要多次检查，防止有线路故障。
数字电路实验计数器
实验八计数器一、实验目的1．熟悉由集成触发器构成的计数器电路及其工作原理。
2．熟悉掌握常用中规模集成电路计数器及其应用方法。
二、实验原理和电路所谓计数，就是统计脉冲的个数，计数器就是实现“计数”操作的时序逻辑电路。
计数器的应用十分广泛，不仅用来计数，也可用作分频、定时等。
计数器种类繁多。
根据计数体制的不同，计数器可分成二进制（即2”进制）计数器和非二进制计数器两大类。
在非二进制计数器中，最常用的是十进制计数器，其它的一般称为任意进制计数器。
根据计数器的增减趋势不同，计数器可分为加法计数器—随着计数脉冲的输入而递增计数的；减法计数器—随着计数脉冲的输入而递减的；可逆计数器—既可递增，也可递减的。
根据计数脉冲引入方式不同，计数器又可分为同步计数器—计数脉冲直接加到所有触发器的时钟脉冲（CP）输入端；异步计数器—计数脉冲不是直接加到所有触发器的时钟脉冲（CP）输入端。
1.异步二进制加法计数器异步二进制加法计数器是比较简单的。
图 1.8.1(a)是由4个JK（选用双JK74LS112）触发器构成的4位二进制（十六进制）异步加法计数器，图1.8.1(b)和（c）分别为其状态图和波形图。
对于所得状态图和波形图可以这样理解：触发器FF O（最低位）在每个计数沿（CP）的下降沿（1 → 0）翻转，触发器FF1的CP端接FF0的Q0端，因而当FF O（Q O）由1→ 0时，FF1翻转。
类似地，当FF1（Q1）由1→0时，FF2翻转，FF2（Q2）由1→0时，FF3翻转。
4位二进制异步加法计数器从起始态0000到1111共十六个状态，因此，它是十六进制加法计数器，也称模16加法计数器（模M=16）。
从波形图可看到，Q0 的周期是CP周期的二倍；Q1 是Q0的二倍，CP的四倍；Q2是Q1 的二倍，Q0的四倍，CP的八倍；Q3是Q2的二倍，Q1的四倍，Q0的八倍，CP的十六倍。
所以Q0 、Q1、Q2、Q3分别实现了二、四、八、十六分频，这就是计数器的分频作用。
数电计数器实验报告
数电计数器实验报告实验名称：数电计数器实验实验目的：通过实验，了解和掌握数电计数器的原理和工作方式，以及计数器的应用。
实验原理：计数器是一种能够实现数字计数功能的电子元件。
主要由触发器、逻辑门和时钟信号组成。
触发器主要用于储存和传递信号，逻辑门用于控制和处理信号，时钟信号用于控制计数时间。
实验器材：1. 7400四路或五路与门2. 7432四路或五路或六路或七路与非门3. 7474触发器4. 555定时器5. LED灯6. 电源实验步骤：1. 将触发器与逻辑门按照电路图连接，并确保连接正确无误。
2. 将555定时器连接到电路中，并设置合适的时钟频率。
3. 将LED灯连接到电路中，用于显示计数结果。
4. 打开电源，观察LED灯的亮灭情况，并记录计数结果。
5. 可以尝试改变定时器的频率，观察LED灯的计数速度。
实验结果分析：通过实验观察和记录计数结果，可以得出计数器的工作原理和特点。
可以发现，当时钟信号输入时，计数器会根据触发器和逻辑门的控制逻辑实现数字计数功能。
实验结论：1. 数电计数器是一种能够实现数字计数功能的电子元件。
2. 计数器由触发器、逻辑门和时钟信号组成，触发器用于储存和传递信号，逻辑门用于控制和处理信号，时钟信号用于控制计数时间。
3. 数电计数器在实际应用中具有广泛的用途，如计时器、频率计等。
实验中可能遇到的问题和解决方法：1. 连接错误：检查电路连接，确保连接正确无误。
2. LED灯未亮起：检查电路连接，确保连接正确无误。
3. 计数不准确：检查时钟信号的频率，确保设置合适的计数速度。
实验改进思路：1. 尝试使用不同型号的触发器和逻辑门，比较它们的计数效果和特点。
2. 尝试使用其他电子元件，如译码器、多路选择器等，扩展计数器的功能和应用场景。
3. 尝试使用计数器的级联连接，实现更复杂的计数功能和应用。
数电实验报告计数器
数电实验报告计数器计数器是数字电路中常见的一种电路元件，用于计数和显示数字。
在数电实验中，我们通常会设计和实现各种类型的计数器电路，以探究其工作原理和性能特点。
本文将介绍数电实验中的计数器的设计和实验结果，并探讨其应用和改进。
一、设计和实现在数电实验中，我们通常使用逻辑门和触发器来实现计数器电路。
逻辑门用于控制计数器的输入和输出，而触发器则用于存储和更新计数器的状态。
以4位二进制计数器为例，我们可以使用四个触发器和适当的逻辑门来实现。
触发器的输入端连接到逻辑门的输出端，而逻辑门的输入端连接到触发器的输出端。
通过适当的控制信号，我们可以实现计数器的正向计数、逆向计数、清零和加载等功能。
在实验中，我们需要根据设计要求选择适当的逻辑门和触发器，并将其连接起来。
然后，通过给逻辑门和触发器提供适当的输入信号，我们可以观察计数器的输出结果，并验证其正确性和稳定性。
二、实验结果在实验中，我们设计了一个4位二进制计数器，并通过适当的输入信号进行了测试。
实验结果表明，计数器能够正确地进行正向计数和逆向计数，并能够在达到最大计数值或最小计数值时自动清零。
此外，我们还观察到计数器的输出信号在计数过程中保持稳定，并且能够及时响应输入信号的变化。
这说明计数器具有较高的稳定性和响应速度，适用于各种计数应用场景。
三、应用和改进计数器在数字电路中有广泛的应用，例如频率分频、时序控制、计时器等。
通过适当的设计和连接，我们可以实现各种复杂的计数功能，满足不同的应用需求。
在实验中，我们还可以对计数器进行改进和优化，以提高其性能和功能。
例如，我们可以增加计数器的位数，以扩大计数范围；我们还可以添加输入输出接口，以实现与其他电路元件的连接和通信。
此外，我们还可以使用更高级的计数器电路，如同步计数器、环形计数器等，以实现更复杂的计数功能。
这些改进和扩展将进一步提高计数器的灵活性和实用性。
总结：通过数电实验，我们了解了计数器的设计和实现原理，并验证了其在实际应用中的性能和功能。
数电实验6(计数器设计)
⑴ CPA接单正脉冲，观察各触发器的输出状态，纪录于表6-4 中。
⑵ CPA接单正脉冲，输出端QD QCQB QA对应接至七段译码/驱 动电路CD4511的输入端D、C、B、A，观察数码管的变化。
2/5十进制计数器74LS90的管脚图：
计数脉冲从CPA输入（下降沿有效）， QA与CPB相连， QD QCQB QA输出
异步复位、置位输入端 R01 R02 S91 S92 HHLX HHXL XXHH XLXL LXLX LXXL XLLX
输出端 QD QC QB QA
LLLL LLLL HLLH 计数 计数 计数 计数
BCD码九进制加法计数器示意图
··
+5V
QD QC QB QA
VCC 74LS90 CPB
·
GND
触发器的 驱动方程
J0 = K0 =1 J1 = Q2Q0, K1 = Q0
J 2 = Q1Q0, K 2 = Q0
逻辑图（用2片74LS112和1片74LS00组成）
·Q FF2 1J C1 Q 1K
Q2
1&
1&
00- 4 00-3
Q FF1 1J Q C1
1K
·
Q1
· 00-2 00-1
Q FF0 1J
下周实验： RC环形振荡器和单稳态触发器
请确认本次实验集成电路芯片：74112两 片、7400一片、7490一片的安插位置。
从逻辑开关右面插孔连接+5V和
注意：不要在数电箱面板上写字！
实验六 计数器的设计
6.1实验目的
1、学习用集成触发器组成同步和异步计数器并测试其逻 辑功能。 2、学习用集成计数器组件组成任意进制计数器的方法并 测试其逻辑功能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验5 计数器实验电路
1实验目的
1.1掌握计数器的工作原理及特性
1.2采用触发器及集成计数器构成任意进制计数器
2实验仪器与元器件
2.1实验仪器
数字电路实验箱、数字万用表、示波器
2.2芯片
74LS00/74ls04 74LS48 74LS161 共阴数码管电位器电阻等其它元件若干
3预习要求
3.1 预习计数器相关内容。
3.2 作出预习报告。
4实验原理
计数器是用来实现计数功能的时序部件,它能够计脉冲数,还可以实现定时、分频、产生节拍脉冲和脉冲序列等。
计数器的种类很多，按时钟脉冲输入方式的不同，可以分为同步计数器和异步计数器。
按进位体制不同，可以分二进制和非二进制计数器。
按计数的增减趋势，可分加法或减法计数器等。
目前，无论是TTL还是CMOC集成电路，都有品种齐全的中规模集成计数电路。
作为使用者可以借助器件手册提供的功能表和工作波形以及引脚分布图，就能正确地使用这些器件。
4.1异步计数器
异步计数器是指计数脉冲不是直接加到所有触发器的时钟脉冲端。
这样，
当一个计数脉冲作用后，计数器中某些触发器的状态发生变化，而其它触发器保持原来状态，即计数器中各触发器状态的更新与输入时钟脉冲异步。
在设计模为整数N 的异步计数器时，如果K N 2=，则为二进制计数器，例
如设计一个4位二进制计数器，1624==N ，K=4，用4个触发器级联即可。
如果N 不等于2的整次幂，则是非二进制计数器，这时，可将N 写N=1*2N K 其中1N 为奇数,这样由模为K 2和模为1N 的两个计算器级联而成,其中模为1N 的计数器通常用反馈的方法构成.例如设计一个异步十进制计数器,可令
K 2=12,1N =5,就是用一个模2计数器和一个模5计数器级联.图7.1所示集成
接在各位触发器的时钟脉冲输入端，当计数脉冲来到时，应该翻转的触发器在同一时刻翻转。
因此，同步计数器的工作速度比异步计数器快。
同步计数器的设计可按“状态表+卡诺图+写出各触发器控制输入端的逻辑方程”，进行，然后画出逻辑电路。
也可以根据状态表中各触发器输出的变化规律，直接写出各触发器控制输入端的逻辑方程，最后画出逻辑电路图。
例如设计一个同步十进制加法计数器，其状态转换表如表7.1所示。
采用双JK 触发器74LS76，通过分析状态转换表，可得到各触发器控制输入端的逻辑方程如下。
表6.1 十进制加法计数器状态转换表
（1）第一位触发器0Q ，每来一个时钟脉冲CP ，其状态翻转一次，则100==K J 。
（2）第二位触发器1Q ，在10=Q 时，来一个时钟脉冲CP ，其状态翻转一次，而在13=Q 时不翻转，故301Q Q J =，.01Q K =。
（3）第三位触发器2Q ，在时再来一个101==Q Q 时钟脉冲CP 其状态就翻转，故0122Q Q K J ==。
（4）第四位触发器3Q ，在1012===Q Q Q 时，再来一个钟脉冲CP 其状态就翻0Q 。
由
此画出的逻辑电路如图7.2所示。
4.3 集成计数器
实际工作中,人们很少使用中、小规模触发器构成各种计数器，而是直接选
用集成电路计数器产品。
集成计数器的类型很多，例如有:LS/HC 系列和CMOS 序列的2×5进制异步计数器74LS90、74LS390（双2×5），2×6进制异步计数器74LS92，可预置同步4位二进制计数器74LS161/C40161，可预置双时钟同步可逆BCD 计数器74LS192/C40192等。
下面介绍集成计数器74LS161。
（1）集成计数器74LS161
74LS161是4位二进制同步加计数器。
图7.3是它的引脚分布图，其中RD 是异步清零端，LD 是预置数控制端，A 、B 、C 、D 是预置数据输入端，EP 和ET 是计数使能（控制）端，RCO （D C B A Q Q Q ETQ ）是进位输出端，它的设置为多片集成计数器的级联提供了方便。
它的逻辑功能见表6.2
表6.2 74LS161的功能表
Vcc RCO QA QB QC QD ET LD
R D
根据表7.2可知, 74LS161具有下列功能. ①异步清零 当R D =0时,不管其它输入端的状态如何(包括时钟信号CP),计数器输
出将被直接置零,称为异步清零。
②同步并行预置数
当R D =1，LD=0、时钟
脉冲CP 的上升沿到达时，不管其它控制信号什么状态，A 、B 、C 、D 输入端的数据将分别被Q A ~Q D 所接收。
如果没有时钟脉冲上升沿到达，尽管LD=0也不能将预置数据置入Q A ~Q D 。
所以这个置数操作要与CP 上升沿同步，且A ~D 的数据同时置入计数器，称为同步并行预置数。
③保持 在R D =LD=1的条件下，当ET ·EP=0,即两个计数使能端中有0时,不管有无CP 脉冲作用,计数器都将保持原有状态不变,停止计数，需要说明的是，当EP=0，ET=1时，进位输出RCO 也保持不变。
而当ET=0时，不管EP 状态如何，进位输出RCO=0。
④计数 当RD=LD=EP=ET=1时，随着CP 脉冲，按8421码循环计数。
当计数状态达到1111时，其RCO=1产生进位输出。
4.4 用集成计数器构成任意进制计数器
虽然集成计数器的种类很多，也不可能包罗任意进制的计数器，当需要用
到某进制的计数器时，可以利用计数器所特定的功能外加适当的电路来构成。
下面介绍两种情况的实现方法，其一是反馈清零法，其二是反馈置数法。
4.4.1反馈清零法
反馈清零法用于有清零输入端的集成计数器。
当计数器的清零端加低电平时，不管计数器处于状态，计数器回到全零状态。
又可以重新进行计数。
如图7.4所示。
就是用反馈清零法将74LS161构成九进制加计数器。
工作原理自行分析。
4.4.2反馈置数法
反馈置数法适用于具有预置数功能的集成计数器。
对于具有同步预置数功
能的计数器来说，在计数过程中，可以将它输出的任何一个状态通过译码，产生一个预置数控制信号反馈到预置数控制端，当下一个CP 脉冲作用后，计数器就会把预置数输入信号状态置入输出端，预置信号消失后，计数器就从被置入的状态开始重新计数。
如图7.5所示，采用反馈置数法，，工作原理自行分析。
5实验内容 5.1 测试中规模集成计数器74LS161
的逻辑功能 自拟实验步骤以及测试中规模集成计数器74LS161
5.2用74LS161构成10进制的加法计数器，并进行数码显示。
（1）画出逻辑电路图
（2）自拟实验步骤以及测试10进制加法计数器功能用的表格。
5.3时钟脉冲由多谐振荡器产生，并且能够在一定范围调节振荡器的频率。
6实验报告及思考题
6.1整理实验数据，记录实验结果。
6.2写出用74LS161构成10进制的加法计数器的分析过程以及多谐振荡器的工作过程。
6.3在实验中出现的问题进行分析。