去耦电容摆放
去耦电容接法
去耦电容接法哎呀，说起去耦电容接法，这事儿可真是让我头疼又好笑。
记得那是一个阳光明媚的下午，我正坐在电脑前，准备给我的宝贝电脑升级一下。
我在网上看了不少教程，心里想着，这事儿应该挺简单，不就是把电容接上嘛。
首先，我得找到那个小小的去耦电容。
这东西，别看它小，作用可大着呢。
它能帮我的电路稳定电压，减少噪声，就像给电路吃了颗定心丸。
我翻箱倒柜，终于在一个角落里找到了它，小小的，黑黑的，像个不起眼的小石头。
接下来，我得把它接到电路板上。
我拿起了电烙铁，这东西可烫手，我得小心点。
我先给电烙铁加热，然后小心翼翼地把焊锡丝放在电烙铁上，看着它慢慢融化，变成闪亮的液体。
我深吸一口气，告诉自己，别紧张，就像给电路板做美容一样。
我把电容的一端焊到了电路板上，然后开始焊接另一端。
这时，我发现电容的两个脚好像有点歪，这可不行，得调整一下。
我轻轻用镊子夹住电容的脚，小心翼翼地调整了一下位置，然后再次焊接。
这次，焊点漂亮多了，像小山丘一样，圆润又饱满。
我看着这个小小的电容，心里想，这玩意儿可真重要。
它虽然不起眼，但要是没有它，我的电路板可能就会像没吃饱饭的孩子，总是闹脾气。
现在好了，它稳稳地坐在电路板上，就像个忠诚的守护者。
最后，我测试了一下电路板，一切正常，去耦电容接法成功了！我看着电脑屏幕上的“Hello World”，心里有种说不出的满足感。
这小小的电容，就像是生活中的小确幸，虽然简单，但却能带来大大的幸福感。
所以，你看，去耦电容接法，听起来挺技术，其实也挺有趣的。
就像生活中的小事，看似不起眼，却能带来意想不到的惊喜。
下次你看到电路板上的小电容，别忘了，它可是个了不起的小英雄呢。
一步步实现DDR布线综述
一步步实现DDR布线在近几年的硬件产品开发中，作者总结出了一套DDR布线方法，具有高度的可行性，于是作者再次编写一份这样的文章，除了讲述DDR布线规则，还想讲述一下布线过程，采用作者的布线过程可以少走很多弯路。
本文即将讲到的所有方法，无线时代（Beamsky）都经过实际检验。
DDR布线通常是一款硬件产品设计中的一个重要的环节，也正是因为其重要性，网络上也有大把的人在探讨DDR布线规则，有很多同行故弄玄虚，把DDR布线说得很难，我在这里要反其道而行之，讲一讲DDR布线最简规则与过程。
如果不是特别说明，每个步骤中的方法同时适用于DDR1，DDR2和DDR3。
PCB设计软件以Cadence Allgro 16.3为例。
第一步，确定拓补结构（仅在多片DDR芯片时有用）首先要确定DDR的拓补结构，一句话，DDR1/2采用星形结构，DDR3采用菊花链结构。
拓补结构只影响地址线的走线方式，不影响数据线。
以下是示意图。
星形拓补就是地址线走到两片DDR中间再向两片DDR分别走线，菊花链就是用地址线把两片DDR“串起来”，就像羊肉串，每个DDR都是羊肉串上的一块肉，哈哈，开个玩笑。
第二步，元器件摆放确定了DDR的拓补结构，就可以进行元器件的摆放，有以下几个原则需要遵守：原则一，考虑拓补结构，仔细查看CPU地址线的位置，使得地址线有利于相应的拓补结构原则二，地址线上的匹配电阻靠近CPU原则三，数据线上的匹配电阻靠近DDR原则四，将DDR芯片摆放并旋转，使得DDR数据线尽量短，也就是，DDR芯片的数据引脚靠近CPU原则五，如果有VTT端接电阻，将其摆放在地址线可以走到的最远的位置。
一般来说，DDR2不需要VTT端接电阻，只有少数CPU需要；DDR3都需要VTT端接电阻。
原则六，DDR芯片的去耦电容放在靠近DDR芯片相应的引脚以下是DDR2的元器件摆放示意图（未包括去耦电容），可以很容易看出，地址线可以走到两颗芯片中间然后向两边分，很容易实现星形拓补，同时，数据线会很短。
电容的去耦半径计算
电容的去耦半径计算电容去耦的一个重要问题是电容的去耦半径。
大多数资料中都会提到电容摆放要尽量靠近芯片，多数资料都是从减小回路电感的角度来谈这个摆放距离问题。
确实，减小电感是一个重要原因，但是还有一个重要的原因大多数资料都没有提及，那就是电容去耦半径问题。
如果电容摆放离芯片过远，超出了它的去耦半径，电容将失去它的去耦的作用。
理解去耦半径最好的办法就是考察噪声源和电容补偿电流之间的相位关系。
当芯片对电流的需求发生变化时，会在电源平面的一个很小的局部区域内产生电压扰动，电容要补偿这一电流（或电压），就必须先感知到这个电压扰动。
信号在介质中传播需要一定的时间，因此从发生局部电压扰动到电容感知到这一扰动之间有一个时间延迟。
同样，电容的补偿电流到达扰动区也需要一个延迟。
因此必然造成噪声源和电容补偿电流之间的相位上的不一致。
特定的电容，对与它自谐振频率相同的噪声补偿效果最好，我们以这个频率来衡量这种相位关系。
设自谐振频率为f，对应波长为L，补偿电流表达式可写为：其中，A是电流幅度，R为需要补偿的区域到电容的距离，C为信号传播速度。
当扰动区到电容的距离达到L/4时，补偿电流的相位为pi=3.14，和噪声源相位刚好差180度，即完全反相。
此时补偿电流不再起作用，去耦作用失效，补偿的能量无法及时送达。
为了能有效传递补偿能量，应使噪声源和补偿电流的相位差尽可能的小，最好是同相位的。
距离越近，相位差越小，补偿能量传递越多，如果距离为0，则补偿能量百分之百传递到扰动区。
这就要求噪声源距离电容尽可能的近，要远小于L/4。
实际应用中，这一距离最好控制在L/50~L/40之间，这是一个经验数据。
例如：0.001uF陶瓷电容，如果安装到电路板上后总的寄生电感为1.6nH，那么其安装后的谐振频率为125.8MHz，谐振周期为7.95ps。
假设信号在电路板上的传播速度为166ps/inch，则波长为47.9英寸。
电容去耦半径为47.9/50=0.958英寸，大约等于2.4厘米。
PCB设计时电容摆放经验分享
PCB设计时电容摆放经验分享(多图)星期三, 06/08/2011 - 23:55 —诸葛匠人顶17踩-9对于电容的安装，首先要提到的就是安装距离。
容值最小的电容，有最高的谐振频率，去耦半径最小，因此放在最靠近芯片的位置。
容值稍大些的可以距离稍远，最外层放置容值最大的。
但是，所有对该芯片去耦的电容都尽量靠近芯片。
下面的图1就是一个摆放位置的例子。
本例中的电容等级大致遵循10倍等级关系。
图1 电容摆放位置示例还有一点要注意，在放置时，最好均匀分布在芯片的四周，对每一个容值等级都要这样。
通常芯片在设计的时候就考虑到了电源和地引脚的排列位置，一般都是均匀分布在芯片的四个边上的。
因此，电压扰动在芯片的四周都存在，去耦也必须对整个芯片所在区域均匀去耦。
如果把上图中的680pF电容都放在芯片的上部，由于存在去耦半径问题，那么就不能对芯片下部的电压扰动很好的去耦。
电容的安装在安装电容时，要从焊盘拉出一小段引出线，然后通过过孔和电源平面连接，接地端也是同样。
这样流经电容的电流回路为：电源平面->过孔->引出线->焊盘->电容->焊盘->引出线->过孔->地平面，图2直观的显示了电流的回流路径。
图2 流经电容的电流回路放置过孔的基本原则就是让这一环路面积最小，进而使总的寄生电感最小。
图3显示了几种过孔放置方法。
图3高频电容过孔放置方法第一种方法从焊盘引出很长的引出线然后连接过孔，这会引入很大的寄生电感，一定要避免这样做，这时最糟糕的安装方式。
第二种方法在焊盘的两个端点紧邻焊盘打孔，比第一种方法路面积小得多，寄生电感也较小，可以接受。
第三种在焊盘侧面打孔，进一步减小了回路面积，寄生电感比第二种更小，是比较好的方法。
第四种在焊盘两侧都打孔，和第三种方法相比，相当于电容每一端都是通过过孔的并联接入电源平面和地平面，比第三种寄生电感更小，只要空间允许，尽量用这种方法。
最后一种方法在焊盘上直接打孔，寄生电感最小，但是焊接是可能会出现问题，是否使用要看加工能力和方式。
RLC串联谐振频率及其计算公式
2009-04-2109:51串联谐振是指所研究的串联电路部分的电压和电流达到同相位,即电路中电感的感抗和电容的容抗在数值上时相等的,从而使所研究电路呈现纯电阻特性,在给定端电压的情况下,所研究的电路中将出现最大电流,电路中消耗的有功功率也最大.1.谐振定义：电路中L、C两组件之能量相等，当能量由电路中某一电抗组件释出时，且另一电抗组件必吸收相同之能量，即此两电抗组件间会产生一能量脉动。
电路电流为最大。
即(3)电路功率因子为1。
即(4)电路平均功率最大。
即P=I2R(5)电路总虚功率为零。
即Q L=Q C?Q T=Q L?Q C=06.串联谐振电路之频率：(1)公式：(2)R-L-C串联电路欲产生谐振时，可调整电源频率f、电感器L或电容器C 使其达到谐振频率fr，而与电阻R完全无关。
7.串联谐振电路之质量因子：(1)定义：电感器或电容器在谐振时产生的电抗功率与电阻器消耗的平均功率之比，称为谐振时之品质因子。
(3)电容抗与频率成反比，故为一曲线。
(4)阻抗Z=R+j(X L?X C)当f=fr时，Z=R为最小值，电路为电阻性。
当f＞fr时，X L＞X C，电路为电感性。
当f＜fr时，X L＜X C，电路为电容性。
当f=0或f=∞时,Z=∞，电路为开路。
(5)若将电源频率f由小增大，则电路阻抗Z的变化为先减后增。
9.串联谐振电路之选择性如图(3)所示：,????????串联谐振电路之选择性：电路电流最大值变动至倍电流最大值时，其(5)f2>f r称为上限截止频率，f1<fr称为下限截止频率。
公式：(6)若将电源频率f由小增大，则电路电流I的变化为先增后减，而质量因子Q 值越大，其曲线越尖锐，即频带宽度越窄，响应越好，选择性越佳。
(7)当频带宽度BW很宽，表示质量因子Q值很低；若Q＜10时，上列公式不适用，此时谐振频率为。
1F=1E6uF=1E9nF="1E12"pF。
什么是旁路电容？什么是去耦电容？它们有什么区别和联系？
什么是旁路电容？什么是去耦电容？它们有什么区别和联系？一、旁路电容在电路中，如果希望将某一频率以上或全部交流成分的信号去掉，那么便可以使用滤波电容。
习惯上，通常将少部分只有滤波作用的电容器称为旁路电容器（Bypass Capacitors）或者傍路电容器。
例如，在晶体管的射极电阻或真空管的阴极电阻上并联的电容器，就被称为旁路电容（因为交流信号是经该电容器而进入接地端的）；又如在电源电路中，除了数千微法的平滑滤波或反交联电容之外，通常也用零点几微法的高频电容来将高频旁路（实际上，此高频旁路电容也可被视为高频滤波及反交联电容）。
旁路电容的应用电路如下图所示。
二、去耦电容在电子电路中，经常会看到在集成电路的电源引脚附近有一个电解电容器，这个电容器就是去耦合电容器，简称去耦电容（Decoupling Capacitors），又称退耦电容器。
去耦电容器通常有两个作用：一个是蓄能；一个是去除高频噪声。
去耦电容器主要是去除高频，如RF信号的干扰。
干扰的进入方式是通过电磁辐射。
为什么说去耦电容具有蓄能的作用呢？举个简单的例子，我们就能很容易地明白了：我们可以把总电源看作一个水库，我们大楼内的家家户户都需要供水，这时，水不是直接来自于水库，那样距离太远啦，等水过来，我们已经渴的不行了，实际上我们用的水来自于大楼附近的水塔。
集成电路在工作的时候，其电流是不连续的，而且频率很高，而集成电路的电源引脚到总电源有一段距离，即便距离不长，在频率很高的情况下，阻抗也会很大（线路的电感影响非常大），这样会导致器件在需要电流的时候，不能及时供给，而去耦电容器可以弥补此不足，这也是为什么很多电路板在高频器件电源引脚处放置小电容的原因之一。
集成电路内部的开关在工作时产生的高频开关噪声将沿着电源线传播，去耦电容的主要功能就是提供一个局部的直流电源给集成电路，以减少开关噪声在电路板的传播并将噪声引导到地。
去耦电容器还可以防止电源携带的噪声对电路构成干扰，在设计电路时，去耦电容应放置在电源入口处，连线应尽可能短。
电容退耦原理
（公式 3）
当频率很低时，
远小于
，整个电容器表现为电容性，当频率很高时，
大
于
，
电容器此时表现为电感性，因此“高频时电容不再是电容”，而呈现为电感。当
时，
，此时容性阻抗矢量与感性阻抗之差为 0， 电容的总阻抗最小，表现为纯电阻特性。 该频率点就是电容的自谐振频率。自谐振频率点是区分电容是容性还是感性的分界点，高于谐振频率时， “电容不再是电 容”，因此退耦作用将下降。因此，实际电容器都有一定的工作频率范围，只有在其工作
其中：L 是过孔的寄生电感，单位是 nH。h 为过孔的长度，和板厚有关，单位是英寸。d 为过孔的直径， 单位是英寸。下面就计算一个常见的过孔的寄生电感，看看有多大，以便有一个感性认识。设过孔的长度 为 63mil（对应电路板的厚度 1.6 毫米，这一厚度的电路板很常见），过孔直径 8mil，根据上面公式得：
著名的 TargetImpedance（目标阻抗）
目标阻抗（TargetImpedance）定义为：
（公式 4）
其中： 为要进行去耦的电源电压等级，常见的有 5V、3.3V、1.8V、1.26V、1.2V等。
为
允许的电压波动，在电源噪声余量一节中我们已经阐述过了，典型值为 2.5%。
为负载芯片的最大
在制作电路板时，通常会在负载芯片周围放置很多电容，这些电容就起到电源退耦作用。其原理可用 图 1说明。
图 1去耦电路 当负载电流不变时，其电流由稳压电源部分提供，即图中的 I0，方向如图所示。此时电容两端电压与 负载两端电压一致，电流 Ic为 0，电容两端存储相当数量的电荷，其电荷数量和电容量有关。当负载瞬态 电流发生变化时，由于负载芯片内部晶体管电平转换速度极快，必须在极短的时间内为负载芯片提供足够 的电流。但是稳压电源无法很快响应负载电流的变化，因此，电流 I0不会马上满足负载瞬态电流要求，因 此负载芯片电压会降低。但是由于电容电压与负载电压相同，因此电容两端存在电压变化。对于电容来说 电压变化必然产生电流，此时电容对负载放电，电流 Ic不再为 0，为负载芯片提供电流。根据电容等式：
为什么去耦电容就近摆放
为什么去耦电容就近摆放因为去耦电容有有效半径哦，放的远了失效的。
电容去耦的一个重要问题是电容的去耦半径。
大多数资料中都会提到电容摆放要尽量靠近芯片，多数资料都是从减小回路电感的角度来谈这个摆放距离问题。
确实，减小电感是一个重要原因，但是还有一个重要的原因大多数资料都没有提及，那就是电容去耦半径问题。
如果电容摆放离芯片过远，超出了它的去耦半径，电容将失去它的去耦的作用。
理解去耦半径最好的办法就是考察噪声源和电容补偿电流之间的相位关系。
当芯片对电流的需求发生变化时，会在电源平面的一个很小的局部区域内产生电压扰动，电容要补偿这一电流（或电压），就必须先感知到这个电压扰动。
信号在介质中传播需要一定的时间，因此从发生局部电压扰动到电容感知到这一扰动之间有一个时间延迟。
同样，电容的补偿电流到达扰动区也需要一个延迟。
因此必然造成噪声源和电容补偿电流之间的相位上的不一致。
特定的电容，对与它自谐振频率相同的噪声补偿效果最好，我们以这个频率来衡量这种相位关系。
当扰动区到电容的距离达到时，补偿电流的相位为，和噪声源相位刚好差180度，即完全反相。
此时补偿电流不再起作用，去耦作用失效，补偿的能量无法及时送达。
为了能有效传递补偿能量，应使噪声源和补偿电流的相位差尽可能的小，最好是同相位的。
距离越近，相位差越小，补偿能量传递越多，如果距离为0，则补偿能量百分之百传递到扰动区。
这就要求噪声源距离电容尽可能的近，要远小于。
实际应用中，这一距离最好控制在（λ/40 -λ/50）之间，这是一个经验数据。
例如：0.001uF陶瓷电容，如果安装到电路板上后总的寄生电感为1.6nH，那么其安装后的谐振频率为125.8MHz，谐振周期为7.95ps。
假设信号在电路板上的传播速度为166ps/inch，则波长为47.9英寸。
电容去耦半径为47.9/50=0.958英寸，大约等于2.4厘米。
本例中的电容只能对它周围2.4厘米范围内的电源噪声进行补偿，即它的去耦半径2.4厘米。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
相信刚毕业的大学生，刚进单位犯错误是在所难免的，可能每个人都会有一个老师去带，如果你遇到了一个认真并且对你负责的老师带你，那我恭喜你，你的运气很好，因为一开始他对你的严格往往会使你受益终身。
当然被别人批评永远是我们不愿意听到的，如果你既不想被老师批评，又想自己今后进步的很快，唯一的路径就是努力学习了。
前面说了一些自己经历的感受，下面我们开始说正题了。
相信对做硬件的工程师，毕业开始进公司时，在设计PCB时，老工程师都会对他说，PCB走线不要走直角，走线一定要短，电容一定要就近摆放等等。
但是一开始我们可能都不了解为什么这样做，就凭他们的几句经验对我们来说是远远不够的哦，当然如果你没有注意这些细节问题，今后又犯了，可能又会被他们骂，“都说了多少遍了电容一定要就近摆放，放远了起不到效果等等”，往往经验告诉我们其实那些老工程师也是只有一部分人才真正掌握其中的奥妙，我们一开始不会也不用难过，多看看资料很快就能掌握的。
直到被骂好几次后我们回去找相关资料，为什么设计PCB电容要就近摆放呢，等看了资料后就能了解一些，可是网上的资料很杂散，很少能找到一个很全方面讲解的。
工作两年后，我看到了相关人士讲的相关文章。
下面这篇文章是我转载于博士的一片关于电容去耦半径的讲解，相信你看了之后可以很牛x的回答和避免类似问题的发生。
老师问：为什么去耦电容就近摆放呢？
学生答：因为它有有效半径哦，放的远了失效的。
电容去耦的一个重要问题是电容的去耦半径。
大多数资料中都会提到电容摆放要尽量靠近芯片，多数资料都是从减小回路电感的角度来谈这个摆放距离问题。
确实，减小电感是一个重要原因，但是还有一个重要的原因大多数资料都没有提及，那就是电容去耦半径问题。
如果电容摆放离芯片过远，超出了它的去耦半径，电容将失去它的去耦的作用。
理解去耦半径最好的办法就是考察噪声源和电容补偿电流之间的相位关系。
当芯片对电流的需求发生变化时，会在电源平面的一个很小的局部区域内产生电压扰动，电容要补偿这一电流（或电压），就必须先感知到这个电压扰动。
信号在介质中传播需要一定的时间，因此从发生局部电压扰动到电容感知到这一扰动之间有一个时间延迟。
同样，电容的补偿电流到达扰动区也需要一个延迟。
因此必然造成噪声源和电容补偿电流之间的相位上的不一致。
特定的电容，对与它自谐振频率相同的噪声补偿效果最好，我们以这个频率来衡量这种相位关系。
设自谐振频率为f，对应波长为，补偿电流表达式可写为：
其中，A是电流幅度，R为需要补偿的区域到电容的距离，C为信号传播速度。
当扰动区到电容的距离达到时，补偿电流的相位为，和噪声源相位刚好差180度，即完全反相。
此时补偿电流不再起作用，去耦作用失效，补偿的能量无法及时送达。
为了能有效传递补偿能量，应使噪声源和补偿电流的相位差尽可能的小，最好是同相位的。
距离越近，相位差越小，补偿能量传递越多，如果距离为0，则补偿能量百分之百传递到扰动区。
这就要求噪声源距离电容尽可能的近，要远小于。
实际应用中，这一距离最好控制在<!--[endif]-->之间，这是一个经验数据。
例如：0.001uF陶瓷电容，如果安装到电路板上后总的寄生电感为1.6nH，那么其安装后的谐振频率为125.8MHz，谐振周期为7.95ps。
假设信号在电路板上的传播速度为166ps/inch，则波长为47.9英寸。
电容去耦半径为47.9/50=0.958英寸，大约等于2.4厘米。
本例中的电容只能对它周围2.4厘米范围内的电源噪声进行补偿，即它的去耦半径2.4厘米。
不同的电容，谐振频率不同，去耦半径也不同。
对于大电容，因为其谐振频率很低，对应的波长非常长，因而去耦半径很大，这也是为什么我们不太关注大电容在电路板上放置位置的原因。
对于小电容，因去耦半径很小，应尽可能的靠近需要去耦的芯片，这正是大多数资料上都会反复强调的，小电容要尽可能近的靠近芯片放置。