第二章微处理器结构及微机工作原理
微型计算机原理及应用第三版课后答案
微型计算机原理及应用第三版课后答案【篇一：《微型计算机原理及应用》课后习题答案】=txt>第一章1.1 解释题(1) 微处理器【解答】由大规模集成电路芯片构成的中央处理器（cpu），叫做微处理器。
(2) 微型计算机【解答】以微处理器为基础，配以内存储器、输入输出接口电路、总线以及相应的辅助电路而构成的计算机裸机，叫做微型计算机。
(3) 微型计算机系统【解答】微型计算机系统由硬件系统和软件系统组成。
即由微型计算机、配以相应的外部设备（如打印机、显示器、键盘、磁盘机等），再配以足够的软件而构成的系统。
(4) 单板机【解答】将微处理器、ram、rom以及i/o接口电路，再配上相应的外设（如小键盘、led显示器等）和固化在rom中的监控程序等，安装在一块印刷电路板上构成的微型计算机系统称为单板机。
(5) 运算器【解答】运算器是直接完成各种算术运算、逻辑运算的部件，主要由alu（arithmetic and logic unit,算术逻辑部件）、通用寄存器、标志寄存器等组成。
(6) 地址总线【解答】地址总线是cpu对内存或外设进行寻址时，传送内存及外设端口地址的一组信号线。
地址总线的条数多少决定了cpu的寻址能力。
(7) 数据总线【解答】数据总线是cpu与内存或外设进行信息交换时，所用的一组数据信号线。
它决定了cpu一次并行传送二进制信息的位数，反映出cpu的“字长”这个重要性能指标。
(8) 控制总线【解答】控制总线是在cpu与外部部件之间传送控制信息（如读/写命令、中断请求命令等）的一组信号线。
1-2 单片机应包括哪些基本部件？其主要应用于哪些领域？【解答】一般单片机芯片中包括微处理器、ram、rom、i/o接口电路、定时器/计数器，有的还包括a/d、d/a转换器等。
其主要应用于智能化仪器仪表及工业控制领域。
1-3 按图1-11和图1-12，写出取第二条指令操作码和执行第二条指令的过程。
【解答】1) ip的值（002h）送入地址寄存器ar；2) ip的内容自动加1，变为003h；3) ar将地址码通过地址总线送到存储器的地址译码器，经译码后选中002h单元；4) 微处理器给出读命令；5) 所选中的002h单元内容04h送上数据总线db；6) 数据总线db上的数据04h送到数据寄存器dr；7) 因是取指操作，取出的是指令操作码04h，即由dr送入指令寄存器ir；8) ir中的操作码经指令译码器id译码后，通过pla发出执行该指令的有关控制命令。
微机原理课件第二章 8086系统结构
但指令周期不一定都大于总线周期，如MOV AX，BX
操作都在CPU内部的寄存器，只要内部总线即可完成，不 需要通过系统总线访问存储器和I/O接口。
2021/8/17
17
• 8086CPU的典型总线时序，充分体现了总 线是严格地按分时复用的原则进行工作的。 即：在一个总线周期内，首先利用总线传 送地址信息，然后再利用同一总线传送数 据信息。这样减少了CPU芯片的引脚和外 部总线的数目。
• 执行部件（EU）
• 功能：负责译码和执行指令。
2021/8/17
5
• 联系BIU和EU的纽带为流水指令队列
• 队列是一种数据结构，工作方式为先进先出。写入的指令 只能存放在队列尾，读出的指令是队列头存放的指令。
2021/8/17
6
•BIU和EU的动作协调原则 BIU和EU按以下流水线技术原则协调工作，共同完成所 要求的任务： ①每当8086的指令队列中有空字节，BIU就会自动把下 一条指令取到指令队列中。 ②每当EU准备执行一条指令时，它会从BIU部件的指令 队列前部取出指令的代码，然后译码、执行指令。在执 行指令的过程中，如果必须访问存储器或者I／O端口， 那么EU就会请求BIU，完成访问内存或者I／O端口的操 作； ③当指令队列已满，且EU又没有总线访问请求时，BIU 便进入空闲状态。（BIU等待，总线空操作） ④开机或重启时，指令队列被清空；或在执行转移指令、 调用指令和返回指令时，由于待执行指令的顺序发生了 变化，则指令队列中已经装入的字节被自动消除，BIU会 接着往指令队列装入转向的另一程序段中的指令代码。 （EU等待）
•CF（Carry Flag）—进位标志位，做加法时最高位出现进位或 做减法时最高位出现借位，该位置1，反之为0。
第二章 8086微处理器
第二章8086/8088微处理器及其系统结构内容提要：1．8086微处理器结构：CPU内部结构：总线接口部件BIU，执行部件EU；CPU寄存器结构：通用寄存器，段寄存器，标志寄存器，指令指针寄存器；CPU引脚及其功能：公用引脚，最小模式控制信号引脚，最大模式控制信号引脚。
2．8086微机系统存储器结构：存储器地址空间与数据存储格式；存储器组成；存储器分段。
3．8086微机系统I/O结构4．8086最小/最大模式系统总线的形成5．8086CPU时序6．最小模式系统中8086CPU的读/写总线周期7．微处理器的发展学习目标1．掌握CPU寄存器结构、作用、CPU引脚功能、存储器分段与物理地址形成、最小/最大模式的概念和系统组建、系统总线形成；2．理解存储器读/写时序；3．了解微处理器的发展。
难点：1．引脚功能，最小/最大模式系统形成；2．存储器读/写时序。
学时：8问题：为什么选择8088/8086？•简单、容易理解掌握•与目前流行的P3、P4向下兼容，形成x86体系•16位CPU目前仍在大量应用思考题1、比较8086CPU与8086CPU的异同之处。
2、8086CPU从功能上分为几部分?各部分由什么组成?各部分的功能是什么?3、CPU的运算功能是由ALU实现的，8086CPU中有几个ALU?是多少位的ALU?起什么作用?4、8086CPU有哪些寄存器?各有什么用途?标志寄存器的各标志位在什么情况下置位?5、8086CPU内哪些寄存器可以和I/O端口打交道，它们各有什么作用?6、8086系统中的物理地址是如何得到的?假如CS=2400H，IP=2l00H，其物理地址是多少?思考题1.从时序的观点分析8088完成一次存储器读操作的过程？2.什么是8088的最大、最小模式？3.在最小模式中，8088如何产生其三总线？4.在最大模式中，为什么要使用总线控制器？思考题1.试述最小模式下读/写总线周期的主要区别。
第二章 8086微处理器(1)
16位微处理器概述
5. 第五代微处理器 • （1993年）Pentium（奔腾）— 32位微处理器 - 5级超标量结构、分支预测技术 64条数据线、32条地址线 - 64条数据线、32条地址线 - 常用指令硬件化，使用微程序设计
16位微处理器概述
6. 第六代微处理器 • Pentium Pro（高能奔腾） — 32位 - 64条数据线、36条地址线 64条数据线、36条地址线 - 实现了动态执行技术(乱序执行) • （1997年）Pentium II（奔腾2）— 32位微处理器 - 是Pentium Pro + MMX - 双独立总线结构 • （1999年）Pentium III（奔腾3） — 32位微处理器 - 增加了70条SSE指令（流水式单指令多数据扩充） - 首次内置序列号
3)方向标志DF（Direction Flag） 用于串操作指令中的地址减量修改（DF＝1）还是增量修改 （DF＝0）。 两条专门的指令可以置“1”或置“0”分别为STD，CLD。 M1 (ABC0) M2
低
SI-3 SI-2 SI-1 SI
0 C B A
0 0 C C B A A
DI-3 DI-2 DI-1 DI
高 DF＝1 DF＝0
（2）总线接口部件BIU ）总线接口部件BIU
功能： 负责与内存(M)、输入/输出(I/O)接口之间指令或数据的传送： 1) 从内存M取指令存入指令队列，供EU使用。 2）EU执行指令需读数据/送结果时，都经过BIU。
EU
BIU存中由于各部分存放的数据性质不同，分为代码段、数据段、 堆栈段、扩展数据段。
20
差 别
2、8086与8088的编程结构 、 与 的编程结构
∑
内 部 寄 存 器
第2章微型计算机系统的组成及工作原理
2.5.6 ISA总线的定义与应用
2. ISA总线的信号线定义 ——98芯插槽，包括地址线、数据线、控制线、时钟和电源线 (1)地址线：SA019和LA1723 (2)数据线：SD015 (3)控制线：AEN、BALE、 IOR 和 IOW、 SMEMR和 SMEMW
MEMR 和 MEMW、 MEM CS16 和 I/O CS16 、SBHE
2.1.2 微机系统的软件配置
系统软件、工具软件、应用软件、用户应用程序
.3 微机系统中的信息流与信息链
1. 微机系统中信息流与信息链的构成 信息流：存储器中的数据、程序代码；接口寄存器中的I/O数据、 状态、I/O命令 信息链：信息流在系统中流动的路径； 包括物理(硬件)环节和逻辑(软件)环节 2. 微机系统中信息流与信息链 ——早期微机系统/现代微机系统中的信息链 3. 研究信息流与信息链的意义 ——通过信息流从整体上认识微机体系结构和组成微机系统的各 部件之间的关系
2.5.7 现代微机总线技术的新特点
3. 总线桥 (1) 总线桥 ——总线转换器和控制器，是两种不同总线间的总线接口 内部包含兼容协议及总线信号和数据缓冲电路；把一条总线映 射到另一条总线上 北桥：连接CPU总线和PCI总线的桥 南桥：连接PCI总线和本地总线(如ISA)的桥 (2) PCI总线芯片组 ——实现总线桥功能的一组大规模集成专用电路 保持主板结构不变前提下，改变这些芯片组的设计，即可适应 不同微处理器的要求 4. 多级总线结构中接口与总线的连接
2.4 I/O设备与I/O设备接口
2.4.1 I/O设备及其接口的作用
1. I/O设备的作用 2. I/O设备接口的作用——连接与转换
2.4.2 I/O设备的类型及设备的逻辑概念
微机原理第二章8086微处理器
▪ 这些引脚就是微处理器级总线。微处理器通过微处理器 级总线沟通与外部部件和设备之间的联系。这些总线及 其信号必须完成以下功能：
▪ （1）和存储器之间交换信息； ▪ （2）和I/O设备之间交换信息； ▪ （3）为了系统工作而接收和输出必要的信号，如输入
▪ 时钟信号输入端。19 CLK（输入） ▪ 8086和8088为5MHz。 ▪ 8086/8088的CLK信号必须由8284A时钟发生器产生。 ▪ 微处理器是在统一的时钟信号CLK控制下，按节拍进行
工作的。
2021/6/12
16
8086/8088微处理器——微处理器的引脚功能
▪ 工作方式控制线 33
指令执行示例
2021/6/12
1
第二章：8086/8088微处理器
1. 微处理器ห้องสมุดไป่ตู้结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2021/6/12
2
2021/6/12
▪ 存储器分段
▪ 由于CPU内部的寄存器都是16位的，为了
2021/6/12
7
第二章：8086/8088微处理器
1. 微处理器的结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2021/6/12
8
8086/8088微处理器——微处理器的引脚功能
▪ 一、微处理器的外部结构
时钟脉冲、复位信号、电源和接地等。
第2章 微型计算机和微处理器的结构
2.1.1 微处理器（微处理机）
微处理器：是微型计算机的中央处理部件，是由一片 或几片大规模集成电路组成的中央处理器，一般也称 CPU（Center Process Unit）。其内部通常包括算术逻辑 部件，累加器、通用寄存器组，程序计数器，时序和控制 逻辑部件，内部总线等等。 2.1.2 存储器
存储结果 1
取指令 4
……
EU
……
译码 1
执行 1
译码 2
执行 2
……
（b）流水处理
如图： 8086/8088 CPU 由于指令执行部件EU和总线接口 部件BIU相互独立，可并行操作，进行流水线处理。若一条指 令执行过程中不需要从存储器取操作数和向存储器存储结果， 即不占CPU总线时间，总线接口部件便可对下一条要执行的指 令预取。可见。采用流水线技术提高了指令执行速度。
2.2.3 8086/8088微处理器的功能结构 从功能上来看，8086/8088 CPU可分为两部分，即总线接 口部件BIU（Bus Interface Unit）和执行部件EU（Execution Unit）。
图2.3 8086/8088CPU内部功能结构图
(1) 执行部件（EU）
功能：负责指令的执行。(主要进行8位及16位的各种运算) 组成：①ALU(算术逻辑单元)； ②通用寄存器组； ③标志寄存器（ FLAGS ）。 ①通用寄存器（AX、BX、CX、DX） 8086 有4个16位的通用寄存器（AX、BX、CX、DX）， 可以存放16位的操作数，也可分为8个8位的寄存器（AL、AH； BL、BH；CL、CH；DL、DH）来使用。其中AX称为累加器， BX称为基址寄存器，CX称为计数寄存器，DX称为数据寄存 器。这些寄存器在具体使用上有一定的差别，如表2-1所示。
第二章 微处理器
8086CPU的引脚 的引脚——控制总线 的引脚 控制总线
微 机 原 理 汇 编 接 口 技 术
BHE/S7
高8位数据允许/状态
ALE
地址锁存允许
MN/MX
最小/最大模式
DEN
数据允许
RD
读选通
DT/R
数据发送/接收
WR
写选通
READY
准备就绪
第 14 页
8086CPU的引脚 的引脚——控制总线 的引脚 控制总线
第 34 页
堆栈操作
微 机 原 理 汇 编 接 口 技 术
堆栈是按照“先进后出”原则组织的存储区域， 堆栈是按照“先进后出”原则组织的存储区域，堆栈的大小最大为 64KB 堆栈由堆栈段寄存器SS和堆栈指针寄存器 来寻址 堆栈由堆栈段寄存器 和堆栈指针寄存器SP来寻址，SS给出堆栈 和堆栈指针寄存器 来寻址， 给出堆栈 段的段基址， 指向当前栈顶 指向当前栈顶——段基址到栈顶的偏移量 段的段基址，SP指向当前栈顶 段基址到栈顶的偏移量 栈底为堆栈空间的高地址单元，栈顶为低地址单元。 栈底为堆栈空间的高地址单元，栈顶为低地址单元。 堆栈操作以字为单位。 堆栈操作以字为单位。 数据进栈，栈顶向低地址方向浮动，高位字节存入高地址单元， 数据进栈， 数据进栈 栈顶向低地址方向浮动，高位字节存入高地址单元， 低位字节存入低地址单元 数据出栈，栈顶向高地址方向浮动，低位字节弹到目的操作数 数据出栈， 数据出栈 栈顶向高地址方向浮动， 的低位， 的低位，高位字节弹到目的操作数的高位
外部8位数据总线 4 4字节指令队列 IO/M 准十六位CPU
8086
外部16位数据总线 6 6字节指令队列 M/IO 十六位CPU
第 16 页
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
4、1986年后Intel推出了多种型号的80386： 80386SX，外部数据总线只有16位 80386DX，标准80386 80386SL，低功耗、节能芯片 80386DL，低功耗、节能型的80386DX 80386EX，基于80386SX，但地址总线是 26位，且低功耗、节能型。
80386的基本结构
80386的预取、译码、执行、分段、分页、总 线接口这6个部件可以并行操作，从而加快指 令执行速度。
CPU
MMU
BIU
2、80486微处理器体系结构特点
1）80486CPU在1989年推出，集成120万晶体管，168引脚。 2）数据线32条，地址线32条。最高工作频率133MHz。 3）采用突发总线（Burst Bus）同内存进行高速数据交换。 4）片内带有高速缓存（Cache），为8KB的数据指令统一缓存。 5）带有浮点运算功能。 6）指令执行单元采用RISC技术和流水线技术，大部分基 本指令执行时间为1个时钟周期。 7）芯片内有存储管理部件（分段部件和分页部件）。 8）与80386一样有三种工作方式，并提供4级保护机制。 9）软件向下兼容。
累加器
标志寄存器
ALU
控制总线 地址总线 数据总线
8088/8086的功能结构
8088的内部结构从功能上分成两个单元
1. 总线接口单元BIU 管理8088与系统总线的接口 负责CPU对存储器和外设进行访问 2. 执行单元EU 负责指令的译码、执行和数据的运算
两个单元相互独立，分别完成各自操作，还可以 并行执行，实现指令预取（指令读取和执行的流水线 操作）
CPU—MEMORY连接逻辑图
2、存储器构成原理
存储器接口特 性——信号 线——作用和 时序——信号 线和总线的连 接时序
CPU CACHE
主存（内存）
辅存（外存）
金字塔结构：
虚拟地址
分段部件
线性地址 ３２位
分页部件
地址变换
物理地址 ３２位 存储器
80486微处理器 的I/O空间由216
（64K）个地址组 成。它与存储地址
不重叠，这是因为
２、输入／输出地址空间
80486微处理器芯 片的M/IO引脚把 它们从逻辑上给
区分开来了
80486微处理器有两个独立的物理空间，一个是存储空间，
第二章 微处理器结构及微机工作原理
本章重点： 微机的组成 微机的工作原理 8086/8088、80286、80386、80486、
Pentium微处理器结构
Intel系列微处理器
微处理器基本结构
指
指
时序
令
令
和
寄
译
控制
存
码
逻辑
暂存器
通用
地址
寄存器组 寄存器组
内部数据总线
地址 总线 控制 数据 总线 控制
80286的基本结构
80386微处理器
1、1985年10月Intel公司推出了80386，集 成了32万个晶体管，片内集成了存储管 理部件和保护机构，内部操作和寄存器 都是32位的。
2、芯片有132只引脚，数据线、地址线各 32条
3、80386存储管理部件可进行段页式存储 管理，支持虚拟存储器。
1、80386的功能结构
80386由中央处理部件CPU、存储管理部件 MMU和总线接口部件BIU组成。
⑴ 中央处理部件由指令部件和执行部件组成，
包括预取、译码、执行三个部件。
⑵ MMU分为分段部件和分页部件。分段部件 对逻辑地址空间进行管理，分页部件对物理地 址空间进行管理。
⑶ BIU负责与存储器、I/O端口传送数据。
80286微处理器
80286是Intel公司于1982年推出的，它是更加 先进的16位处理器，内部操作和寄存器均是16位 的。 1、芯片内集成了13.5万个晶体管，68只引脚，
具有独立的16条数据线和24条地址线 （16MB），内部时钟频率为8MHZ到10MHZ。 2、增加了存储器管理和虚地址保护机构，对存 储器采用分段管理，每段最大64KB，并支持 虚拟存储器。
4、80486的内部结构
80486基本寄存器组
1、基本结构寄存器
80486微处理器的地址空间
1、存储地址空间
虚拟空间：应用程序员编写程序的空间，其相应的地址称 作虚拟地址或逻辑地址。246字节
物理空间：计算机中主存储器的实际空间，相应的地址称 作物理地址或主存地址。 232字节
80486微处理器通过分段部件把虚拟空间变换为32位的线 性空间，如果分段不见未被选用，线性地址就是物理地址。
2、保留的地址空间
地址0000，0000H~0000，03FFH是中断 向量区，每一中断向量占用4。
存储空间：在保护方式下，80486可为每一 个任务提供232字节的物理空间，并允许程序 在246字节的物理空间内运行。
另外一个是I/O空间。
FFFFFFFFH
不
可
访
4GB
问
00000000H 物理存储空间
0000FFFFH 00000000H
64KB
物理I/O空间
可访问
80486的工作模式介绍
实地址模式：80486具有与8086同样的基 本体系结构
1、存储空间及实地址模式下的编址。 220 在实地址方式下分页功能是不允许的，线 性地址就是物理地址。 物理地址的形成：段寄存器内容左移4位加 上有效地址，因此在实地址模式下，所有 的段总是起始于16 字节的边界。