实验一 集成逻辑门电路
实验一集成逻辑门电路
一、实验目的
1、了解门电路的电气性能和特点。
2、掌握TTL集成门电路的逻辑功能。
3、进一步熟悉数字电路实验装置的结构，基本功能和使用方法。
4、掌握常用TTL门电路的故障诊断方法。
二、实验原理
集成逻辑门电路是数字电路的基础，常用的有两大类：一类是以晶体三极管为核心组成的TTL电路。另一类是以场效应管为核心组成互补型MOS集成电路即CMOS电路。两者的应用都很广泛。为了较好地使用它们，对它们的主要电气特性必须清楚。
1、TTL与非门的主要参数
（1）电压传输特性
与非门的输出电压U0随输入电压Ui的变化用曲线描绘出来，这曲线就是与非门的电压传输特性。通过此曲线可知道与非门电路的一些重要参数，如输出高电平V OH、输出低电平V OL、阀值电平V TH。
（2）输入特性，输出特性
输入特性曲线：就是输入电流随输入电压变化的曲线。一般情况下，输入电压限止在5.5V以下，当输入电压在1.5V-5.5V之间变化时，输入电流Ii基本保持不变，
μ左右，当输入电压0V和1.5V之间变化称为输入高电平电流I iH，其最大值为40A
时，电流开始从输入端流出，且随输入电压的增大而迅速减小（绝对值），称为输入低电平电流I iL，约为-1mA；当输入电压为0时，称为输入短路电流I iS；I iS的数值要比I iL的数值略大一点，在作近似分析计算时，经常用手册上给出的I iS近似代替I iL使用。输出特性曲线：就是输出电压和负载电流的关系曲线。分为高电平输出特性和低电平输出特性。当逻辑门输出高电平时，这时输出电压和负载电流的关系称为高电平输出特性，74系列门电路的运用条件规定，输出高电平时，最大负载电流不能超过0.4mA。当逻辑门输出低电平时，这时输出电压和负载电流的关系称为低
电平输出特性，输出低电平时，最大负载电流不能超过16mA。
（3）扇出系数N
扇出系数N是指反相器可以驱动同类型反相器的最大数目，这个数值也叫做门电路的扇出系数一般要求N>8。
（4）平均传输延迟时间性tpd
在TTL电路中，输出电压波形滞后于输入电压波形的时间叫做传输延迟时间。把脉冲上升沿延迟时间和下降沿延迟时间的平均数称为平均传输延迟时间，这个参数表示门的开关速度，愈小表示开关速度越快。一般为几纳秒或几十纳秒。产品手册上可查出。
2、集成门电路逻辑功能分类
用以实现基本逻辑运算和复合逻辑运算的单元电路通称为门电路。常用的门电路在逻辑功能上有，与门、或门、非门、与非门、或非门、异或门等几种，其逻辑符号、表达式、特点见表1.1
3、三态输出门电路（TS 门）
三态输出门是在普通门电路的基础上附加控制电路而构成的。
有三种输出状态，即输出高电平，输出低电平和高阻输出状态。如图1.1所示，
E 为控制端。当E 为高电平时输出端断开，输出呈高阻状态。三态门输出端可以并
联使用，实现总线连接。三态门驱动能力强，开关速度快，在中大规模集成电路中广泛采用三态输出电路，作为计算机和外围电路的接口电路。图1.2是三态门用于总线传输，要注意的是，使用时只能有一个三态门处于工作状态，其余的必须处于高阻状态。要不将出现与普通TTL 门“线与”运用时同样的问题。
图1.1 三态门逻辑符号 图1.2 三态门用于总线传输
三、实验仪器和元器件
1、数字电路实验箱
2、数字万用表
3、集成电路：74LS00、74LS125
4、元件：1K 精密电位器，200Ω
5、双踪示波器
四、实验内容
1、TTL 与非门的电压传输特性测试
用静态法测试：按图1.3画出测试电路，U o = f (U i )，改变Ui 测出对应的U o 之值，将结果填入表1.2，并用方格纸画出TTL 与非门的电压传输特性曲线。
表1.2 与非门电压传输特性测试表
U i （V ） 0.2 0.4 0.6 0.8 1.0 1.1 1.25 1.3 1.4 1.5 1.6 1.7 1.8 2.0 U 0（V ）
_E
Y A
1总线
图1.3 电压传输特性测试
2、三态门74LS125功能测试
（1）三态门逻辑功能测试，选用74LS125芯片内的任何一个门，画出测试线路，测试其逻辑功能并将结果填入表1.3中。
（2）三态门总线连接测试，选用74LS125芯片内的任意三个门，画出测试线路，依照表1.4所给的条件进行测试，并将结果填入表中。
表1.3三态门逻辑功能测试
表1.4三态门总线连接测试
4、用TTL集成块的与非门实现或门，要求画出电路图，并将输入、输出的逻辑关系填入表1.5中。
5、用TTL集成块的与非门实现异或门，要求画出电路图，并将输入、输出的逻辑关系填入表1.5中。
表1.5
输入理论输出实际输出
A B 或门异或门或门异或门
0 0
0 1
1 0
1 1
五、集成门电路的使用规则
1、接插集成块，要看清定位标记，特别是电源正极和电源负极（通常接地）不能接反。
2、TTL集成块要求电源电压V CC在+5V±10%范围内工作，大于+5.5V可能会损坏器件，低于+4.5V逻辑功能将混乱。
3、TTL集成块的输出端不允许直接接+5V或接地，否则将损坏器件。输出端不允许并联使用，（除集电极开路（OC）门和三态门外），否则将会导致逻辑混乱或损坏器件。
4、为提高电路的可靠性，增强抗干扰能力，TTL集成块输入端不允许悬空。可通过串入1KΩ~10 KΩ电阻与电源连接或直接接电源电压来获得高电平输入。也可以直接接地获得低电平输入。
5、CMOS集成块的电源电压的范围较宽，一般在+5V~+15V范围均可正常工作，并允许±10%波动。
6、CMOS集成块输出端不允许直接接电源或地，除三态门外，不允许两个器件的输出端连接使用。
7、CMOS集成块输入端的信号电压Vi应在电源和地之间，超出范围会损坏器
件内部的保护二极管或绝缘栅极，可在输入端串接一只限流电阻（10K Ω~100 K Ω）。多余的输入端不能悬空应按逻辑要求直接接电源或地。
8、测试CMOS 电路时，应先加电源电压，后加输入信号；关机时应先切断输入信号，后断开电源电压，所有测试仪器的外壳必须良好接地。
74LS125引脚排列 74LS00 引脚排列
9、实验开始时首先要检查与非门74LS00是否完好，方法如下： （１）将电源和地接好。
（２）用万用表测量输入端大约在1.4V 。输出端几乎为０V 。
（３）将两个输入端分别接地，输出端大约为4V 。
10、CMOS 集成块具有很高的输入阻抗，易受外界干扰，冲击和出现静态击穿，故应存放在导电容器内；焊接时，电烙铁外壳必须接地良好，或拨下烙铁电源利用余热焊接。也可将集成块先从IC 插座上拨下再焊接。
六、实验要求及报告
按照实验内容认真记录所测的数据，将其填入原始数据表或绘制相应的曲线（方格纸上），然后进行分析得出结论。实验报告要求独立完成，页面整洁，文理通顺。
1245678910111213143124567
8910
111213143E 4E 1E 2E 3A 4A 2A 3Y 4Y 1Y 2
Y 3___
_
数电实验报告 实验二 组合逻辑电路的设计
实验二组合逻辑电路的设计 一、实验目的 1.掌握组合逻辑电路的设计方法及功能测试方法。 2.熟悉组合电路的特点。 二、实验仪器及材料 a) TDS-4数电实验箱、双踪示波器、数字万用表。 b) 参考元件：74LS86、74LS00。 三、预习要求及思考题 1．预习要求： 1）所用中规模集成组件的功能、外部引线排列及使用方法。 2) 组合逻辑电路的功能特点和结构特点. 3) 中规模集成组件一般分析及设计方法. 4）用multisim软件对实验进行仿真并分析实验是否成功。 2.思考题 在进行组合逻辑电路设计时，什么是最佳设计方案 四、实验原理 1．本实验所用到的集成电路的引脚功能图见附录 2.用集成电路进行组合逻辑电路设计的一般步骤是： 1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表； 2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式； 3）画出逻辑图； 4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。 五、实验内容 1．用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全加器。 1）列出真值表,如下表2-1。其中A i、B i、C i分别为一个加数、另一个加数、低位向本位的进位；S i、C i+1分别为本位和、本位向高位的进位。 A i B i C i S i C i+1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 10 1 1 1 00 1 1 1 1 1 1 2）由表2-1全加器真值表写出函数表达式。
实验一 常用基本逻辑门电路功能测试
实验一常用基本逻辑门电路功能测试 一、实验目的 1.验证常用门电路的逻辑功能。 2.了解常用74LS系列门电路的引脚分布。 3.根据所学常用集成逻辑门电路设计一组合逻辑电路。 二、实验原理 集成逻辑门电路是最简单、最基本的数字集成元件。任何复杂的组合电路和时序电路都可用逻辑门通过适当的组合连接而成。目前已有门类齐全的集成门电路,例如“与门”、“或门”、“非门”、“与非门”等。虽然,中、大规模集成电路相继问世,但组成某一系统时,仍少不了各种门电路。因此,掌握逻辑门的工作原理,熟练、灵活地使用逻辑门是数字技术工作者所必备的基本功之一。 TTL门电路 TTL集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广,特别对学生进行实验论证,选用TTL电路比较合适。因此,本书大多采用74LS（或74）系列TTL 集成电路。它的工作电源电压为5V土0.5V,逻辑高电平1时≥2.4V,低电平0时≤0.4V。2输入“与门”,2输入“或门”,2输入、4输入“与非门”和反相器的型号分别是：74LS08:2输入端四“与门”,74LS32:2输入端四“或门”,74LS00:2输入端四“与非门”,74LS20:4输入端二“与非门”和74LS04六反相器（“反相器”即“非门”）。各自的逻辑表达式分别为：与门Q=A?B,或门Q=A+B,与非门Q=A.B,Q=A.B.C.D,反相器Q=A。
TTL集成门电路集成片管脚分别对应逻辑符号图中的输入、输出端,电源和地一般为集成片的两端,如14管脚集成片,则7脚为电源地（GND）,14脚为电源正（V cc）,其余管脚为输入和输出,如图1所示。 管脚的识别方法是：将集成块正面（有字的一面）对准使用者,以左边凹口或小标志点“ ? ”为起始脚,从下往上按逆时针方向向前数1、2、3、…… n脚。使用时,查找IC 手册即可知各管脚功能。 图1 74LS08集成电路管脚排列图 三、实验内容与步骤 TTL门电路逻辑功能验证 （1）与门功能测试：将74LS08集成片（管脚排列图1）插入IC空插座中,输入端接逻辑开关,输出端接LED发光二极管,管脚14接+5V电源,管脚7接地,即可进行实验。将结果用逻辑“0”或“1”来表示并填入表1中。
数字电路实验：基本逻辑门
数字电路实验：基本逻辑门 一、实验目的 研究TTL 门电路的性能及测试方法。 二、实验仪器 (1) 双线示波器 （2）数字万用表 (3) TES-1电子技术学习机 三、实验内容 实验10.1 TTL 与非门7400逻辑功能的测试 1. 将输出Y 接发光二极管（Y=1时二极管亮；否则灭），改变A 、B 的电平值，记录实验结果，并将该结果列成真值表形式。 2. 在A 端加入连续脉冲（频率f=1Hz ），将输出Y 接发光二极管。当B 端分别接+5伏和0伏时，观察Y 端的输出变化，验证逻辑“0”对与非门的封锁作用。 A B Y 图10.1 实验10.2 TTL 与非门7400传输延迟时间的测量 按图10.2接线，输入端接1MHz 连续脉冲，通过用示波器观察其输入、输出波形相位差的办法，测量出四个与非门的累计传输延迟时间。 实验10.3 TTL 与非门7400电压传输特性的测定 按图10.3接线。 U i 接直流稳压电源，调节U i 使之在0~5V 范围内变化（注意：U i 值不能≥6V ，否则将损坏芯片），测出U o 随U i 变化的值，将它们填入表10.1中，并用曲线表示之，试粗糙确定U T 值。 u i u o 图10.2 +5V Uo
实验10.4 TTL 与非门7400输入端特性测试 按图10.4接线。 改变B 端所接的电阻值，分别测量并纪录相应的电压U B 及U o ，将结果填入表10.2中。 四、总结要求 (1) 根据表21.1，画出与非门7400的电压传输曲线。 (2) 根据表21.2，总结与非门7400的输入端特性。 表10.1 表10.2 +5V Uo 图10.4
实验一基本门电路的逻辑功能测试
实验一基本门电路的逻辑功能测试 一、实验目的 1、测试与门、或门、非门、与非门、或非门与异或门的逻辑功能。 2、了解测试的方法与测试的原理。 二、实验原理 实验中用到的基本门电路的符号为： 在要测试芯片的输入端用逻辑电平输出单元输入高低电平，然后使用逻辑电平显示单元显示其逻辑功能。 三、实验设备与器件 1、数字逻辑电路用PROTEUS 2、显示可用发光二极管。 3、相应74LS系列、CC4000系列或74HC系列芯片若干。 四、实验内容 1.测试TTL门电路的逻辑功能： a）测试74LS08的逻辑功能。(与门)000 010 100 111 b）测试74LS32的逻辑功能。（或门）000 011 101 111 c）测试74LS04的逻辑功能。（非门）01 10 d）测试74LS00的逻辑功能。（两个都弄得时候不亮，其他都亮）（与非门）（如果只接一个的话，就是非门）001 011 101 110 e）测试74LS02（或非门）的逻辑功能。（两个都不弄得时候亮，其他不亮）001 010 100 110 f）测试74LS86（异或门）的逻辑功能。 2.测试CMOS门电路的逻辑功能：在CMOS 4000分类中查询 a）测试CC4081(74HC08)的逻辑功能。（与门） b）测试CC4071(74HC32)的逻辑功能。（或门） c）测试CC4069(74HC04)的逻辑功能。（非门） d）测试CC4011(74HC00)的逻辑功能。（与非门）（如果只接一个的话，就是非门）
e）测试CC4001(74HC02)（或非门）的逻辑功能。 f) 测试CC4030(74HC86)（异或门）的逻辑功能。 五、实验报告要求 1.画好各门电路的真值表表格，将实验结果填写到表中。 2.根据实验结果，写出各逻辑门的逻辑表达式，并分析如何判断逻辑门的好坏。 3.比较一下两类门电路输入端接入电阻或空置时的情况。 4．查询各种集成门的管脚分配，并注明各个管脚的作用与功能。 例：74LS00 与门 Y=AB
实验六 组合逻辑电路的设计与测试
实验六组合逻辑电路的设计与测试 1．实验目的 (1)掌握组合逻辑电路的设计方法； (2)熟悉基本门电路的使用方法。 (3)通过实验，论证所设计的组合逻辑电路的正确性。 2．实验设备与器材 1)数字逻辑电路实验箱，2)万用表，3)集成芯片74LS00二片。 3．预习要求 (1)熟悉组合逻辑电路的设计方法； (2)根据具体实验任务，进行实验电路的设计，写出设计过程，并根据给定的标准器件画出逻辑电路图，准备实验； (3)使用器件的各管脚排列及使用方法。 4．实验原理 数字电路中，就其结构和工作原理而言可分为两大类，即组合逻辑电路和时序逻辑电路。组合逻辑电路输出状态只决定于同一时刻的各输入状态的组合，与先前状态无关，它的基本单元一般是逻辑门；时序逻辑电路输出状态不仅与输入变量的状态有关，而且还与系统原先的状态有关，它的基本单元一般是触发器。 (1)组合电路是最常用的逻辑电路，可以用一些常用的门电路来组合完成具有其他功能的门电路。设计组合逻辑电路的一般步骤是： 1)根据逻辑要求，列出真值表； 2)从真值表中写出逻辑表达式； 3)化简逻辑表达式至最简，并选用适当的器件； 4)根据选用的器件，画出逻辑电路图。 逻辑化简是组合逻辑设计的关键步骤之一。为了使电路结构简单和使用器件较少，往往要求逻辑表达式尽可能化简。由于实际使用时要考虑电路的工作速度和稳定可靠等因素，在较复杂的电路中，还要求逻辑清晰易懂，所以最简设计不一定是最佳的。但一般来说，在保证速度、稳定可靠与逻辑清楚的前提下，尽量使用最少的器件，以降低成本。 (2)与非门74LS00芯片介绍 与非门74LS00一块芯片内含有4个互相独立的与非门，每个与非门有二个输入端。其逻辑表达式为Y=AB，逻辑符号及引脚排列如图6-1(a)、(b)所示。 (a)逻辑符号(b)引脚排列 图6-1 74LS20逻辑符号及引脚排列 (3)异或运算的逻辑功能 当某种逻辑关系满足：输入相同输出为“0”，输入相异输出为“1”，这种逻辑关系称为“异或”逻辑关系。 (4)半加器的逻辑功能 在加法运算中，只考虑两个加数本身相加，不考虑由低位来的进位，这种加法器称为半加器。 5．实验内容 (1)用1片74LS00与非门芯片设计实现两输入变量异或运算的异或门电路 要求：设计逻辑电路，按设计电路连接后，接通电源，验证运算逻辑。输入端接逻辑开关输出插口，以提供“0”与“1”电平信号，开关向上，输出逻辑“1”，向下为逻辑“0”；电路的输出端接由LED发光二极管组成的0-1指示器的显示插口，LED亮红色为逻辑“1”，亮绿色为逻辑“0”。接线后检查无误，通电，用万用表直流电压20V档测量输入、输出的对地电压，并观察输出的LED颜色，填入表6-1。
数电实验报告 实验二 利用MSI设计组合逻辑电路
数电实验报告 实验二 利用MSI设计组合逻辑电路 姓名： 学号： 班级： 院系： 指导老师： 2016年 目录 实验目的：错误!未定义书签。
实验器件与仪器：错误!未定义书签。 实验原理：错误!未定义书签。 实验内容：错误!未定义书签。 实验过程：错误!未定义书签。 实验总结：错误!未定义书签。 实验： 实验目的： 熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使用方法。 掌握用MSI设计的组合逻辑电路的方法。 实验器件与仪器： 数字电路实验箱、数字万用表、示波器。 虚拟器件：74LS00，74LS197，74LS138，74LS151 实验原理： 中规模的器件，如译码器、数据选择器等，它们本身是为实现某种逻辑功能而设计的，但由于它们的一些特点，我们也可以用它们来实现任意逻辑函数。 用译码器实现组合逻辑电路 译码器是将每个输入的二进制代码译成对应的输出高、低电平信号。如3线-8线译码器。当附加控制门Gs的输入为高电平（S = 1）的时
候，可由逻辑图写出。 从上式可看出。-同时又是S2、S1、S0这三个变量的全部最小项的译码输出。所以这种译码器也叫最小项译码器。如果将S2、S1、S0当作逻辑函数的输入变量，则可利用附加的门电路将这些最小项适当的组合起来，便可产生任何形式的三变量组合逻辑函数。 用逻辑选择器实现组合逻辑电路 数据选择器的功能是从一组输入数据中选出某一个信号输出。或称为多路开关。如双四选一数据选择器74LS153
Y1和Y2为两个独立的输出端，和为附加控制端用于控制电路工作状态和扩展功能。A1、A0为地址输入端。D10、D11、D12、D13或D20、D21、D22、D23为数据输入端。通过选定不同的地址代码即可从4个数据输入端选出要的一个，并送到输出端Y。输出逻辑式可写成 其简化真值表如下表所示。 S1A1A0Y1 1X X0 000D10 001D11 010D12 011D13 从上述可知，如果将A1A0作为两个输入变量，同时令D10、D11、D12、D13为第三个输入变量的适当状态（包括原变量、反变量、0和1），就可以在数据选择器的输出端产生任何形式的三变量组合逻辑电路。 实验内容： 数据分配器与数据选择器功能正好相反。它是将一路信号送到地址选择信号指定的输出。如输入为D，地址信号为A、B、C，可将D按地址分配到八路输出F0、F1、F2、F3、F4、F5、F6、F7。其真值表如下
实验一组合逻辑电路设计
实验一 组合逻辑电路的设计 一、实验目的： 1、 掌握组合逻辑电路的设计方法。 2、 掌握组合逻辑电路的静态测试方法。 3、 加深FPGA 设计的过程，并比较原理图输入和文本输入的优劣。 4、 理解“毛刺”产生的原因及如何消除其影响。 5、 理解组合逻辑电路的特点。 二、实验的硬件要求： 1、 EDA/SOPC 实验箱。 2、 计算机。 三、实验原理 1、组合逻辑电路的定义 数字逻辑电路可分为两类：组合逻辑电路和时序逻辑电路。组合逻辑电路中不包含记忆单元（触发器、锁存器等），主要由逻辑门电路构成，电路在任何时刻的输出只和当前时刻的输入有关，而与以前的输入无关。时序电路则是指包含了记忆单元的逻辑电路，其输出不仅跟当前电路的输入有关，还和输入信号作用前电路的状态有关。 通常组合逻辑电路可以用图1.1所示结构来描述。其中，X0、X1、…、Xn 为输入信号， L0、L1、…、Lm 为输出信号。输入和输出之间的逻辑函数关系可用式1.1表示： 2、组合逻辑电路的设计方法 组合逻辑电路的设计任务是根据给定的逻辑功能，求出可实现该逻辑功能的最合理组 合电路。理解组合逻辑电路的设计概念应该分两个层次：（1）设计的电路在功能上是完整的，能够满足所有设计要求；（2）考虑到成本和设计复杂度，设计的电路应该是最简单的，设计最优化是设计人员必须努力达到的目标。 在设计组合逻辑电路时，首先需要对实际问题进行逻辑抽象，列出真值表，建立起逻辑模型；然后利用代数法或卡诺图法简化逻辑函数，找到最简或最合理的函数表达式；根据简化的逻辑函数画出逻辑图，并验证电路的功能完整性。设计过程中还应该考虑到一些实际的工程问题，如被选门电路的驱动能力、扇出系数是否足够，信号传递延时是否合乎要求等。组合电路的基本设计步骤可用图1.2来表示。 3、组合逻辑电路的特点及设计时的注意事项 ①组合逻辑电路的输出具有立即性，即输入发生变化时，输出立即变化。（实际电路中 图 1.1 组合逻辑电路框图 L0=F0(X0,X1,···Xn) · · · Lm=F0(X0,X1,···Xn) （1.1） 图 1.2 组合电路设计步骤示意图图
实验三 CMOS集成逻辑门的逻辑功能与参数测试
实验三CMOS集成逻辑门的逻辑功能与参数测试 一、实验目的 1、掌握CMOS集成门电路的逻辑功能和器件的使用规则 2、学会CMOS集成门电路主要参数的测试方法 二、实验原理 1、CMOS集成电路是将N沟道MOS晶体管和P沟道 MOS晶体管同时用于 一个集成电路中，成为组合二种沟道MOS管性能的更优良的集成电路。CMOS集成电路的主要优点是： (1)功耗低，其静态工作电流在10－9A数量级，是目前所有数字集成电路中最低的，而TTL器件的功耗则大得多。 (2)高输入阻抗，通常大于1010Ω，远高于TTL器件的输入阻抗。 (3)接近理想的传输特性，输出高电平可达电源电压的 99.9％以上，低电平可达电源电压的0.1％以下，因此输出逻辑电平的摆幅很大，噪声容限很高。 (4)电源电压范围广，可在＋3V～＋18V范围内正常运行。 (5)由于有很高的输入阻抗，要求驱动电流很小，约0.1μA，输出电流在＋5V电源下约为 500μA，远小于TTL电路，如以此电流来驱动同类门电路，其扇出系数将非常大。在一般低频率时，无需考虑扇出系数，但在高频时，后级门的输入电容将成为主要负载，使其扇出能力下降，所以在较高频率工作时，CMOS电路的扇出系数一般取10～20。 2、CMOS门电路逻辑功能 尽管CMOS与TTL电路内部结构不同，但它们的逻辑功能完全一样。本实验将测定与门CC4081，或门CC4071，与非门CC4011，或非门CC4001的逻辑功能。各集成块的逻辑功能与真值表参阅教材及有关资料。 3、CMOS与非门的主要参数 CMOS与非门主要参数的定义及测试方法与TTL电路相仿，从略。
4、CMOS 电路的使用规则 由于CMOS 电路有很高的输入阻抗，这给使用者带来一定的麻烦，即外来的干扰信号很容易在一些悬空的输入端上感应出很高的电压，以至损坏器件。CMOS 电路的使用规则如下： (1) V DD 接电源正极，V SS 接电源负极（通常接地⊥），不得接反。CC4000系列的电源允许电压在＋3～＋18V 范围内选择，实验中一般要求使用＋5～＋15V 。 (2) 所有输入端一律不准悬空 闲置输入端的处理方法： a) 按照逻辑要求，直接接V DD （与非门）或V SS （或非门）。 b) 在工作频率不高的电路中，允许输入端并联使用。 (3) 输出端不允许直接与V DD 或V SS 连接，否则将导致器件损坏。 (4) 在装接电路，改变电路连接或插、拔电路时，均应切断电源，严禁带电操作。 (5) 焊接、测试和储存时的注意事项： a 、电路应存放在导电的容器内，有良好的静电屏蔽； b 、焊接时必须切断电源，电烙铁外壳必须良好接地，或拔下烙铁，靠其余热焊接； c 、所有的测试仪器必须良好接地； 三、实验设备与器件 1、+5V 直流电源 2、双踪示波器 3、连续脉冲源 4、逻辑电平开关 5、逻辑电平显示器 6、直流数字电压表 7、直流毫安表 8、直流微安表 9、CC4011、CC4001、CC4071、CC4081、电位器 100K 、电阻 1K 四、实验内容 1、CMOS 与非门CC4011参数测试（方法与TTL 电路相同）
组合逻辑电路实验
实验一基本门电路的功能和特性及组合逻辑电路实验（2学时） 实验目的及要求：掌握常用的集成门电路的逻辑功能与特性；掌握各种门电路的逻辑符号；了解集成电路的外引线排列及其使用方法；学习组合逻辑电路的设计及测试方法。 实验题目：部分TTL门电路逻辑功能验证及组合逻辑电路设计之全加器或全减器。 实验二数值比较器、数据选择器（3学时） 实验目的及要求：掌握数值比较器和数据选择器的逻辑功能；学习组合逻辑电路的设计及测试方法。用7486和7400、7404搭出一位数值比较器，画出其设计逻辑电路图，并验证它的运算；用74153选择器实现多数据表决器，要求3个输入中有2个或3个为1时，输出Y为高电平，否则Y为低电平。画出电路图并简述实现原理。用7400、7404、7432实现该多数表决器。 实验题目：组合逻辑电路设计之数值比较器和数据选择器 实验三计数器的应用（3学时） 实验目的及要求：掌握集成二进制同步计数器74161的逻辑功能；掌握任意进制计数器的构成方法；学习时序逻辑电路的设计及测试方法。用74161搭建一个60进制计数器电路，并将结果输出到7段数码管显示出来，画出其设计逻辑电路图并验证它的功能。 实验题目：时序逻辑电路设计之计数器的应用 74LS00: QUAD 2-INPUT NAND GATE
74LS04: HEX INVERTER 74LS32:Quad 2-Input OR Gates
74LS74: Dual Positive-Edge-Triggered D Flip-Flops with Preset, Clear and Complementary Outputs 74LS153: Dual 4-Input Multiplexer with common select inputs and individual enable inputs 74LS161: Synchronous 4-Bit Binary Counters
数电实验 组合逻辑电路
实验报告 课程名称： 数字电子技术实验 指导老师： 成绩：__________________ 实验名称： 组合逻辑电路 实验类型： 设计型实验 同组学生姓名：__________ 一、实验目的和要求（必填） 二、实验内容和原理（必填） 三、主要仪器设备（必填） 四、操作方法和实验步骤 五、实验数据记录和处理 六、实验结果与分析（必填） 七、讨论、心得 一．实验目的和要求 1. 加深理解典型组合逻辑电路的工作原理。 2. 熟悉74LS00、74LS11、74LS55等基本门电路的功能及其引脚。 3. 掌握组合集成电路元件的功能检查方法。 4. 掌握组合逻辑电路的功能测试方法及组合逻辑电路的设计方法。 5. 熟悉全加器和奇偶位判断电路的工作原理。 二．实验内容和原理 组合逻辑电路设计的一般步骤如下： 1．根据给定的功能要求，列出真值表； 2. 求各个输出逻辑函数的最简“与-或”表达式； 3. 将逻辑函数形式变换为设计所要求选用逻辑门的形式； 4. 根据所要求的逻辑门，画出逻辑电路图。 实验内容： 1. 测试与非门74LS00和与或非门74LS55的逻辑功能。 2. 用与非门74LS00和与或非门74LS55设计一个全加器电路，并进行功能测试。 专业： 电子信息工程 姓名： 学号： 日期： 装 订 线
3. 用与非门74LS00和与或非门74LS55设计四位数奇偶位判断电路，并进行功能测试。 三. 主要仪器设备 与非门74LS00，与或非门74LS55，导线，开关，电源、实验箱 四．实验设计与实验结果 1、一位全加器 全加器实现一位二进制数的加法，他由被加数、加数和来自相邻低位的进数相加，输出有全加和与向高位的进位。输入：被加数Ai，加数Bi，低位进位Ci-1输出：和Si，进位Ci 实验名称：组合逻辑电路 姓名：学号： 列真值表如下：画出卡诺图： 根据卡诺图得出全加器的逻辑函数：S= A⊕B⊕C； C= AB+(A⊕B)C 为使得能在现有元件（两个74LS00 与非门[共8片]、三个74LS55 与或非门）的基础上实现该逻辑函数。所以令S i-1=!(AB+!A!B)，Si=!(SC+!S!C)， Ci=!(!A!B+!C i-1S i-1)。 仿真电路图如下（经验证，电路功能与真值表相同）：
实验一 逻辑门电路的基本参数及逻辑功能测试
实验一逻辑门电路的基本参数及逻辑功能测试 一、实验目的 1、了解TTL与非门各参数的意义。 2、掌握TTL与非门的主要参数的测试方法。 3、掌握基本逻辑门的功能及验证方法。 4、学习TTL基本门电路的实际应用。 5、了解CMOS基本门电路的功能。 6、掌握逻辑门多余输入端的处理方法。 二、实验仪器 三、实验原理 (一) 逻辑门电路的基本参数 用万用表鉴别门电路质量的方法：利用门的逻辑功能判断，根据有关资料掌握电路组件管脚排列，尤其是电源的两个脚。按资料规定的电源电压值接好（5V±10%）。在对TTL与 非门判断时，输入端全悬空，即全“1”，则输出端用万用表测 应为0.4V以下，即逻辑“0”。若将其中一输入端接地，输出 端应在3.6V左右（逻辑“1”），此门为合格门。按国家标准 的数据手册所示电参数进行测试：现以手册中74LS20二-4输 入与非门电参数规范为例，说明参数规范值和测试条件。 TTL与非门的主要参数 空载导通电源电流I CCL （或对应的空载导通功耗P ON ）与非门处于不同的工作状态，电 源提供的电流是不同的。I CCL 是指输入端全部悬空（相当于输入全1），与非门处于导通状态，
输出端空载时，电源提供的电流。将空载导通电源电流I CCL 乘以电源电压就得到空载导通功 耗P ON ，即 P ON = I CCL ×V CC 。 测试条件：输入端悬空，输出空载，V CC =5V。 通常对典型与非门要求P ON ＜50mW，其典型值为三十几毫瓦。 2、空载截止电源电流I CCh （或对应的空载截止功耗P OFF ） I CCh 是指输入端接低电平，输出端开路时电源提供的电流。空载截止功耗POFF为空载 截止电源电流I CCH 与电源电压之积，即 P OFF = I CCh ×V CC 。注意该片的另外一个门的输入也要 接地。 测试条件： V CC =5V，V in =0，空载。 对典型与非门要求P OFF ＜25mW。 通常人们希望器件的功耗越小越好，速度越快越好，但往往速度高的门电路功耗也较大。 3、输出高电平V OH 输出高电平是指与非门有一个以上输入端接地或接低电平的输出电平。空载时，输出 高电平必须大于标准高电压（V SH =2.4V）；接有拉电流负载时，输出高电平将下降。 4、输出低电平V OL 输出低电平是指与非门所有输入端接高电平时的输出电平。空载时，输出低电平必须低于标准低电压（VSL=0.4V）；接有灌电流负载时，输出低电平将上升。 5、低电平输入电流I IS （I IL ） I IS 是指输入端接地输出端空载时，由被测输入端流出的电流值，又称低电平输入短路 电流，它是与非门的一个重要参数，因为入端电流就是前级门电路的负载电流，其大小直 接影响前级电路带动的负载个数，因此，希望I IS 小些。 测试条件： VCC=5V，被测某个输入端通过电流表接地，其余各输入端悬空，输出空载。
组合逻辑电路的设计实验报告
广西大学实验报告纸 _______________________________________________________________________________ 实验内容___________________________________________指导老师 【实验名称】 组合逻辑电路的设计 【实验目的】 学习组合逻辑电路的设计与测试方法。 【设计任务】 用四-二输入与非门设计一个4人无弃权表决电路（多数赞成则提案通过）。要求：采用四-二输入与非门74LS00实现；使用的集成电路芯片种类尽可能的少。 【实验用仪器、仪表】 数字电路实验箱、万用表、74LS00。 【设计过程】 设输入为A、B、C、D，输出为L，根据要求列出真值表如下 真值表
根据真值表画卡若图如下 由卡若图得逻辑表达式 B D C
BD AC CD AB BD AC CD AB BD AC CD AB BD AC CD BD AC AB D BCD C ACD B ABD A ABC ACD BCD ABD ABC L ???=???=++=+++=?+?+?+?=+++=))(()()( 用四二输入与非门实现 A B C D L 实验逻辑电路图
Y 实验线路图
【实验步骤】 1.打开数字电路实验箱，按下总电源开关按钮。 2.观察实验箱，看本实验所用的芯片、电压接口、接地接口的位置。 3.检查芯片是否正常。芯片内的每个与非门都必须一个个地测试，以保证芯片 能正常工作。 4.检查所需导线是否正常。将单根导线一端接发光二极管，另一端接高电平。 若发光二极管亮，说明导线是正常的；若发光二极管不亮时，说明导线不导通。不导通的导线不应用于实验。 5.按实验线路图所示线路接线。 6.接好线后，按真值表的输入依次输入A、B、C、D四个信号，“1”代表输入高 电平，“0”代表输入低电平。输出端接发光二极管，若输出端发光二极管亮则说明输出高电平，对应记录输出结果为“1”；发光二极管不亮则说明输出低电平，对应记录输出结果为“0”。本实验有四个输入端则对应的组合情况有16种，将每种情况测得的实验结果记录在实验数据表格中。 测量结果见下表： 实验数据表格
实验一组合逻辑电路设计
电子信息工程晓旭 2011117147 实验一组合逻辑电路设计（含门电路功能测试） 一．实验目的 1掌握常用门电路的逻辑功能。 2掌握用小规模集成电路设计组合逻辑电路的方法。 3掌握组合逻辑电路的功能测试方法。 二．实验设备与器材 数字电路实验箱一个 双踪示波器一部 稳压电源一部 数字多用表一个 74LS20 二4 输入与非门一片 74LS00 四2 输入与非门一片 74LS10 三3 输入与非门一片 三 .实验任务 1对74LS00,74LS20逻辑门进行功能测试。静态测试列出真值表，动态测试画出波形图，并说明测试的门电路功能是否正常。 2分析测试1.7中各个电路逻辑功能并根据测试结果写出它们的逻辑表达式。 3设计控制楼梯电灯的开关控制器。设楼上，楼下各装一个开关，要求两个开关均可以控制楼梯电灯。 4某公司设计一个优先级区分器。该公司收到有A,B,C，三类，A,类的优先级最高，B 类次之，C类最低。到达时，其对应的指示灯亮起，提醒工作人员及时处理。当不同类的同时到达时，对优先级最高的先做处理，其对应的指示灯亮，优先级低的暂不理会。按组合逻辑电路的一般设计步骤设计电路完成此功能，输入输出高低电平代表到
实验一： （1）74LS00的静态逻辑功能测试 实验器材：直流电压源，电阻，发光二极管，74LS00，与非门，开关，三极管 实验目的：静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否 实验过程：将74LS00中的一个与非门的输入端A,B分别作为输入逻辑变量，加高低电平，观测输出电平是否符合真值表描述功能。 电路如图1： 图1 真值表1.1： 实验问题：与非门的引脚要连接正确，注意接地线及直流电源 实验结果：由二极管的发光情况可判断出74LS00 实现二输入与非门的功能 （2）71LS00的动态逻辑功能测试 实验器材：函数发生器，示波器，74LS00，与非门，开关，直流电压源 实验目的：测试74LS00与非门的逻辑功能 实验容：动态测试适合用于数字系统中逻辑功能的检查，测试时，电路输入串行数字
实验一基本门电路的逻辑功能测试
实验一基本门电路得逻辑功能测试 一、实验目得 １、测试与门、或门、非门、与非门、或非门与异或门得逻辑功能。 ２、了解测试得方法与测试得原理。 二、实验原理 实验中用到得基本门电路得符号为： 在要测试芯片得输入端用逻辑电平输出单元输入高低电平,然后使用逻辑电平显示单元显示其逻辑功能。 三、实验设备与器件 １、数字逻辑电路用PROＴＥＵS 2、显示可用发光二极管。 ３、相应７４LS系列、ＣC4000系列或74ＨC系列芯片若干. 四、实验内容 1.测试TTＬ门电路得逻辑功能: a）测试74LＳ08得逻辑功能.（与门）000 01０100１1１ b）测试74ＬS32得逻辑功能.（或门)0０0 0１1 101 111 c）测试74LS04得逻辑功能.（非门）0１10 d）测试74ＬS0０得逻辑功能。（两个都弄得时候不亮，其她都亮）（与非门）（如果只接一个得话，就就是非门)００1０11 １01 110 e）测试74LＳ０2（或非门)得逻辑功能。（两个都不弄得时候亮,其她不亮)00101０100 １10 f）测试74LS86(异或门)得逻辑功能。 2.测试CMOＳ门电路得逻辑功能:在CMOS 4000分类中查询 a）测试ＣC408１（７4HＣ０8)得逻辑功能。(与门） b）测试ＣC４071(74HＣ32）得逻辑功能。（或门） c）测试CC4０69(74HＣ0４）得逻辑功能。（非门) d）测试ＣC4０11(74ＨC0０)得逻辑功能。（与非门）(如果只接一个得话,就就是非门） e）测试CＣ４0０1（74HC02）（或非门）得逻辑功能。 ｆ) 测试CC４030（74HC８６）（异或门）得逻辑功能。
组合逻辑电路设计实验报告
组合逻辑电路设计实验报告 1.实验题目 组合电路逻辑设计一： ①用卡诺图设计8421码转换为格雷码的转换电路。 ②用74LS197产生连续的8421码，并接入转换电路。 ③记录输入输出所有信号的波形。 组合电路逻辑设计二： ①用卡诺图设计BCD码转换为显示七段码的转换电路。 ②用74LS197产生连续的8421码，并接入转换电路。 ③把转换后的七段码送入共阴极数码管，记录显示的效果。 2.实验目的 （1）学习熟练运用卡诺图由真值表化简得出表达式 （2）熟悉了解74LS197元件的性质及其使用 3.程序设计 格雷码转化： 真值表如下：
卡诺图： 1 010100D D D D D D G ⊕=+= 2 121211D D D D D D G ⊕=+=
3232322D D D D D D G ⊕=+= 33D G = 电路原理图如下： 七段码显示： 真值表如下： 卡诺图：
2031020231a D D D D D D D D D D S ⊕++=+++= 10210102b D D D D D D D D S ⊕+=++= 201c D D D S ++= 2020101213d D D D D D D D D D D S ++++= 2001e D D D D S +=
2021013f D D D D D D D S +++= 2101213g D D D D D D D S +++= 01213g D D D D D S +⊕+= 电路原理图如下：
4.程序运行与测试 格雷码转化： 逻辑分析仪显示波形：
组合逻辑电路-实验报告
电子通信与软件工程系2013-2014学年第2学期 《数字电路与逻辑设计实验》实验报告 --------------------------------------------------------------------------------------------------------------------- 班级：姓名：学号：成绩： 同组成员：姓名：学号： --------------------------------------------------------------------------------------------------------------------- 一、实验名称：组合逻辑电路（半加器全加器及逻辑运算） 二、实验目的：1、掌握组合逻辑电路的功能调试 2、验证半加器和全加器的逻辑功能。 3、学会二进制数的运算规律。 三、实验内容： 1．组合逻辑电路功能测试。 （1）．用2片74LS00组成图所示逻辑电路。为便于接线和检查．在图中要注明芯片编号及各引脚对应的编号。 （2）．图中A、B、C接电平开关，YI，Y2接发光管电平显示． （3）。按表4。1要求，改变A、B、C的状态填表并写出Y1，Y2逻辑表达式． （4）．将运算结果与实验比较．
2．测试用异或门（74LS86）和与非门组成的半加器的逻辑功能．根据半加器的逻辑表达式可知．半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可用一个集成异或门和二个与非门组成如图． （1）．在学习机上用异或门和与门接成以上电路．接电平开关S．Y、Z接电平显示．（2）．按表4．2要求改变A、B状态，填表． 3．测试全加器的逻辑功能。 （1）．写出图4．3电路的逻辑表达式。 （2）．根据逻辑表达式列真值表． （3）．根据真值表画逻辑函数S i 、Ci的卡诺图． （4）．填写表4．3各点状态 （5）．按原理图选择与非门并接线进行测试，将测试结果记入表4．4，并与上表进行比较看逻辑功能是否一致．
组合逻辑电路实验与解答
湖北第二师范学院实验 组合逻辑电路 物机学院-11应用物理学 一、实验目的 1．掌握用与非门组成的简单电路，并测试其逻辑功能。 2．掌握用基本逻辑门设计组合电路的方法。 二、实验原理 数字电路按逻辑功能和电路结构的不同特点，可分为组合逻辑电路和时序逻辑电路两大类。组合逻辑电路是根据给定的逻辑问题，设计出能实现逻辑功能的电路。用小规模集成电路实现组合逻辑电路，要求是使用的芯片最少，连线最少。一般设计步骤如下： 1．首先根据实际情况确定输入变量、输出变量的个数，列出逻辑真值表。 2．根据真值表，一般采用卡诺图进行化简，得出逻辑表达式。 3．如果已对器件类型有所规定或限制，则应将函数表达式变换成与器件类型相适应 的形式。 4．根据化简或变换后的逻辑表达式，画出逻辑电路。 5．根据逻辑电路图，查找所用集成器件的管脚图，将管脚号标在电路图上，再接线 验证。 三、实验仪器及器件 数字实验箱一台，集成芯片74LS00一块、74LS20三块，导线若干。 四、实验内容 １．用非与门实现异或门的逻辑功能 (1) 用集成电路74LS00和74LS20（74LS20管脚见图1所示），按图2连接电路（自己设计接线脚标），A、B接输入逻辑，F接输出逻辑显示，检查无误，然后开启电源。 图1 74LS20集成电路管脚图 (2) 按表1的要求进行测量，将输出端F的逻辑状态填入表内.
表1 输出真值表 图 2-电路接线图 (3) 由逻辑真值表，写出该电路的逻辑表达式 Ｆ＝ B A B A ?+? 2. 用与非门组成“三路表决器” (1) 用74LS00和74LS20组成三路表决器，按图3连接电路（自己设计接线脚标），A ，B ，C 接输入逻辑，F 接输出逻辑显示，检查无误，然后开启电源。 (2) 按表2的要求进行测量，将输出端F 的逻辑状态填入表内。 A 表 2输出真值表 ＆ B F C 图 3 电路接线图 3. 设计一个“四路表决器”逻辑电路并测试 设计一个四变量的多路表决器。当输入变量A 、B 、C 、D 有三个或三个以上为1时，输出F 为1；否则输出F 为0。 (1）根据设计要求列出表3四人表决器真值表。 (2)用卡诺图化简逻辑函数，写出逻辑 表达，F= D C B D C A D B A C B A ??+??+??+??. (3）用74LS20与非门实现“四人表决器”，画出实验电路，标出接线脚并测试，验证所列真值表。 输 入 输 出 A B F 0 0 0 0 1 1 1 0 1 1 1 0 输 入 输 出 Ａ ｂ ＣＦ ０ ０ ０ 0 ０ ０ １ 0 ０ １ ０ 0 ０ １ １ 1 １ ０ ０ 0 １ ０ １ 1 １ １ ０ 1 １ １ １ 1 & & & & && & & & A B F
实验一：逻辑门电路的逻辑功能及测试
实验一逻辑门电路的逻辑功能及测试 一．实验目的 1．掌握了解TTL系列、CMOS系列外形及逻辑功能。 2．熟悉各种门电路参数的测试方法。 3. 熟悉集成电路的引脚排列，如何在实验箱上接线，接线时应注意什么。 二、实验仪器及材料 a)数电实验箱、万用表。 b)TTL器件： 74LS86 二输入端四异或门 1 片 74LS02 二输入端四或非门 1 片 74LS00 二输入端四与非门 1片 74ls125 三态门 1片 74ls04 反向器材 1片 三．预习要求和思考题： 1．预习要求： 1）复习门电路工作原理及相应逻辑表达式。 2）常用TTL门电路和CMOS门电路的功能、特点。 3）三态门的功能特点。 4）熟悉所用集成电路的引线位置及各引线用途。 2．思考题 1）TTL门电路和CMOS门电路有什么区别？ 2）用与非门实现其他逻辑功能的方法步骤是什么？ 四．实验原理 1．本实验所用到的集成电路的引脚功能图见附录。 2．门电路是最基本的逻辑元件，它能实现最基本的逻辑功能，即其输入与输出之间存在一定的逻辑关系。 TTL集成门电路的工作电压为“5V±10%”。本实验中使用的TTL集成门电路是双列直插型的集成电路，其管脚识别方法：将TTL集成门电路正面（印有集成门电路型号标记）正对自己，有缺口或有圆点的一端置向左方，左下方第一管脚即为管脚“1”，按逆时针方向数，依次为1、2、3、4············。如图1—1所示。具体的各个管脚的功能可通过查找相关手册得知，本书实验所使用的器件均已提供其功能。 图1—1 3．图1—2分别为基本门电路各逻辑功能的测试方法。
4.图1－3是为了理解TTL逻辑门电路多余端的处理方法。 5.图1－4为三态门逻辑功能测试。 五.实验内容及步骤 选择实验用的集成电路，按自己设计的实验接线图接好连线，特别注意Vcc及GND不能连接错。线连接好后经检查无误方可通电实验。 1.TTL门电路及CMOS门电路的功能测试。 将CMOS或门CC4071,TTL与非门74LS00、和或非门74LS02分别按图1-2连线：输入端Ａ、Ｂ接逻辑开关，输入端Ｙ接发光二极管，改变输入状态的高低电平，观察二极管的亮灭，并将输出状态填入表1-1中： 表1-1 2.TTL门电路多余输入端的处理方法： 将74LS00和74LS02按图示1-3连线后，A输入端分别接地、高电平、悬空、与B端并接，观察当B端输入信号分别为高、低电平时，相应输出端的状态，并填表1-2.
逻辑门电路实验报告(精)
HUBEI NORMAL UNIVERSITY 电工电子实验报告 电路设计与仿真—Multisim 课程名称 逻辑门电路 实验名称 2009112030406 陈子明 学号姓名 电子信息工程 专业名称 物理与电子科学学院 所在院系 分数
实验逻辑门电路 一、实验目的 1、学习分析基本的逻辑门电路的工作原理； 2、学习各种常用时序电路的功能； 3、了解一些常用的集成芯片； 4、学会用仿真来验证各种数字电路的功能和设计自己的电路。 二、实验环境 Multisim 8 三、实验内容 1、与门电路 按图连接好电路，将开关分别掷向高低电平，组合出（0,0）（1，0）（0,1）（1，1）状态，通过电压表的示数，看到与门的输出状况，验证表中与门的功能： 结果：（0,0）
（0,1） （1,0） （1，1） 2、半加器 （1）输入/输出的真值表
输入输出 A B S(本位和（进位 数）0000 0110 1010 1101 半加器测试电路： 逻辑表达式：S= B+A=A B；=AB。 3、全加器 （1）输入输出的真值表 输入输出
A B (低位进 位S（本位 和） （进位 数） 0 0 0 0 0 00110 01010 01101 10010 10101 11001 11111（2）逻辑表达式：S=i-1；C i=AB+C i-1（A B） （3）全加器测试电路：
4、比较器 （1）真值表 A B Y1(A>B Y2(A Y3(A=B 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 （2）逻辑表达式： Y1=A;Y2=B;Y3=A B。 （3）搭接电路图，如图： 1位二进制数比较器测试电路与结果：
组合逻辑电路实验报告
实验名称：组合逻辑电路 一、实验目的 1、掌握组合逻辑电路的分析、设计方法与测试方法； 2、了解组合逻辑电路的冒险现象及消除方法。 二、实验器材 需要与非门CC4011×3，异或门CC4030×1，或门CC4071×1。 CC4011引脚图CC4030引脚图 CC4071引脚图 三、实验内容及实验电路 1、分析、测试用与非门CC4011组成的半加器的逻辑功能。列出真值表并画出卡诺图判断是否可以简化。 图1由与非门组成的半加器电路
A B S C 2、分析、测试用异或门CC4030与与非门CC4011组成的半加器逻辑电路。 图2由异或门和与非门组成的半加器电路 A B S C 3、分析、测试全加器的逻辑电路。写出实验电路的逻辑表达式，根据实验结果列出真值表与全加器的逻辑功能对比，并画出i S和i C的卡诺图。 图3由与非门组成的全加器电路 A B1 i C i S i C
4、设计、测试用异或门、与非门和或门组成的全加器逻辑电路。 全加和：()1 -⊕⊕=i i i i C B A S 进位：()i i i i i i B A C B A C ?+?⊕=-1将全加器的逻辑表达式，变换成由两个异或门，四个与非门，一个或门组成；画出全加器电路图，按所画的原理图选择器件并在实验板上连线；进行功能测试并自拟表格填写测试结果。电路图：A B 1-i C i S i C 5、观察冒险现象。按图4接线，当1==C B 时，A 输入矩形波（MHz f 1=以上），用示波器观察输出波形，并用添加冗余项的方法消除冒险现象。 图4观察冒险现象实验电路
四、实验预习要求 1、复习组合逻辑电路的分析方法。 2、复习组合逻辑电路的设计方法。 3、复习用与非门和异或门等构成半加器和全加器的工作原理。 4、复习组合电路冒险现象的种类、产生原因和如何防止。 5、根据试验任务要求，设计好实验时必要的实验线路。 五、实验报告 1、整理实验数据、图表，并对实验结果进行分析讨论。 2、总结组合逻辑电路的分析与测试方法。 3、对冒险现象进行讨论。