毕业设计(论文)-基于FPGA的函数信号发生器的设计与实现
基于FPGA函数信号发生器的设计与实现(arm_verilog_dds)
硕士学位论文
基于FPGA函数信号发生器的设计与实现
姓名:黄振华
申请学位级别:硕士
专业:控制理论与控制工程
指导教师:李正明
20090606
基于FPGA函数信号发生器的设计与实现
作者:黄振华
学位授予单位:江苏大学
1.学位论文于鸿洲基于DDS技术的函数波形发生器设计2006
直接数字频率合成(DDS)是七十年代初提出的一种新的频率合成技术,其数字结构满足了现代电子系统的许多要求,因而得到了迅速地发展。现场可编程门阵列器件(FPGA)的出现,改变了现代电子数字系统的设计方法,提出了一种全新的设计模式。本设计结合这两项技术,并利用单片机灵活的控制技术,开发了一种新的函数波形发生器。
Ⅱ并结合verilog-HDL语言,采用硬件编程的方法很好地解决了这一问题。
本文首先介绍了函数波形发生器的研究背景和DDS的理论。然后详尽地叙述了用EPlC6Q240C8完成.DDS模块的设计过程,这是本设计的基础。接着分析了整个设计中应处理的问题,根据设计原理就功能上进行了划分,将整个仪器功能划分为控制模块、外围硬件、FPGA器件三个部分来实现。然后就这三个部分分别详细地进行了阐述。最后,通过系列实验,详细地说明了本设计的功能、性能、实现和实验结果。并结合在设计中的一些心得体会,提出了本设计中的一些不足和改进意见。
通过实验说明,本设计达到了预定的要求,并证明了采用软硬件结合,利用DDS技术实现函数波形发生器的方法是可行的。
本文链接:/Thesis_Y1451603.aspx
授权使用:杭州电子科技大学(hzdzkj),授权号:06ae87e3-4c94-46f3-8c7d-9edb012e4d6a
在实现过程中,本设计选用了Altera公司的EPlC6Q240C8芯片作为产生波形数据的主芯片,充分利用了该芯片的超大集成性和快速性。在控制芯片上选用了ATMAL的AT89C51单片机作为控制芯片。本设计中,FPGA芯片的设计和与控制芯片的接口设计是一个难点,本文利用Altera的设计工具Quartus
基于FPGA的信号发生器的设计与实现
基于FPGA的信号发生器的设计与实现作者：臧谱阳王正斌来源：《电脑知识与技术》2020年第27期摘要：该文详细介绍了一种通过DDS数字合成器技术，来实现一种频率，幅度，相位可调制的高精度信号发生器。
在FPGA中设计了串口模块和相应的解析模块向DDS发送指令，使其通过读取ROM内的波形数据存储器的数据进而实现对频率和相位的控制。
同时可以根据需要自行更换ROM内存储的波形数据，能够产生正弦波，方波，锯齿波和任意波形信号。
关键词：FPGA;DDS;信号发生器;串口;ROM中图分类号：TP311 文献标识码：A文章编号：1009-3044（2020）27-0220-02开放科学（资源服务）标识码（OSID）：1 概述本系统以FPGA为核心控制器，相比于STM32系列单片机的顺序指令队列，FPGA强大的并行能力在处理模拟信号和拓展接口上效率会更高，读写速度也更快。
相比于传统C语言通过FLASH读取数组信息来获取波形数据，本系统通过读取片内ROM并结合DDS进行波形数据采集，设计方法更加简单灵活，波形的显示也会更流畅。
可以输出直流、交流等信号。
2 DDS技术原理与分析DDS（Direct Digital Synthesizer）是一种新型的频率合成技术，其主要组成部分有相位累加器，相位调制器，波形数据表和D/A转换器。
其广泛运用于通信领域，特点是波形选择范围大，可供选择带宽的范围大，可控制时间长，精度高等[1-2]。
对于信号的相位、频率、幅值均可以通过自制的波形编码生成，自由度大。
其基本结构见图1所示。
在每个时钟的上升沿时，加法器会将默认的频率控制字与同步寄存器中的相位值累加，得到的数值是由加法器和寄存器的位数决定的。
累加的值接着在第二个时钟上升沿时反馈至累加寄存器的输入端，重复与设定的频率控制字相加[3-5]。
这样，在每一个时钟周期，对设定的频率控制字不断进行线性累加，这时的累加值输出的数据就是最终处理信号的相位值，也是波形存储器的采样地址。
基于FPGA的函数信号发生器设计毕业设计(论文) 精品
基于FPGA的函数信号发生器设计摘要函数信号发生器是各种测试和实验过程中不可缺少的工具，在通信、测量、雷达、控制、教学等领域应用十分广泛。
随着我国经济和科技的发展，对相应的测试仪器和测试手段也提出了更高的要求，信号发生器己成为测试仪器中至关重要的一类。
本文在探讨函数信号发生器几种实现方式的基础上，采用直接数字频率合成（DDS）技术实现函数信号发生器。
在对直接数字频率合成（DDS）技术充分了解后，本文选择以Altera公司生产的FPGA芯片为核心，以硬件描述语言Verilog HDL为开发语言，设计实现了可以产生任意波形（以正弦波为例）和固定波形的（以方波和锯齿波为例）的函数信号发生器。
文中详细阐述了直接数字频率合成（DDS）、波形产生以及调幅模块的设计，并给出了相应的仿真结果。
本文最后给出了整个系统的仿真结果，即正弦波、方波、锯齿波的波形输出。
实验表明，用现场可编程门阵列（FPGA）设计实现的采用直接数字频率合成（DDS）技术的函数信号发生器，克服了传统方法的局限，实现了信号发生器多波形输出以及方便调频、调幅的功能。
关键词函数信号发生器；直接数字频率合成；现场可编程门阵列；Verilog HDLAbstractFunction Generator is an indispensable tool in a process of various tests and experiments. It is widely used in communication, measurement, radar, control, teaching and other fields. With the development of China's economic and technological, the corresponding test equipment and test methods are also put forward higher requirements, and the signal generator has become a vital test instrument.The article examines the several implementations of the function generator. And it has achieved the function generator which is completed by direct digital frequency synthesis (DDS) technology . Through understanding the direct digital frequency synthesis (DDS) technology, this paper chose to the Altera Corporations’ FPGA chips as the core of design. The function generator which can produce sine, square wave, sawtooth wave was designed. It also used hardware description language Verilog HDL as development language. The paper described the design of the main module, such as direct digital synthesizer (DDS), waveform generation and modulation module. And the corresponding simulation results were also presented.At last, the simulation results of the whole system were presented, that is, sine, square, sawtooth waveform has been carried out. Experiments show that the function generator based on FPGA and direct digital frequency synthesis (DDS)technology has overcame the limitations of traditional methods and achieved a signal generator which can generate multiple waveforms and has facilitate FM, AM function.Keywords Function Genenrator Direct Digital Freguency Synthesizer FPGA Verilog HDL目录1绪论 (1)1.1背景及意义 (1)1.2波形发生器研究现状 (1)1.2.1波形发生器的发展状况 (1)1.2.2国外波形发生器产品介绍 (2)1.3本设计的主要工作 (2)2系统基本原理 (4)2.1函数信号发生器的几种实现方式 (4)2.1.1程序控制输出方式 (4)2.1.2 DMA输出方式 (4)2.1.3可变时钟计数器寻址方式 (4)2.1.4直接数字频率合成方式 (4)2.2频率合成器简介 (5)2.2.1频率合成技术概述 (5)2.2.2频率合成器主要指标 (6)2.3 DDS原理 (6)2.3.1相位累加器 (7)2.3.2波形ROM (8)2.3.3 DDS频率合成器优缺点 (8)2.4现场可编程门阵列(FPGA) (9)2.4.1 FPGA简介 (9)2.4.2 FPGA特点 (9)2.4.3 FPGA工作状态 (10)2.4.4 FPGA的编程技术 (10)2.4.5 FPGA器件配置方式 (10)2.4.6使用FPGA器件进行开发的优点 (11)2.5 Verilog HDL语言简介 (11)3系统软件设计 (13)3.1编程软件的介绍 (13)3.1.1 Quartus II简介 (13)3.1.2 Quartus II设计流程 (13)3.2 Quartus II系统工程设计 (14)3.2.1创建工程 (14)3.2.2新建Verilog源文件 (15)3.2.3工程编译 (15)3.2.4生成模块电路 (15)3.2.5新建Block Diagram/Schematic File并添加模块电路 (16)3.2.6设计Vector Waveform File (16)3.3函数信号发生器的系统设计 (17)3.3.1系统总体设计 (18)3.3.2 FPGA系统设计流程 (18)3.3.3 FPGA系统模块设计 (19)4系统模块设计及仿真 (21)4.1频率寄存器模块设计 (21)4.2 DDS模块设计 (22)4.2.1 32位加法器 (22)4.2.2相位寄存器 (23)4.3波形产生模块设计 (24)4.3.1正弦波形ROM (24)4.3.2方波模块 (26)4.3.3锯齿波模块 (27)4.4调幅模块设计 (28)5系统调试 (30)5.1调试 (30)5.2仿真结果 (30)结论 (32)致谢 (33)参考文献 (34)附录 (35)附录1系统整体设计图 (35)附录2各模块源程序 (35)1绪论1.1背景及意义函数信号发生器是各种测试和实验过程中不可缺少的工具，在通信、测量、雷达、控制、教学等领域应用十分广泛。
基于fpga的信号发生器的设计与实现
科学技术创新2020.01基于FPGA 的信号发生器的设计与实现李岩方彬靳自璇赵勇彪张红岭（河北建筑工程学院电气工程学院,河北张家口075000）1概述现阶段，函数信号发生器已成为现代测试领域应用最为广泛的通用仪器之一。
随着数字技术在仪器仪表和通信系统中的广泛使用，可从参考频率源产生多个频率的数字控制方法诞生了，即直接数字频率合成(DDS)。
FPGA （现场可编程门阵列）具有高集成度、高速度、可实现大容量存储器功能的特性，能有效地实现DDS 技术，极大地提高了函数信号发生器的性能，大大降低了电子系统的生产成本。
传统的信号发生器设计方案是采用模拟电路、单片机或DDS 专用芯片来实现，虽然有着广泛的应用，但仍然存在着许多缺陷，例如，设计方案成本高、输出波形的种类少、输出信号的频率控制不灵活、系统升级困难等。
而且传统的信号发生器还有两个突出问题，一个是通过电位器的调节来实现输出频率的调节，很难将频率调到某一固定值；另一个是脉冲的占空比不可调节。
随着现代科学技术的飞速发展，用户对函数信号发生器提出了越来越高的要求，例如高分辨率、高输出频率等要求，传统的信号发生器已经无法满足这些要求。
不论是在生产、实验还是在科研与教学上，信号发生器都是用于仿真实验的最佳工具。
因此开发新型信号发生器具有重大意义。
本文提出了一种新型的以FPGA 为核心的DDS 信号发生器设计，充分利用uc/GUI 控制方式灵活、FPGA 芯片运算处理速度快的优点，能够通过图形用户界面很好地实现频率、相位、幅度可调、波形变换并且输出信号质量和精确度高于直接模拟频率合成技术和锁相环式频率频率合成技术。
弥补了传统信号发生器设计方案成本高、输出波形的种类少、输出信号的频率控制不灵活、系统升级困难等缺陷。
2信号发生器设计原理2.1直接数字频率合成技术的基本原理DDS 是一种用于通过单个固定频率的参考时钟信号生成任意波形的频率合成器，必须考虑所有与采样相关的问题，包括量化噪声、混叠、滤波等。
基于FPGA的函数信号发生器的实现
的飞速发展 ， 对信 号发 生器的稳定性提 出了更 高的要 求 ， 因此 ， 开发 一款 高稳 定性 的信 号发 生器具有重 大意义。以 Ｑｕ ａ ｒ —
ｔ ｕ ｓ ｌ Ｉ 软件为开发平 台， 采用Ｖ ＨＤＬ输 入 方 式 实现 设 计 。利 用 模 块 化 的 设 计 思 想 实 现 方 案设 计 ， 产 生 六 种 不 同的 输 出信 号 ，
收 稿 日期 ： ２ ０ １ ６ — １ １ － １ ５
作者简介 ： 黄毓 芯（ １ ９ ８ ４ 一 ） ， 女， 福建石狮人 ， 硕士 ， 讲师， 研究方 向： 电子与通信工程 。
１ ５ ５
Ｅｑ ｕ ｉ ｐ ｍｅ ｎ ｔ Ｍａ ｎ ｕ ｆ ａ ｃ ｔ ｕ ｒ ｉ ｎ ｇ Ｔｅ ｃ ｈ ｎ ｏ ｌ ｏ ｇ ｙ Ｎｏ ． ０ ２ ， ２ ０ １ ７
本 多功能 函数信号 发生器可 以产生多种不同的
波形 。其 中有 锯齿波 、 三角波 、 阶梯波 、 方波和正 弦 波闭 。而锯齿波又分为递增和递减两种类 型。系统包
括六个波形产生模块及一个选择控制模块 。本设计 运用 Ｖ Ｈ Ｄ Ｌ语 言 编 写程 序 ， 实现 了各 种 波形 的产 生 ， 并 且 最 后 通 过 ６选 １ 多 路 开关 的设 计 ，实 现 了对 需
函数信号发生器作为简易的信号源 ，在测量仪 器、 部 队设备技术保障 、 仪表和计算机等技术领域应 用十分广泛 ， 并且在这些技术领域 ， 经常需要用到各 种各样波形 的函数信号发生器 ，信号发生器 已成 为 测试仪器 中至关重要 的一类。开发一款高稳定性 的 信号发生器具有重大意义 ，可产生六种不同的输 出 信号 ， 并通过六选一多路选择开关 ， 对所需波形进行 切换 与选 择 。
开发 效率 。
基于FPGA的信号发生器
毕业论文（设计）任务书院（系）：光电学院姓名学号毕业届别2012 专业电子信息工程毕业论文（设计）题目基于FPGA的函数信号发生器设计指导教师学历职称所学专业具体要求：主要内容:介绍了一种由FPGA设计完成的函数信号发生器；较详细的阐述了本设计的设计原理以及硬件设计特点；并创新地实现了上位机软件控制输出信号各项参数的功能。
基本要求:着重培养学生解决实际问题的能力，初步理论研究的能力，查阅文献资料、调查收集信息的能力，独立思考，认真钻研，提出方案并论证方案的能力，设计、计算、绘图能力，开展社会调查，进行综合概括的能力和实验仪器设备的安装、调整和测试的能力，包括实验数据分析和处理的能力，外文阅读、计算机使用能力，撰写实验报告、设计说明书、技术总结和论文的能力，语言表达、思辨能力。
进度安排：4-5周：查找、浏览阅读、翻译文献。
5-6周：素材加工，系统分析。
6-7周：撰写论文大纲。
7-9周：撰写论文。
10周：论文修改完善。
11-12周：定稿，打印论文，准备答辩。
指导教师（签字）：年月日院（系）意见：教学院长（主任）（签字）：年月日备注：[摘要]本系统设计使用Altera FPGA提供的EP2C35为主控制器，完成了基于FPGA的函数信号发生器的设计。
本文首先叙述了系统各模块的设计过程，包括利用DSPBulider 设计DDS信号产生模块的方法，通过Altera的设计工具Quartus II对函数信号发生器进行电路设计的过程；最后进行了硬件设计和调试，包括D/A转换模块、电平转换控制模块、串口通信模块。
通过测试，本设计系统性能良好，各项指标均能较好地完成设计要求，并创新地实现了使用PC机上位机软件控制输出信号各项参数的功能。
[关键词]可编程门阵列；函数信号发生器；DDS；DSPBulider[Abstract]The system design uses Altera FPGAs provide the EP2C35 the main controller, FPGA-based Signal Generator design.This paper first describes the various modules of the system design process, including the DDS signal generator module of the DSPBulider design methods, design tools through Altera's Quartus II function signal generator circuit design process; hardware design and debugging, including the D/A converter module, level shifting, the control module, the serial communication module. Pass the test, the system performance of the design of the indicators can complete the design requirements, and innovation to use a PC host computer software controls the output waveform of various parameters of the function. [Key words] FPGA, Function Generator, DDS; DSPBulider；目录1 绪论 (4)1.1设计背景 (4)1.2国内外信号发生器发展现状 (4)1.2.1信号发生器的发展现状 (4)1.2.2研究信号发生器的目的及意义 (4)1.3本文研究主要内容 (4)2 DDS信号发生器理论介绍 (4)2.1频率合成技术 (6)2.1.1频率合成技术的分类 (6)2.1.2频率合成技术的技术指标 (7)2.1.3直接数字频率合成技术的现状及使用 (8)2.2 DDS的原理及性能特点 (9)2.2.1 DDS的基本原理 (9)2.2.2 DDS的优点 (11)2.2.3 DDS的缺点 (12)3 DDS信号发生器的FPGA实现 (4)3.1 FPGA及其开发环境简介 (20)3.1.1 现场可编程门阵列（FPGA）简介 (22)3.1.2 Quartus II 8.0集成开发环境...............................................................3.1.3 Verilog-HDL语言简介 (25)3.1.4 FPGA开发流程 (25)3.2 DSPBulider简介及开发流程……………………………………………………………3.2.1 DSPBulider简介………………………………………………………………………3.2.2 DSPBulider开发流程…………………………………………………………………3.3 DSPBulider设计DDS信号发生模块……………………………………………………3.4 QuartusII中设计DDS信号控制模块……………………………………………………3.4.1 DDS控制模块……………………………………………………………………………3.4.2 串口通信模块…………………………………………………………………………4系统硬件设计 (4)5系统调试 (4)总结 (19)致谢 (19)参考文献 (20)附录 (20)1 绪论1.1 设计背景直接数字频率合成(Direct Digital Synthesizer)技术是一种新的全数字的频率合成原理，它从相位的角度出发直接合成所需信号。
基于FPGA的DDS信号发生器的设计与实现
基于FPGA的DDS信号发⽣器的设计与实现⼀、实现环境 软件：Quartus II 13.0 硬件：MP801⼆、DDS基本原理 DDS（Direct Digital Synthesizer）即数字合成器，是⼀种新型的频率合成技术，具有相对带宽⼤，频率转换时间短，分辨率⾼和相位连续性好等优点。
较容易实现频率、相位及幅度的数控调制，⼴泛应⽤于通信领域。
DDS的实现⽰意图如下图所⽰： 1、将需要合成的信号的数据存储在rom中，合成待输出信号的⽅法请参考： 2、dds_control实现的功能是将存储在rom中的待合成的信号的数据按照⼀定的规则取出来： dds_control主要由相位累加和频率累加来实现，简单的说，通过控制相位累加和频率累加来实现从rom中取出不同时刻的数据。
（1）相位累加器位数为N位（24~32），相位累加器把正弦信号在相位上的精度定义为N位，其分辨率位1/2N ，决定⼀个波形的起始时刻在哪个点； （2）频率累加器⽤来控制每隔⼏个点从rom中取⼀个数据，决定⼀个波形的频率； （3）若DDS的时钟频率为F clk ,频率控制字fword = 1，则输出频率为 F out = F clk/2N,这个频率相当于“基频”，若fword = B，则输出频率 F out = B * F clk/2N。
因此理论上由以上三个参数就可以得出任意的 f o 输出频率，且可以得出频率分辨率由时钟频率和累加器的位数决定的结论。
当参考时钟频率越⾼，累加器位数越⾼，输出频率分辨率就越⾼。
3、从FPGA中出来的信号都是数字信号（dds_control输出的信号都为数字信号），需要通过dac芯⽚来将数字信号转换为模拟信号，这样将dac芯⽚输出的信号接⼊到⽰波器中，才能看到波形； 4、举例说明频率控制和相位控制： 如上图所⽰，这个是⼀个由33个点构成的正弦波信号，（rom_addr，rom_data），纵坐标为存储在rom中的正弦波信号，横坐标为dds_control ⽣成的地址信号。
浅议基于FPGA的函数信号发生器的系统设计
浅议基于FPGA的函数信号发生器的系统设计
唐斌
【期刊名称】《信息技术与信息化》
【年(卷),期】2015(000)009
【摘要】本系统设计的是基于FPGA的函数信号发生器，产生频率可调的正弦波、方波、三角波和锯齿波。
本系统以DAC904，OPA2830为主控制芯片，以现场可编程门阵列（FPGA）作为硬件基础。
设计函数信号发生器，直接数字频率合成（DDS）就是预先设定一定数量的波形信号数据，已二进制数据的方式存放在ROM中，通过手动设定所要求的输出信号波形种类以及频率大小（峰值电压通过精密电位器调节），预先存储的二进制数据经过读取输出，再经过DAC904数/模转换和运放OPA2830放大，最后通过RC/LC滤波器滤波后得到所需信号的波形，查表合成波形的方法可以满足产生任意波形的要求。
本文的目的是研究函数信号发生器的设计方法，在精度要求不是特别高的情况下，寻找一种较为便利的方法获取想要的信号波形。
【总页数】2页(P210-210,211)
【作者】唐斌
【作者单位】桂林市信息化工业化融合办公室广西桂林 541000
【正文语种】中文
【相关文献】
1.基于FPGA的函数信号发生器设计 [J], 黄鹏勇
2.基于FPGA的DDFS函数信号发生器设计 [J], 黄丽
3.基于FPGA的函数信号发生器的实现 [J], 黄毓芯
4.基于FPGA的三通道函数信号发生器 [J], 胡善伟
5.基于FPGA的函数信号发生器设计 [J], 王译平
因版权原因，仅展示原文概要，查看原文内容请购买。