数字钟的设计与仿真
数字钟设计(带仿真和连接图)
数字电子技术课程设计报告题目：数字钟的设计与制作专业：电气本一班学号：姓名：指导教师：时间：一、设计内容数字钟设计技术指标：（1）时间以24小时为周期；（2能够显示时,分,秒;（3）有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间;(4)计时过程具有报时功能,当时间到达整点前5秒进行蜂鸣报时;(5)为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号.二、设计时间：第十五、十六周三、设计要求：（1）画出设计的电路原理图；(2) 选择好元器件及给出参数，在原理图中反应出来；（3）并用仿真软件进行模拟电路工作情况；（4）编写课程报告。
摘要数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。
振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。
秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。
一般由振荡器、分频器、计数器、译码器、数码显示器等几部分组成。
振荡电路：主要用来产生时间标准信号，因为时钟的精度主要取决于时间标准信号的频率及稳定度，所以采用石英晶体振荡器。
分频器：因为振荡器产生的标准信号频率很高，要是要得到“秒”信号，需一定级数的分频器进行分频。
计数器：有了“秒”信号，则可以根据60秒为1分，24小时为1天的进制，分别设定“时”、“分”、“秒”的计数器，分别为60进制，60进制,24进制计数器，并输出一分，一小时，一天的进位信号。
译码显示：将“时”“分”“秒”显示出来。
将计数器输入状态，输入到译码器，产生驱动数码显示器信号，呈现出对应的进位数字字型。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。
另外，计时过程要具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。
数字钟的设计与仿真-完整演示、功能强大
闹钟
计时
开关群
五、原理图的设计
2、计时原理
五、原理图的设计 2.1 秒信号的产生 由555 定时器 得到1Hz 的脉冲，功能主要是产生标准秒脉冲信 号和提供功能扩展电路所需要 的信号。 555计时器构成的多谐振荡器的工作原理：
它由分压器、比较器、基本R—S 触发器和放电三极管等部分组成。
五、原理图的设计
2.3 译码电路设计之星期的显示 关于星期的显示，本小组采用指示灯亮灭来指示星期。
五、原理图的设计
2.3 译码电路设计 星期显示的译码电路直接由基本门电路组成：
五、原理图的设计 2.4 整点报时功能原理
蜂 鸣 器
判断是 否 是否 为55秒 前50秒 后
五、原理图的设计
555计时器的内部结构图
A
∞
A
∞
五、原理图的设计
多谢振荡器的模拟电路图
五、原理图的设计
2.2 计数器模块原理 在数字钟的控制电路中，分和秒的控制都是一样的，都是由 一个十进制计数 器和一个六进制计数器串联而成的，在电路的设 计中我采用的是统一的器件 74LS161N 的反馈置数法来实现十进制 功能和六进制功能，根据74LS161 的结构 把输出端的0101 （十进 制为5）用一个与非门74LS00 引到Load 端便可置0，这 样就实现了 六进制计数。同样，在输出端的1001 （十进制为9）用一个与非门 74LS00 引到Load 端便可置0，这样就实现了十进制计数。在分和秒 的进位时， 用秒计数器的Load 端接分计数器的CLK控制时钟脉冲， 脉冲在上升沿来时计数 器开始计数。时计数器可由两个十进制计 数器串接并通过反馈接成二十四制计数器。
三、设计结果
我小组设计的数字钟已达到设计要求。可完成基本的计时功 能。 并设计有拓展项目：闹钟功能，计时部分添加星期的显示。
数字时钟的Multisim设计与仿真
数字电子技术课程设计学院：信息工程学院班级：电气二班姓名：刘君宇张迪王应博数字时钟的Multisim设计和仿真一、设计和仿真要求学习综合数字电子电路的设计、实现?基础调研?应用设计、逻辑设计、电路设计?用Multisim软件验证电路设计?分析电路功能是否符合预期，进行必要的调试修改?撰写Project报告，提交Multisim?24???????显示精通过对软件Multisim的学习和使用，进一步加深了对数字电路的认识。
在仿真过程中遇到许多困难，但通过自己的努力和同学的帮助都一一克服了。
首先，连接电路图过程中，数码管不能显示，后经图形放大后才发现是电路断路了。
其次，布局的时候因元件比较多，整体布局比较困难，因子电路不如原电路直观，最后在不断努力下，终于不用子电路布好整个电路。
调试时有的器件在理论上可行，但在实际运行中就无法看到效果，所以得换不少器件，有时无法找出错误便更换器件重新接线以使电路正常运行。
在整个设计中，计数器的接线比较困难，反复修改了多次，在认真学习其用法后采用归零法和置数法设计出60进制和24进制的计数器。
同时，在最后仿真时，预置的频率一开始用的是1hz，结果仿真结果反应很慢，后把频率加大，这才在短时间内就能看到全部结果。
总之，通过这次对数字时钟的设计与仿真，为以后的电路设计打下良好的基础，一些经验和教训，将成为宝贵的学习财富。
数字电子技术基础感想（分工：完成24小时计时功能）本学期我们学习了数字电子技术基础这门课程，通过一学期的学习，我学习到了cmos门电路，ttl门电路，编码器，译码器，触发器和时序电路等数电专业的知识。
上学期接触过模拟电路的知识，在学习数电后，感受到了两门课很多相同又不同的地方。
老师在学期末给我们布置了一个作业，设计数字电路实现时钟功能的作业。
这次作业结合了大部分本学期所学习的知识，综合性极强。
我们在设计中应用了自动校时，并实现了闹钟的功能。
在扩展功能里，我们的时钟可以显示星期，可以整点报时，闹钟功能实现了彩铃响铃。
数字钟设计 proteus仿真
数字钟设计Digital clock design1.实验目的1.掌握数字钟的设计方法。
2.熟悉集成电路的使用方法。
2.实验内容及要求时钟显示功能，能够以十进制显示“时”、“分”、“秒”。
其中时为24进制，分秒为60进。
3.设计思路、芯片选择及单元电路功能简介1.设计思路：数字钟的设计可以分为4个单元电路来设计，分别为1Hz脉冲产生电路、数码管显示电路、60进制计数器电路、24进制计数器电路这四个单元电路。
2.芯片的选择：BCD——七段译码器74LS47十进制可逆计数器74192555定时器集成与门芯片74LS113.单元电路功能简介：①1Hz脉冲产生电路：图1 1Hz脉冲产生电路该单元电路是用由555定时器构成的多谐振荡器来产生的1HZ方波的电路，其中考虑到电路的“延时”效应，该电路产生的方波的频率并不是标准的1HZ方波，而是频率稍大于1Hz的方波。
它是为整个电路提供时钟源的，它的输出脉冲提供给秒单元电路的低位计数芯片。
②数码管显示电路：图2数码管显示电路该单元电路是用来显示一位数字的电路，它由一块数码管和一块数码管驱动芯片组成，它的输入信号由计数器提供。
③60进制计数器电路：图3 60进制计数器电路该单元电路由两片74LS192可逆计数器芯片、一个三输入与非门和一个非门构成的60进制计数器电路，它是为秒显示和分显示电路提供驱动信号的单元电路。
④24进制计数器电路：图4 24进制计数器电路该单元电路是由两片74LS192可逆计数器芯片和一个与门构成的24进制计数器电路，它的低位脉冲信号由分钟计数器单元电路的进位信号提供，它为小时显示电路提供驱动信号。
4.总电路图图5 总电路图5.仿真效果1.在接通电源之前，应保持开关SW1断开且SW2闭合，如下图所示：图6 SW1和SW2状态（1）2.接通电源后应先断开开关SW2，保持开关SW1断开状态不变，如下图所示：图7 SW1和SW2状态（2）3.在做完第二步之后，应保持开关SW2断开状态不变，闭合开关SW1，如下图所示：图8 SW1和SW2状态（3）在执行完以上三步之后，就是仿真的正确结果了，如下图所示：图9 总的运行效果6.实验结论在本次实验中，对于74LS192可逆计数器芯片来说，它本是十进制计数器，若用它构成六进制计数器，据理论知识，仅需要将它的输出端Q1和Q2端通过一个与门后反馈到清零端CR即可。
数字钟的设计与仿真
目录摘要 (3)前言 (4)第一章理论分析1.1 设计方案 (5)1.2 设计目的 (5)1.3 设计指标 (6)1.4 工作原理及其组成框图 (6)第二章系统设计2.1 多谐振荡器 (8)2.2 计数器 (10)2.3 六十进制电路 (12)2.4 译码与LED显示器 (13)2.5 校时电路 (14)2.6 电子时钟原理图 (15)2.7 仿真与检测 (16)2.8 部分元器件芯片结构图 (18)2.9 误差分析 (19)第三章小结心得体会 (20)致谢 (21)参考文献 (22)摘要时钟，自从它发明的那天起，就成为人类的朋友，但随着时间的推移，科学技术的不断发展，人们对时间计量的精度要求越来越高，应用越来越广。
怎样让时钟更好的为人民服务，怎样让我们的老朋友焕发青春呢？这就要求人们不断设计出新型时钟。
在这次的毕业设计中,针对一系列问题,设计了如下电子钟。
本系统由555多谐振荡器，分频器，计数器，译码器，LED显示器和校时电路组成，采用了CMOS系列（双列直插式）中小规模集成芯片。
总体方案手机由主题电路和扩展电路两大分组成。
其中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能，进行了各单元设计，总体调试。
关键词：555多谐振荡器;分频器；计数器；译码器；LED显示器前言20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。
数字钟已成为人们日常生活中：必不可少的必需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。
由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点，因此在许多电子设备中被广泛使用。
电子钟是人们日常生活中常用的计时工具，而数字式电子钟又有其体积小、重量轻、走时准确、结构简单、耗电量少等优点而在生活中被广泛应用，因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。
数字钟系统电路的设计方案与仿真分析
数字钟系统电路的设计方案与仿真分析
在电子技术实验教学中，构建学生的电路设计理念，提高学生的电路设计能力，是教学的根本目的和核心内容。
数字钟电路的设计和仿真，涉及模拟电子技术、数字电子技术等多方面知识，能够体现实验者的理论功底和设计水平，是电子设计和仿真教学的典型案例。
文中采用了555 定时器电路、计数电路、译码电路、显示电路和时钟校正电路，来实现该电路。
1 系统设计方案
数字钟由振荡器、分频器、计时电路、译码显示电路等组成。
振荡器是数字钟的核心，提供一定频率的方波信号;分频器的作用是进行频率变换，产生频率为1 Hz 的秒信号，作为是整个系统的时基信号; 计时电路是将时基信号进行计数;译码显示电路的作用是显示时、分、秒时间;校正电路用来对时、分进行校对调整。
其总体结构图，如图1 所示。
2 子系统的实现
2.1 振荡器
本系统的振荡器采用由555 定时器与RC 组成的多谐振荡器来实现，如图2 所示即为产生1 kHz 时钟信号的电路图。
此多谐振荡器虽然产生的脉冲误差较大，但设计方案快捷、易于实现、受电源电压和温度变化的影响很小。
2.2 分频器
由于振荡器产生的频率高，要得到标准的秒信号，就需要对所得到的信号进行分频。
在此电路中，分频器的功能主要有两个：1）产生标准脉冲信号;2）提供电路工作需要的信号，比如扩展电路需要的信号。
通常实现分频器的电路是计数器电路，选择74LS160 十进制计数器来完成上述功能［5］。
如图3 所示，555 定时器产生1 kHz 的信号，经过3 次1/10 分频后得到1 Hz 的脉冲信号，为秒个位提供标准秒脉冲信号。
数字钟的设计与仿真
综合实践（论文）题目数字钟学院通信与电子工程学院专业班级学生姓名学生学号指导教师摘要：本次设计主要是利用数字电路实验箱上的74LS160、555定时器、74LS00与七段显示译码器设计简易数字钟,实现准确计时，以数字形式显示时、分、秒的时间和校时功能。
由于采用纯数字硬件设计制作，与传统机械表相比，它具有走时准、显示直观、无机械传动装置等特点。
它的小时周期为12，分和秒的周期为60。
关键字：数字时钟时计数器分计数器秒计数器校时器目录摘要： (I)第1章绪论 (1)1.1 设计要求 (1)1.2 设计任务 (1)第2章总体框图 (2)2.1 总体框图 (2)2.2 设计思路及模块功能 (2)第3章选择器件 (3)3.1 74LS160（本实验需要6片） (4)3.2 74LS04（本实验需要1片） (6)3.3 74LS00（本实验需要2片） (7)3.4 74LS20（本实验需要1个） (8)3.5 LED（本实验需要6个） (9)3.6 三极管8099（本实验需要1个） (11)3.7 小灯泡（本实验需要1个） (11)第4章功能模块 (13)4.1 秒脉冲发生器 (13)4.2 计数译码显示 (13)4.3 整点报时电路 (17)第 5章总体设计电路图 (19)结论 (21)参考文献 (22)附录 (23)第1章绪论1.1 设计要求能进行正常的时，分，秒计时功能，分别由6个数码管显示24h,60min,60s.Sb键进行校时：按下Sh键时，时计数器一秒速度递增，并按24循环，记满23后再回00.Sm键进行校分：按下Sm键时，分计时器以秒速度递增，并按60计数循环，记满59后再回00，但不能向“时”进位。
Sc键进行秒清零：按下Sc键时，可对秒清零。
扬声器整点报时：当计时器达59'51、59'53、59'55及59'57时，鸣叫声频率为500Hz；到达59'59是为最后一声整点报时，频率为1k Hz。
《电子技术课程设计报告》：多功能数字钟电路设计与仿真
电子技术课程设计报告——多功能数字钟电路设计与仿真目录一、实验名称 (1)二、用途 (1)三、主要技术指标 (1)四、设计步骤 (1)1、数字钟的构成 (1)2、各模块设计 (2)（1）石英晶体振荡器 (2)（2）分频器 (3)（3）分秒计时器 (4)(4) 小时计时器 (4)（5）译码器与数码管 (5)（6）校时电路 (6)（7）整点报时电路 (6)（8）闹钟电路 (7)五、电路仿真及调试 (8)六、元器件明细表 (8)七、小结 (10)一、实验名称多功能数字钟电路设计与仿真二、用途数字钟是一种用数字电路技术实现时、分、秒计时的钟表。
与机械钟相比具有更高的准确性和直观性，具有更长的使用寿命，已得到广泛的使用。
数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定，通常使用石英晶体振荡器电路构成数字钟。
三、主要技术指标①时间以24小时为一个周期;②数值显示时、分、秒;③有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间;④具有整点报时功能,当时间到达整点前5秒进行蜂鸣报时;⑤具有闹钟功能，当时间到达预设的时间进行蜂鸣闹铃；⑥为了保证计时的稳定及准确须由石英晶体振荡器提供时间基准信号。
四、设计步骤1、数字钟的构成数字式计时器应由秒发生装置、计秒，计分，计时部分、时间显示部分、时间校正和闹钟报时等几部分组成。
所涉及的电子器件主要有振荡器、加法计数器、译码器、显示器、寄存器、比较器等。
其中，振荡器组成标准秒信号发生器；由不同进制的计数器、译码器和显示器组成计时，显示系统；寄存器和比较器构成定点报时系统。
其结构原理图如下：该系统的主要工作原理是：①振荡器产生高稳定的高频脉冲信号，作为数字钟的时间基准（系统时钟），再经分频器输出标准秒脉冲信号。
②秒计数器计满60后向分计数器进位，分计数器计满60后向小时计数器进位，小时计数器按照“24翻1”规律计数。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
目录摘要 (3)前言 (4)第一章理论分析1.1 设计方案 (5)1.2 设计目的 (5)1.3 设计指标 (6)1.4 工作原理及其组成框图 (6)第二章系统设计2.1 多谐振荡器 (8)2.2 计数器 (10)2.3 六十进制电路 (12)2.4 译码与LED显示器 (13)2.5 校时电路 (14)2.6 电子时钟原理图 (15)2.7 仿真与检测 (16)2.8 部分元器件芯片结构图 (18)2.9 误差分析 (19)第三章小结心得体会 (20)致谢 (21)参考文献 (22)摘要时钟，自从它发明的那天起，就成为人类的朋友，但随着时间的推移，科学技术的不断发展，人们对时间计量的精度要求越来越高，应用越来越广。
怎样让时钟更好的为人民服务，怎样让我们的老朋友焕发青春呢？这就要求人们不断设计出新型时钟。
在这次的毕业设计中,针对一系列问题,设计了如下电子钟。
本系统由555多谐振荡器，分频器，计数器，译码器，LED显示器和校时电路组成，采用了CMOS系列（双列直插式）中小规模集成芯片。
总体方案手机由主题电路和扩展电路两大分组成。
其中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能，进行了各单元设计，总体调试。
关键词：555多谐振荡器;分频器；计数器；译码器；LED显示器前言20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。
数字钟已成为人们日常生活中：必不可少的必需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。
由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点，因此在许多电子设备中被广泛使用。
电子钟是人们日常生活中常用的计时工具，而数字式电子钟又有其体积小、重量轻、走时准确、结构简单、耗电量少等优点而在生活中被广泛应用，因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。
本次设计以数字电子为主，分别对1S时钟信号源、秒计时显示、分计时显示、小时计时显示、整点报时及校时电路进行设计，然后将它们组合，来完成时、分、秒的显示并且有走时校准的功能。
并通过本次设计加深对数字电子技术的理解以及更熟练使用计数器、触发器和各种逻辑门电路的能力。
电路主要使用集成计数器，例如CD4060、CD4518，译码集成电路，例如CD4511，LED数码管及各种门电路和基本的触发器等，电路使用5号电池共电，很适合在日常生活中使用。
第一章理论分析1.1设计方案我们小组设计的是可校时、报时电子时钟，本来的目标是设计一个时间可定的定时开关，后来觉得难度比较大，所以把其简化为现在这个题目。
目标是实现一个可以设置2个按键，分别可以给电路的时位和分位增加时间，从而实现时间可以调节的功能（秒位调时没有多大意义）。
方案：首先要实现一个24小时制的可自动清零时钟。
在此基础上添加校时功能。
1．先由石英晶体振荡器及分频电路构成的秒脉冲信号发生电路或555多谐振荡电路构成输出固定频率的脉冲信号。
2．用多片芯片构成秒，分，时电路。
3．各输出分别接秒，分，时显示器4．在时钟信号输出的基础上，用逻辑电路构成报时电路，当整点与半点的（52，54，56，58，59秒）分别输出高点平。
5．在分与时的74160的输入信号端并入开关信号，实现手动加时。
1.2设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，节省了电能。
因此得到了广泛的使用。
数字钟是一种典型的数字电路，包括了组合逻辑电路和时序电路。
通过设计加深对刚刚学习了的数字电子技术的认识。
我们此次设计数字钟是为了了解数字钟的原理，加深对我们所学知识的了解和认识、以及知识迁移的能力。
而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。
且由于数字钟包括组合逻辑电路和时叙电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法，以及各种电路之间的怎样联系起来的。
1. 熟悉集成电路的引脚安排。
2. 掌握数字钟的设计方法和和计数器相互级联的方法。
3. 掌握各芯片的逻辑功能及使用方法。
进一步掌握数字系统的设计和数字系统功能的测试方法4. 进一步掌握数字系统的制作和布线方法，了解面包板结构及其接线方法。
4. 了解数字钟的组成及工作原理。
5. 熟悉数字钟的设计与制作。
1.3设计指标1. 设计功能1）时间以24小时为一个周期；2）显示时、分、秒；3）有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；2．设计要求1）画出电路原理图（或仿真电路图）；2）元器件及参数选择；3．制作要求自行装配和调试，并能发现问题和解决问题。
4．编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会。
1.4工作原理及其组成框图数字电子钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。
它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时功能。
因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。
主电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。
秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。
将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用24进制计时器，可实现对一天24小时的累计。
译码显示电路将“时”、“分”、“秒”计数器的输出状态用七段显示译码器译码，通过七段显示器显示出来。
整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。
校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整。
数字电子钟一般由六个部分组成，其中振荡器和分频器组成标准的秒信号发生器，由不同进制的计数器、译码器和显示器组成计时系统。
秒信号送入计时器进行计数，把累计的结果以“时”、“分”、“秒”的十进制数字显示出来。
“时”显示由二十四进制计数器、译码器和显示器构成，“分”、“秒”显示分别由六十进制计数器、译码器和显示器构成。
数字电子钟逻辑框图如图所示。
它由555多谐振荡器，分频器，计数器，译码显示器和校正电路组成。
图 1第二章系统设计2.1多谐振荡器振荡器是计时器的核心，主要用来产生时间标准信号，也叫基信号。
数字钟的精确主要取决于时间标准信号的频率及稳定度。
振荡器的频率越高，计时的精度就越高，但耗电量将增大。
石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率调整。
它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而使机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限制时，才达到最后稳定，这种压电谐的频率即为晶体振荡器的固有频率如果精度要求不高，可采用集成电路555定时器与RC组成的多谐振荡器。
（1）石英晶体振荡器常见石英晶体振荡器的频率fo=32768Hz.振荡器主要由石英晶体、电阻、电容和反相器组成。
其电路及参数如图所示：图 2如图所示为电子手表集成电路（如5C 702）中的晶体振荡器电路，常取日振的频率为32768HZ，因其内部有15级２分频集成电路，所以输出端正好可得到1HZ的标准脉冲。
Rf为反馈电阻（10-100兆欧姆），反馈电阻的作用是为CMOS反相器提供偏置，使其工作在放大状态。
C1是频率微调电容，改变C1可对振荡器频率作微量调整。
C1采用22PF半可调电容。
C2是温度特性校正用的电容，采用20PF。
电容C1 C2与晶体共同构成3pi型网络，完成对振荡频率的控制，并提供必要的180度相移。
（2）集成电路定时器555与RC组成的多谐振荡器,如下图所示：图 3这里选用555构成的多谐振荡器产生固定频率的秒脉冲信号，设振荡器的频率fo=103Hz。
图中10 kΩ电位器可微调振荡器的输出频率fo。
计算参数如下：T=t1+t2=1ms t1=0.7(R1+Rp+R2)C1t2=0.7R2C1若选定占空比为q=0.6，可得Q=t1/(t1=t2)=0.6 t1=0.6*1ms=0.6mst2=T-t1=1ms-0.6ms=0.4ms取电容C=0.1uF,则R2=t2/0.7C1=5.714kΩ取标称值R2=5.1 kΩR1+Rp=t1/0.7C1-r2=17.143 kΩ取R1=2 kΩRp=10 kΩ如果精度要求不高也可以采用由集成逻辑门与RC组成的时钟源振荡器.这里设振荡频率f=103HZ附555定时器的功能表附：555定时器的功能表输入输出阀值输入（v11）触发输入（v12）复位（RD）输出（VO）发电管T× × 0 0 导通<2/3VCC <1/3VCC 1 1 截止>2/3VCC >1/3VCC 1 0 导通<2/3VCC >1/3VCC 1 不变不变2.2计数器各功能块电路图数字钟从原理上讲是一种典型的数字电路，可以由许多中小规模集成电路组成，所以可以分成许多独立的电路。
（一）六进制电路由74HC390、7400、数码管与4511组成，电路如下图图4所示：图 4（二）十进制电路由74HC390、7400、数码管与4511组成，电路如下图图6所示：图52.3六十进制电路因为电子钟由秒，分，时组成。
分别为60进制和24进制。
采用一片4511接成60进制，4511的第一组4位二进制接成秒的个位，另一位接成秒的十位，分也为“60”进制，时为“24”进制。
这两种进制的次序和二进制完全相同，只是模数不是2的整幂。
采用反馈置零法清零，先按二进制计数器串联起来构成计数器，当计数状态达到所需的脉冲模值后，经过电路译码，反馈，产生复位脉冲将计数器清零，然后重新开始进行下一个循环。
由两个数码管、两4511、一个74HC390与一个7400芯片组成，电路如下图所示。
（四）双六十进制电路由2个六十进制连接而成，把分个位的输入信号与秒十位的Qc相连，使其产生进位，当秒的十位达到6的时候，向分个位进一。