数字钟的设计与制作
数字钟的设计与制作
数字钟的设计与制作一．指标要求：1.显示时、分、秒。
.采用24小时制。
2.具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。
校时时钟源可以手动输入或借用电路中的时钟。
3.为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。
二．设计计算：1．总体方案设计：画出总体方框图原理框图并给出说明。
数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
总体方案设计如图（1）所示。
图（1）2．单元电路设计：各功能块电路图，各部分定性说明以及计算分析。
晶体振荡器电路：给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。
石英晶体振荡器如图（2）所示，采用反向器等元件构成。
利用一个与非门的自我反馈使它工作在线性状态，然后利用石英晶体JU来控制震荡频率，电阻为反馈元件，电容C防止寄生振荡。
图(2)分频器电路：由于石英晶体产生较高的32768HZ的频率，而电子钟需要秒脉冲，可采用分频电路实现，具体电路图如（3）所示。
先经过3次十六分频，在经过一次八分频最后得到脉冲信号。
图（3）时间计数单元：因为电子钟有秒、分、时组成，分别60、60和24进制。
采用一片4520接成60进制，4520的第一组4位二进制接成秒的个位，另一组接成秒的十位，“分”也为60 进制,“时”为24 进制。
这两种进制的次序和二进制完全相同, 只是模数不是2 的整幂。
采用反馈置零法清零, 先按二进制计数器串联起来构成计数器, 当计数状态达到所需的脉冲模值后, 经过电路译码、反馈、产生复位脉冲将计数器清零, 然后重新开始进行下一个循环。
（1）60 进制计数器。
电路如图（4）所示。
4520的第一组4 位二进制构成10 进制, 第二组4 位二进制构成6 进制, 因为二组都为16 进制, 而4520具有异步清零的功能。
电子数字钟的设计与制作
电子数字钟的设计与制作
设计和制作电子数字钟的步骤如下：
1. 确定需求：确定所要设计的电子数字钟的功能要求，如显示时间、日期、闹钟功能等。
2. 选取器件：选取合适的微控制器、显示屏、时钟芯片、按键等器件。
微控制器需要具备足够的处理能力和接口，以便于控制显示屏和处理输入信号。
3. 硬件设计：根据选取的器件，设计电路图和PCB布局。
包
括时钟电路、显示电路、按键电路、电源供电电路等。
4. 软件开发：编写嵌入式软件程序，实现时钟的各种功能。
包括处理时间的计算与显示、闹钟功能的设置与触发、用户界面的交互等。
5. 制作电路板：利用电子设计软件将电路图转化为PCB文件，并进行打样加工，制作出电路板。
6. 组装调试：根据设计好的布局，将所选取的器件焊接到电路板上。
完成后进行电路的检查、组装和连线等工作。
7. 软件烧录：通过编程器将软件程序烧录到微控制器中。
8. 调试测试：进行电源接入，对时钟的各个功能进行测试调试，确保其正常运行。
9. 外壳设计与制作：设计合适的外壳以保护电子数字钟，可以采用3D打印、注塑等方式制作外壳。
10. 最终装配与测试：将完整的电子数字钟进行装配，并进行
最后的测试以确保其功能正常。
数字钟的制作和设计
3
图3 a秒计数器
图中，QA1、QB1、QC1、QD1为秒个位上十进制显示的二进制BCD码，QA1、QB2、QC2、QD2为秒十位上6进制BCD码，当十位要显示十进制6时即0110，QB2、QC2位均为1，利用此条件，经74LS08（四二输入与门）内部与门输出为1即高电平，给15脚，高电平使CD4518一组十位上的计数输出全部为0并向前输出一高电平，其他时候为低电平，此脉冲即为分脉冲的输入信号。CD4518 15脚和2脚分别为清零端，当它为高电平时，QD～QA=0为低电平，执行计数功能，其脉冲输入有2个方式，从2脚10脚输入时，为下降沿计数，此时9脚1脚接低电平才有效，否则不能计数，计数脉冲信号从9脚1脚输入时，从脉冲的上升沿开始计数，此时，2脚10脚应高电平才有效，否则不能计数。
【关键词】：电子钟秒脉冲分频器计数器译码驱动振荡器整点报时调试制作
电子数字钟的应用十分广泛，通过计时精度很高的石英晶振（也可采用卫星传递的时钟标准信号），采用相应进制的计数器，转化为二进制数，经过译码和显示电路机械钟相比，它具有走时准确，显示直观，无机械传动，无需人经常调整等优点。它广泛用于电子表、车站、码头、广场等公共场所的大型远距离时间显示电子钟。
多功能数字钟电路的设计与制作
摘要：电子数字钟的应用十分广泛，通过计时精度很高的石英晶振（也可采用卫星传递的时钟标准信号），采用相应进制的计数器，转化为二进制数，经过译码和显示电路准确地将时间“时”“分”“秒”用数字的方式显示出来。与传统的机械钟相比，它具有走时准确，显示直观，无机械传动，无需人的经常调整等优点。它广泛用于电子表、车站、码头、广场等公共场所的大型远距离时间显示电子钟。
为止，
图2秒信号发生电路
2:“时”“分”“秒”计数器电路
6.1.2数字钟设计的方法和步骤(精)
主讲老师：裴焕宇
第
第六章 数字钟设计与制作
二、数字钟设计的方法和步骤
（ 一）数字钟设计概述 设计数字钟 要根据设计目的、设计任务对数字钟性能指标的要求，确定 整机电路的方框流程图。再根据流程图设计各部分单元电路，在单元电路 设计中，首先画出单元电路图，根据电路图要确定原件的型号、性能参数 并合理地选择这些原件。 （二）数字钟设计步骤
功能要求：24小时为一个周期显 示分秒时。计时、校时、整点报 时，具有单独校时功能，计时过 程有报时功能，当时间到达整点 前5秒开始蜂鸣报时。为保证计时 的稳定和稳定准确，由晶体整荡 器提供基准信号。
第 4
1.整机方框图设计
页
译码驱动
译码驱动
译码驱动
译码驱动
译码驱动
译码驱动
驱动驱动
星期
时十位
时个位
页
图: 1
图：2
C1 0.01 F G1 G2
工作原理：G1CMOS非门输出电压U1与晶体、电 容、电阻组成振荡电路。G2的功能是整形，将U1 近似正弦波，整形为方波U2输出。输出反馈电阻 R1为G2提供偏置，使电路工作在放大区，使非门近 似于高增益的反相放大器。C1C2与晶体构成谐振网 络，完成对振荡频率的控制功能，并有180度的相 移。从而和非门组成正反馈网络，实现振荡器功 能。晶体具有较高的频率稳定性和准确性，频率 越高准确度越高，选石英振荡器的频率为4MHZ振 荡器的输出频率为4MHZ，保证了系统的稳定度。
1 2 3 4 5 6 7 8
4518
16 15 14 13 12 11 10 9
470Ω
第 7
4. 计数译码显示电路设计
右图为七段显示电路和计数译码器。 在确定了标准“秒”的时间信号后，可根据 60进制分别确定“分”和“时”及24小时为一 天的周期计数，正确连接就可以将计数器 的状态经译码器译码，通过显示器显示。 “秒”“分”“时”三个显示电路原理如图所示。
数字时钟设计与制作
数字时钟设计学院：电气与电子工程学院班级:学号：姓名：数字时钟设计一、设计目的数字电子技术的迅速发展;使各种类型集成电路在数字系统、控制系统、信号处理等方面得到了广泛的应用..为了适应现代电子技术的迅速发展需要;能够较好的面向数字化和专用集成电路的新时代;数字电路综合设计与制作数字钟;可以让我们了解数字时钟的原理..在实验原理的指导下;培养了分析和设计电路的能力..并且学会检查和排除故障;提高分析处理实验结果的能力..二、设计要求1、掌握各芯片的逻辑功能及使用方法2、数字时钟时的计时要求为24翻1;分和秒的计时要求为60进制3、准确计时;以数字形式显示时、分、秒的时钟4、写出设计、实验总结报告..三、电路中主要元件及功能1、芯片74LS29074LS290的逻辑符号图如下：74LS290的主要功能如下：置“0”功能：当S91.S92=0;且R01=R02=1时;计时器置“0“;即Q3 Q2 Q1 Q0=0000置“9”功能：当S91=S92=1且R01.R02=0时;计时器置“9”;即Q3 Q2 Q1 Q0=1001计数功能：当S91.S92=0;且R01.R02=0时;输入计数脉冲CP;计数器开始计数..计数脉冲由CP0输入;从Q0输出时;则构成一位二进制计数器；计数脉冲由CP1输入; Q3Q2Q1输出时;则构成异步五进制计数器；若将Q0和CP1相连;计数脉冲由CP0输入;输出为Q3Q2Q1Q0时;则构成8421BCD码异步十进制计数器；若将Q3和CP0相连;计数脉冲由CP1输入;从高位到低位输出为Q0Q1Q2Q3时;则构成5421BCD码异步十进制加法计数器..2、芯片CD4511CD4511的逻辑符号图如下：CD4511是一个用于驱动共阴极 LED数码管显示器的 BCD 码—七段码译码器;特点是：具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流;可直接驱动LED显示器..3、芯片CD4060CD4060逻辑符号图如下：CD4060由一振荡器和14级二进制串行计数器位组成;振荡器的结构可以是RC或晶振电路;CR为高电平时;计数器清零且振荡器使用无效..所有的计数器位均为主从触发器..在CP1和CP0的下降沿计数器以二进制进行计数..在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制..4、LED-7LED-7的逻辑符号图如下：7段LED数码管是利用7个LED发光二极管外加一个小数点的LED组合而成的显示设备;可以显示0-9;10个数字和小数点..其半导体数码管有共阳极和共阴极两种类型..共阳极数码管的七个发光二极管的阳极接在一起;而七个阴极则是独立的 ;对低电平有效..共阴极数码管与共阳极数码管相反;七个发光二极管的阴极接在一起;而阳极是独立的;对高电平有效..所以共阳极数码管需要输出低电平有效的译码器去驱动..共阴极数码管则需输出高电平有效的译码器去驱动..5、芯片74LS7474LS74的逻辑符号图如下：74LS74内含两个独立的D上升沿d触发器;每个触发器有数据输入端D、置位输入SD复位输入RD、时钟输入CP和数据输出Q、Q;低电平使输出预置或清除;而与其它输入端的电平无关..当SD、RD均无效高电平时;符合建立时间要求的D 数据在CP上升沿作用下传送到输出端..四、数字时钟原理图五、设计思路1、数字时钟的构成数字时钟是由脉冲发生器、计数器、译码器显示驱动电路和校时电路组成..振荡器产生稳定的高频脉冲信号;作为数字钟的时间基准;然后经过分频器输出标准秒脉冲..秒计数器满60后向分计数器进位;分计数器满60后向小时计数器进位;小时计数器按照“24翻1”规律计数..计数器的输出分别经译码器送显示器显示..由于计时会出现误差时;则需加校时电路对时、分进行校准..其组成框图如下图：2、数字时钟的工作原理1脉冲发生器电路采用了32768Hz的石英晶振经过CD4060十四级二分频后;在经过74LS74 一级二分频;共十五级分频产生1Hz的标准脉冲信号..其电路图如下：2时间计数器计时器是一种计算输入脉冲的时序逻辑网络;被计数的输入信号就是时序网络的时钟脉冲;它不仅可以计数而且还可以用来完成其他的特定逻辑功能;如测量、定时控制、数字运算等..数字时钟的计数电路是用两个六十进制计数电路和24翻1计数电路实现的..数字时钟的计数电路的设计可以用反馈归零法..当计数器正常计数时;反馈门不起作用;只有当进位脉冲到来时;反馈信号将计数电路清零;实现相应模的循环计数..秒计数器是由双四位同步十进制加法计数器组成的六十进制计数器;其功能表如下根据功能表;当1 脚cp脉冲为0;2脚EN下降时计数器做十进制加法计数;当个位计数到9;即1001时时钟清零;同时向引脚10即十位计数器的EN端送进一个下降脉冲; 使十位计数器进一;当秒计数到60时;向分计时器送出一个脉冲信号;同时向秒计时器送清零信号;使秒计数清零..分计时器的工作原理与秒计时器相同;其时钟脉冲来自于秒进位;其频率为1/60Hz..时计时器的工作原理同秒计数器相似;但计时器单元应为24进制计数器;其时钟脉冲来自于分进位;其频率为1/3600Hz..电路图如下：3译码显示驱动电路译码显示电路的功能是将时、分、秒计数器输出的4位代码翻译并显示相应的十进制数的状态;通常译码器和显示器是配套使用的..计数器实现了对时间的累计以8421BCD码形式输出;用CD4511电路将计数器的输出数码转换为LED-7数码管所需要的输出逻辑和一定的电流..其译码显示过程为：把计时器的输出数码接到驱动译码电路的U14、U13上;把秒计数器产生的60进位的二进制信号译成断代码;并驱动数码管DS6、DS5显示秒的十位与个位..、同理;U12、U11驱动数码管DS4、DS3显示分的十位与个位;U10、U9驱动数码管DS2、DS1显示时的十位与个位..其电路图如下：4、校时电路在刚接通电源或者时钟走时出现误差时;则需要进行时间的校准..调节开关S1;S2分别对时、分、秒单独计数;计数脉冲由单次脉冲或联系脉冲输入..校时电路由与非门和二个开关组成;实现时、分的校准..在校时时;分采用等待校时;当正常读分时;S1接VCC;分脉冲送至计数器;使计数器读分;校分时;S1接地;与非门被封;暂停读分;待标准时到立即将S1接VCC即可..时的校时和分的校时相同;当正常读时时;S2接VCC;时脉冲送至计数器;使计数器读时..校时时;S2接地;与非门被封;暂停读时;当标准时到立即将S2接VCC即可校准..其电路图如下：六、设计总结本次的数字时钟实验;让我对自己所学的知识得到了回顾..它也让我充分发挥了对所学知识的理解和设计的书面表达能力..这为今后自己进一步深化学习;积累了一定的宝贵经验..撰写报告的过程是对专业知识的学习过程;它使我运用已有的专业基础知识;对其进行设计;分析和解决一个理论问题或实际问题;把知识转化为能力的实际训练..本次的实验;让我发现理论必须用于实践;否则只是一张白纸..此外只有理论水平提高了;才能更好的运用于实践..另外;本次实验也考验了我的认真的态度..只有做事拥有认真的态度与科学的方法;才能成功..总的来说;这次设计的实验还是比较成功的;有点小小的成就感;终于觉得平时所学的知识有了实用的价值;达到了理论与实际相结合的目的;不仅学到了不少知识;而且锻炼了自己的能力;使自己对以后的路有了更加清楚的认识;同时;对未来有了更多的信心..。
多功能数字钟的设计与制作
邢台职业技术学院多功能数字钟的设计与制作学校邢台职业技术学院系别电气工程系班级电气077班姓名指导教师师宁2010 年 6 月摘要多功能数字钟是在具有基本钟表功能的基础上又增加了定时控制、仿广播电台报时功能、自动报整点时数、触摸报整点时数。
这样的数字钟以其超越的功能越来越被更多的人们所接受。
在设计数字钟时可以采用中小规模集成电路组成电子钟；也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟；还可以利用单片机来实现电子钟等，经过多方面比较后采用多单元电路组成。
这样虽然操作时有很大困难但设计相对清晰易懂，一目了然。
PCB制作还必须在所有设计和制作结束后，首先经过检测没有问题才能焊接器件。
并进行进一步的检测。
保证电路不能在焊接地方出现短接、漏接现象。
错综复杂的接线来回穿梭在电路板上，需要制作者用有超强的细心耐性，和更灵活的办法。
确保质量！在遇到困难时有一个平静的心理，和良好的素质。
在保证了数字钟在正长运行下，其次一个美观的外表更能让更多人喜欢。
本这个原则开始我们的探索之路。
关键词：PCB板译码器计数器校时电路目录1 绪论 (3)1.1概述 (3)1.2设计任务 (4)1.3功能要求 (4)2 电路设计 (6)2.1设计方案 (6)2.2单元电路的设计 (6)2.2.1 主体电路部分 (7)2.2.1.1 振荡电路 (7)2.2.1.2 计数电路 (10)2.2.1.3 校时电路 (14)2.2.1.4 译码与显示电路 (15)2.2.2 扩展功能电路的设计 (17)2.2.2.1 定时控制电路 (17)2.2.2.2 仿广播电台正点报时电路 (19)2.2.2.3 自动报整点时数电路 (19)2.2.2.4 触摸报整点时数电路 (21)3 调试 (22)3.1主体电路部分 (24)4 结论 (27)谢辞 (28)参考文献 (29)附录 (30)第一章绪论1.1 概述中国是世界上最早发明计时仪器的国家。
数字钟的设计与制作
数字钟的设计与制作摘要系统使用EDA技术设计了数字钟，采用硬件描述语言VHDL按模块化方式进行设计，然后进行编程，时序仿真等。
利用VHDL语言完成了数字钟的设计。
该数字钟能实现时、分、秒计数的显示功能，且以24小时循环计时。
整个系统结构简单，使用方便，功能齐全，精度高，具有一定的开发价值。
关键字数字钟；EDA；VHDL；目录1引言 (1)1.1课题的背景、目的 (1)1.2设计的内容 (1)2 EDA、VHDL简介 (2)2.1EDA技术 (2)2.2硬件描述语言——VHDL (2)★VHDL的简介 (2)★VHDL语言的特点 (2)★VHDL的设计流程 (3)3 数字钟设计 (4)3.1数字钟的工作原理 (4)3.2晶体振荡器 (5)3.3分频器电路 (6)3.4时、分、秒计数器电路 (6)4 系统仿真 (9)1.秒表计数器电路仿真图 (9)2.小时计数器电路仿真图 (9)3.分计数器电路仿真图 (10)结束语 (11)致谢 (12)参考文献 (13)附录 (14)1 引言随着社会的发展，科学技术也在不断的进步。
特别是计算机产业，可以说是日新月异，数字钟作为计算机的一个组成也随之逐渐进入人们的生活，从先前的采用半导体技术实现的数字钟到现在广泛应用的采用高集成度芯片实现的数字钟。
数字钟正在向着功能强，体积小，重量轻等方向不断发展，本设计主要介绍的是一个基于超高速硬件描述语言VHDL对数字钟中显示电路进行编程实现。
近年来，集成电路和计算机应用得到了高速发展，现代电子设计技术已迈入一个崭新的阶段，具体表现在：（1）电子器件及其技术的发展将更多地趋向于为EDA服务；（2）硬件电路与软件设计过程已高度渗透；（3）电子设计技术将归结为更加标准、规范的EDA 工具和硬件描述语言VHDL的运用；（4）数字系统的芯片化实现手段已成主流。
因此利用计算机和大规模复杂可编程逻辑器件进行现代电子系统设计已成为电子工程类技术人员必不可少的基本技能之一。
数字钟的设计与制作
数字钟的设计与制作一、设计目的数字时钟是利用数字电路技术实现时、分、秒计时的装置。
与机械钟相比，它具有更高的精度和直观性，无需机械装置，使用寿命更长，因此得到了广泛的应用。
从原理上讲，数字时钟是一种典型的数字电路，包括组合逻辑电路和时序电路。
因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.二、设计要求1、设计指标（1）时间以12小时为一个周期；（2）显示时、分、秒；（3）具有时间校准功能，可分别校准时间和分钟，使其准确到标准时间；（4）计时过程具有时间报告功能。
当时间到达整点时，它会发出10秒的哔哔声；（5）具有清零功能，具有开机自动清零功能，并且在任何时刻，按动清零开关，可以进行计数器清零。
2.设计要求先在ewb5.0或者multism2001软件中进行数字钟的设计和仿真，然后在max+plus软件中修改设计方案，最后下载到flexepf10k10lc84-4中并验证数字钟的功能。
（1）绘制电路原理图（或模拟电路图）；（2）部件和参数的选择；（3）电路仿真与调试；（4）安装和调试；3，制作要求：自行装配和调试，并能发现问题和解决问题。
4.设计报告的编制：写出设计和生产的全过程，附上相关资料和图纸，并有经验。
三、数字钟的组成与原理框图数字定时器由定时电路、解码显示电路、脉冲产生电路和控制电路组成。
根据设计要求，控制电路可由校准电路、清零电路和报时电路组成。
具体原理框图如图（一）所示。
图（一）四、设计原理、方法、步骤1、信号产生电路。
由555设计一个多谐振荡器产生1秒脉冲信号。
原理图如下2，计数器及译码电路。
在MAX+Plus软件中进行设计、模拟、下载和验证。
（1） 60秒计数器电路和解码电路由两片74160构成60秒进制计数器，有两片7448构成译码显示电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
四、报告要求 1.封面
题目、姓名、学号、班级、指导教师、日期 2.设计要求 3.方案设计 (1)课题分析、方案确定；
(2)总框图(要有必要说明)；
(3)部件设计图(要有原理说明)； (4)总接线图(需标注芯片引脚)。
4.实际测试结果及说明
课程设计、制作过程中遇到的问题(故障)、原因及 解决办法。
秒十位 清零端 CR CP 1 分十位 清零端 CR CP 2
&
校时电路： 时个位CP
&
(4)整点报时电路设计 1D C1 1kHz 分十位 分个位
Q
Q
Q2 Q0 Q3 Q0
&
& &
74LS153 D0 D1 Y D2 D3 A1 A0 &
Q3 Q0
Q2 秒十位 Q0 秒个位 Q0
秒个位
(5)手动清零电路设计(选做) (6)秒信号电路设计 ①由实验箱上的1HZ脉冲提供 ②晶振分频(选做)
12
CD4060
10
10M JT 32768Hz C1 51pF
CD4060管脚： 1. 8Hz 2. 4Hz 3. 2Hz 4. 521Hz 11 5. 1024Hz 6. 256Hz 7. 2048Hz 9. 32768Hz 13. 64Hz C2 14. 128Hz 100pF 15. 32Hz
数字电路课程设计
--数字钟的设计与制作
一、设计要求
1.基本要求
(1)具有时、分、秒计时及显示；
计时范围：00时00分00秒-23时59分59秒。 (2)具有手动校时、校分功能； (3)能整点报时。 仿中央人民广播电台整点报时，从59分50秒开始，逢
单响一下(持续1秒)，前四响频率为500Hz，最后一响频率 为1000Hz。
2.提高要求
(4)具有清零功能； (5)设计秒信号电路；
为了保证计时准确、稳定，由晶体振荡器提供标准 时间的基准信号；
(6)定点闹时功能。
使用M2114 RAM存储一组时刻表；
闹时最小间隙5分钟； 闹时可以输出10种不同信号，闹时持续时间均为5秒。
二、制作要求
自行装配、接线和调试，并能检查和发现问题，根 据原理、现象和测量的数据分析问题所在，加以解决。
5.收获、建议 课程设计过程体会以及对课程设计内容、方式、要求 等各方面的建议。 6.元件明细表；--- 名称、型号、数量 7.参考资料。
实验室提供的器件(基本要求)
74LS00
74LS04 74LS20 74LS160 74LS48
四 2输入与非门
六反相器 双4输入与非门 十进制同步计数器 译码器
彭介华
毕满清 梁宗善 焦宝华 季可为
高等教育出版社
机械工业出版社 华中理工大学出版社 清华大学出版社 电子工业出版社
74LS74/74LS112
74LS153 BS207
双上升沿DFF/双下降沿JKFF
双4选1数据选择器 数码管
参考资料
电子技术实验与课程设计
数字电路实验与课程设计 电子电路设计与实践
蔡忠法
吕思思 姚福安
浙江大学出版社
哈尔滨工业大学出版社 山东科技出版社
电子技术课程设计指导
电子技术实验与课程设计 电子技术基础课程和面包板故障引起的问题。
三、课题分析 1.框图(原理图)
时显示器 分显示器 秒显示器
时译码器
分译码器
秒译码器 1s 秒信号
时计数器
分计数器
秒计数器
校时电路
校分电路
仿电台整点报 时
2.部件设计 (1)M24、M60计数器设计 (2)译码显示电路设计
(3)手动校时、校分电路设计 校分电路： 分个位CP