MOS管及简单CMOS逻辑门电路原理图
CMOS门电路
CMOS门电
CMOS组合逻辑门的实现
• 每个输入端必接到一对NMOS和 PMOS管栅极上 • 构成组合逻辑的NMOS和PMOS必 须互补 • NMOS串联实现“与” • NMOS并联实现“或”
CMOS门电
CMOS组合逻辑门的实现
• NMOS支路并联实现各支路函数的 “或” • 各部分逻辑函数串联时实现“与” 以上构成CMOS电路的NMOS部分 • 输出为NMOS部分的“反” • PMOS部分为NMOS部分的对偶电路
CMOS门电
即：
0 0 0 1 1 0 1 1
1 0 0 0
可以看出，输出F与输入A，B 之间是“或非”逻辑
F = A+ B
CMOS门电
怎 么 样 实 现 “与 ” “或 ” 逻 辑 ？ 只要在上述的CMOS“与 非门”或者“或非门” 电路后再加一级倒相器 就可以得到相应的 CMOS“与门”或者“或 门”电路了
CMOS门电路 CMOS门电路
回 顾
基本逻辑关系
“与” F=AB “或” F=A+B
“与非” F = AB “或非” F = A+ B “异或”
F = A ⊕ B = AB + AB
CMOS门电
CMOS基本逻辑门电路 CMOS基本逻辑门电路 S与非门及或非门
VDD
COMS与非门电路
T3 T4
F = A• B
P并N串
A
T2
T1
B
CMOS门电
工作原理
① 当输入端输入的均为“1”，T1，T2管都 导通，T3，T4都截止，输出“O” ② 若输入端中有一个输入“0”，则由于两 个串联的N管中有一个截止，使得输出对 地不能构成通路，同时，由于并联的P管 中有一个导通，因而输出和电源之间可以 形成通路，输出“1” ③ 若输入端输入的都为“0”，T1，T2管都 截止，T3，T4管都导通，输出“1”
逻辑门电路原理图
N个输入端必须有n个NMOS管串（并）联、n个PMOS管并（串）联。
当输入端的数目越多，则串联的管子也越多。
若串联的管子全部导通时，其总的导通电阻会增加，以致影响输出电平（与非门的低电平升高；或非门的高电平降低）CMOS逻辑门电路的输入端不宜过多。
并且在输入输出端增加缓冲电路（CMOS反相器），规范电路输入和输出逻辑电平
分布式二极管：可以通过较大的电流，使输入引脚上的静电荷得以释放，从而保护了MOS管的栅极绝缘层
二极管的反向击穿电压约为30V，小于栅极SiO2层的击穿电压
输入电压在正常范围（0≦vI≦V DD）,保护电路不起作用
电路在使用前，输入端使悬空的，只要外界有很小的静电路，都会在输入端积累电荷而将栅极击穿
逻辑门电路输出端也接入静电保护二极管，确保输出不超出正常的工作范围。
COMS反相器原理
Y
VDD
B
图3-5-14 带缓冲级的与非门
A
上述电路虽然简单;但存在一些严重缺点： 1 输出电阻受输入端状态的影响； 2 当输入端数目增多时;输出低电平也随着相应提高;使低电平噪声容限降低
3 5 CMOS电路
3 5 1 CMOS反相器工作原理
3 5 2 CMOS反相器的主要特性
3 5 3 CMOS传输门
3 5 4 CMOS逻辑门电路
3 5 5 CMOS电路的锁定效应及 正确使用方法
图351 CMOS反相器
D
G
S
S
G
D
vO
VDD
TL
T0
vI
3 5 1 CMOS反相器工作原理
CMOS反相器由一个P沟道增强型MOS管和一个N沟道增强型MOS管串联组成 通常P沟道管作为负载管;N沟道管作为输入管
第一种形式： 在反相器基础上增加一对P沟道T'P和N沟道T'N MOS管 当控制端为1时;T'P和T'N同时截止;输出呈高阻态；当控制端为0时;T'P和T'N同时导通;反相器正常工作 该电路为低电平有效的三态输出门
EN
图3516 三态输出CMOS门结构之二
A
Y
VDD
≥1
TN
TP
A
Y
&
TN
当输入vI为高电平时;负载管截止;输入管导通;负载电流IOL灌入输入管;如图356 所示 灌入的电流就是N沟道管的iDS;输出特性曲线如图357 所示 输出电阻的大小与vGSNvI有关;vI越大;输出电阻越小;反相器带负载能力越强
MOS管及简单CMOS逻辑门电路原理图
MOS管及简单CMOS逻辑门电路原理图现代单片机主要是采用C MOS工艺制成的。
1、MOS管 MOS管又分为两种类型：N型和P型。
如下图所示：以N型管为例，2端为控制端，称为“栅极”；3端通常接地，称为“源极”；源极电压记作Vss，1端接正电压，称为“漏极”，漏极电压记作VDD。
要使1端与3端导通，栅极2上要加高电平。
对P型管，栅极、源极、漏极分别为5端、4端、6端。
要使4端与6端导通，栅极5要加低电平。
在CMOS工艺制成的逻辑器件或单片机中，N型管与P型管往往是成对出现的。
同时出现的这两个CMO S2、CMOS逻辑电平高速CMOS电路的电源电压VDD通常为+5V；Vss接地，是0V。
高电平视为逻辑“1”，电平值的范围为：VDD的65%～VDD（或者VDD-1.5V～VDD）低电平视作逻辑“0”，要求不超过V DD的35%或0～1.5V。
+1.5V～+3.5V应看作不确定电平。
在硬件设计中要避免出现不确定电平。
近年来，随着亚微米技术的发展，单片机的电源呈下降趋势。
低电源电压有助于降低功耗。
VDD为3.3V的CMO S器件已大量使用。
在便携式应用中，VDD为2.7V，甚至1.8V的单片机也已经出现。
将来电源电压还会继续下降，降到0.9V，但低于VDD的35%的电平视为逻辑“0”，高于VDD的65%的电平视为逻辑“1”的规律仍然是适用的。
3、非门非门（反向器）是最简单的门电路，由一对CMO S管组成。
其工作原理如下：A端为高电平时，P型管截止，N型管导通，输出端C的电平与Vss保持一致，输出低电平；A端为低电平时，P型管导通，N型管截止，输出端C的电平与VDD一致，输出高电平。
4、与非门与非门工作原理：①、A、B输入均为低电平时，1、2管导通，3、4管截止，C端电压与V DD 一致，输出高电平。
第2章.4MOS逻辑门
G
S
T1
G VIH VIL vI SD G S
VDD D T2
vO VOH VOL
T1
图2-26 饱和型NMOS反相器
工作原理
• 当输入电压vI 为高电平，且 有vI＞VT1时，T1、T2管同时 导通，输出电压vO为两个管 子的导通电阻对VDD 的分压， 即vO=VDDRDS1/(RDS1+RDS2)。 • 为了保证在T1和T2同时导通 时满足RDS1 ＜＜RDS2 ，制造 时使T1T2在结构上有不同的 宽长比，即W1/L1 ＞＞W2/L2 。 所以vI 为高电平时，vO 为低 vI 电平。
VDD
S
G
T2(P)
D D T1(N) G S 图2-32 CMOS反相器
vO
F
vI输入低电平时
由于T1的截止电阻 远比T2的导通电 阻大得多，所以 vI 电源电压差不多 A 全部降落在工作 管T1的漏源之间， 使反相器输出高 电平VOH≈VDD。
VDD
S
G
T2(P)
D D T1(N) G S 图2-32 CMOS反相器
VDD
T3 F
ቤተ መጻሕፍቲ ባይዱ
T2 T1 图2-27 NMOS与非门
B
工作原理
• 当输 入A 、B 中有 一 个为低电平时，则串 联的两个工作管T1、 T2中必有一个截止， 则使电路输出为高电 平。 A • 电路的输出与输入之 间为与非逻辑关系， 即
VDD T3 F T2
F AB
B
T1
图2-27 NMOS与非门
VDD S T2(P) D vO T1(N) F
D
G S
图2-32 CMOS反相器
工作原理
CMOS管
CMOS门电路以MOS（Metal-Oxide Semiconductor）管作为开关元件的门电路称为MOS门电路。
由于MOS型集成门电路具有制造工艺简单、集成度高、功耗小以及抗干扰能力强等优点，因此它在数字集成电路产品中占据相当大的比例。
与TTL 门电路相比，MOS门电路的速度较低。
MOS门电路有三种类型：使用P沟道管的PMOS电路、使用N沟道管的NMOS电路和同时使用PMOS和NMOS 管的CMOS电路。
其中CMOS性能更优，因此CMOS门电路是应用较为普遍的逻辑电路之一。
1. CMOS非门图3-16所示是一个N沟道增强型MOS管TN和一个P沟道增强型MOS管TP组成的CMOS非门。
图3-16 CMOS非门电路图3-17 CMOS与非门电路两管的栅极相连作为输入端，两管的漏极相连作为输出端。
TN的源极接地，TP的源极接电源。
为了保证电路正常工作，VDD需要大于TN管开启电压VTN和TP管开启电压VTP的绝对值的和，即UDD> UTN+ |UTP|。
当Ui=0V 时，TN截止，TP导通，Uo≈UDD为高电平；当Ui=UDD时，TN导通，TP截止，Uo≈0V为低电平。
因此实现了非逻辑功能。
CMOS非门除了有较好的动态特性外，由于CMOS非门电路工作时总有一个管子导通，所以当带电容负载时，给电容充电和放电都比较快。
CMOS非门的平均传输延迟时间约为10ns。
另外由于它处在开关状态下总有一个管子处于截止状态，因而电流极小，电路的静态功耗很低，一般为微瓦（mW）数量级。
2. CMOS与非门图3-17所示为一个两输入端的CMOS与非门电路，它由两个串联的NMOS管和两个并联的PMOS管构成。
每个输入端连到一个PMOS管和一个NMOS管的栅极。
当输入A、B均为高电平时，TN1和TN2导通，TP1和TP2截止，输出端为低电平；当输入A、B中至少有一个为低电平时，对应的TN1和TN2中至少有一个截止，TP1和TP2中至少由一个导通，输出F为高电平。
数电 第五节 NMOS逻辑门电路
第七节 逻辑门的接口电路
有两个方面的接口问题需要考虑。 1. 驱动门的输出电压应在负载门所要求的输入电压范围内。
驱动门与负载门之间的逻辑电平应满足： UOH(min)≥UIH(min)，UOL(max)≤UIL(max)。
2. 驱动门为负载门提供足够大的灌电流和拉电流。 驱动门与负载门电流之间的驱动应满足： IOH(max)≥nIIH(max) ，IOL(max)≥mIIL(max) （n和m是负载电流的个数）
◈ CMOS反相器 ◈其它类型的CMOS门电路 ◈ CMOS门电路的改进型 ◈ CMOS电路的特点 ◈ CMOS门电路主要参数
CMOS反相器
柵极相连
作输入端 （一）CMOS反相器组成及原理
1. 输入低电平UIL = 0V:
U管位DU|DU的，电适GGS衬 PS两1源用2M＜|底＞管电范OU接U特ST压围T1管到性2U较的电D对D大衬路＞称(底的U，3TT～T接最N112+截导到1M低|U8止通电O电VT2S)|，。 路电U的T路1最：中高NM电O位流S。的近衬开似底启为与电零漏压源，; UDD间主U的要T2P：降NP结在M始TO1终S，的处输开于出启反高电偏电压。。平 UOH≈UDD。
接 一 上 拉 电 阻 Rx， 使 TTL门电路的输出高电平 升高至电源电压，以实现
与74HC电路的兼容。
TTL门驱动CMOS门方案一：选用具有电平偏移功能的
CMOS电路，该电路有两个电源输
2. 电源电压不同 CMOS电入源端U：DDU高CC于=5TVT、LU电D源D=U1C0CV时，输入
方OCMC案门O二ST电：5管源采的U用D外DT连接T接C路接L电M对的收。O阻输OSTR入C电TLL门直电平电，接压9 V平将与的/1要1V.求，5 。V满/3足.5VC，MO输S
CMOS门电路
3、CMOS反相器的主要特性 （1）电压传输特性和电流传输特性
CD：输入电压vI>VDD−│VTP│，vGSN=vI>VTN，│vGSP│=│vI−VDD│<│VTP│， TN导通而TP截止，输出vO≈0为低电平，iD≈0。
以上分析可以看出，CMOS反相器的特点：
⑴、静态功耗极低 静态时，CMOS反相器总有一个MOS管处于截止状态，仅有 极小漏电流流过。
当 VI= 5 V 时： NMOS管VGSN = 5V > V TN TN管导通。 PMOS管VGSP = 5V-V DD= 0 V < | V TP |，TP管截止。
综上分析：实现反相关系，F A
3、CMOS反相器的主要特性
（1）电压传输特性和电流传输特性
AB：输入电压vI<VTN，vGSN=vI<VTN，│vGSP│=│vI−VDD│>│VTP│，TP 导通而TN截止，输出vO≈VDD为高电平，iD≈0。
VDD+VD。保证加在C2上的电压，不超过其耐压极限。
☆ 当输入VI<－VD时：保护二极管D2导通，|i I| 随|VI|增加而增大。
(3)、输出特性
当输入VI为高电平时，负载管截止， 输入管导通。因此负载电流灌入输入端。
低电平输出特性是灌电流负载。
当输入VI为低电平时，负载管导 通，输入管截止。因此负载电流是拉 电流。
高电平输出特性是拉电流负载。
4、其它CMOS逻辑门 （1）CMOS传输门
CMOS传输门是由p沟道和n沟道增 强型MOS管并联互补组成。
电路组成： 两管漏源相连作 Vi / VO。（由
于D、S对称可以双向传输。）
两个栅极受一对控制信号控制。C , C
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
MOS管及简单CMOS逻辑门电路原理图
现代单片机主要是采用CMOS工艺制成的。
1、MOS管 MOS管又分为两种类型：N型和P型。
如下图所示：
以N型管为例，2端为控制端，称为“栅极”；3端通常接地，称为“源极”；源极电压记作Vss，1端接正电压，称为“漏极”，漏极电压记作VDD。
要使1端与3端导通，栅极2上要加高电平。
对P型管，栅极、源极、漏极分别为5端、4端、6端。
要使4
端与6端导通，栅极5要加低电平。
在CMOS工艺制成的逻辑器件或单片机中，N型管与P型管往往是成对出现的。
同时出现的这两个CMOS管，任何时候，只要一只导通，另一只则不导通（即“截止”或“关断”），所以称为“互补型CMOS管”。
2、CMOS逻辑电平
高速CMOS电路的电源电压VDD通常为+5V；Vss接地，是0V。
高电平视为逻辑“1”，电平值的范围为：VDD的65%～VDD（或者～VDD）
低电平视作逻辑“0”，要求不超过VDD的35%或0～。
+～+应看作不确定电平。
在硬件设计中要避免出现不确定电平。
近年来，随着亚微米技术的发展，单片机的电源呈下降趋势。
低电源电压有助于降低功耗。
VDD为的CMOS器件已大量使用。
在便携式应用中，VDD为，甚至的单片机也已经出现。
将来电源电压还会继续下降，降到，但低于VDD的35%的电平视为逻辑“0”，高于VDD的65%的电平视为逻辑“1”的规律仍然是适用的。
3、非门
非门（反向器）是最简单的门电路，由一对CMOS管组成。
其工作原理如下：A端为高电平时，P型管截止，N型管导通，输出端C的电平与Vss保持一致，输出低电平；A端为低电平时，P型管导通，N型管截止，输出端C的电平与V一致，输出高电平。
4、与非门
与非门工作原理：
①、A、B输入均为低电平时，1、2管导通，3、4管截止，C端电压与V一致，输出高电平。
②、A输入高电平，B输入低电平时，1、3管导通，2、4管截止，C端电位与1管的漏极保持一致，输出高电平。
③、A输入低电平，B输入高电平时，情况与②类似，亦输出高电平。
④、A、B输入均为高电平时，1、2管截止，3、4管导通，C端电压与地一致，输出低电平。
5、或非门
或非门工作原理：
①、A、B输入均为低电平时，1、2管导通，3、4管截止，C端电压与V一致，输出高电平。
②、A输入高电平，B输入低电平时，1、4管导通，2、3管截止，C端输出低电平。
③、A输入低电平，B输入高电平时，情况与②类似，亦输出低电平。
④、A、B输入均为高电平时，1、2管截止，3、4管导通，C端电压与地一致，输出低电平。
注：
将上述“与非”门、“或非”门逻辑符号的输出端的小圆圈去掉，就成了“与”门、“或”门的逻辑符号。
而实现“与”、“或”功能的电路图则必须在输出端加上一个反向器，即加上一对CMOS管，因此，“与”门实际上比“与非”门复杂，延迟时间也长些，这一点在电路设计中要注意。
6、三态门
三态门的工作原理：
当控制端C为“1”时，N型管3导通，同时，C端电平通过反向器后成为低电平，使P型管4导通，输入端A的电平状况可以通过3、4管到达输出端B。
当控制端C为“0”时，3、4管都截止，输入端A的电平状况无法到达输出端B，输出端B呈现高电阻的状态，称为“高阻态”。
这个器件也称作“带控制端的传输门”。
带有一定驱动能力的三态门也称作“缓冲器”，逻辑符号是一样的。
注：
从CMOS等效电路或者真值表、逻辑表达式上都可以看出，把“0”和“1”换个位置，“与非”门就变成了“或非”门。
对于“1”有效的信号是“与非”关系，对于“0”有效的信号是“或非”关系。
上述图中画的逻辑器件符号均是正逻辑下的输入、输出关系，即对“1”（高电平）有效而言。
而单片机中的多数控制信号是按照负有效（低电平有效）定义的。
例如片选信号CS（Chip Select），指该信号为“0”时具有字符标明的意义，即该信号为“0”表示该芯片被选中。
因此，“或非”门的逻辑符号也可以画成下图。
7、组合逻辑电路
“与非”门、“或非”门等逻辑电路的不同组合可以得到各种组合逻辑电路，如译码器、解码器、多路开关等。
组合逻辑电路的实现可以使用现成的集成电路，也可以使用可编程逻辑器件，如PAL、GAL等实现。
三态门与高阻态
三态门，是指逻辑门的输出除有高、低电平两种状态外，还有第三种状态——高阻状态的门电路。
高阻态相当于隔断状态（电阻很大，相当于开路）。
三态门都有一个EN控制使能端，来控制门电路的通断。
可以具备这三种状态的器件就叫做三态(门,总线,......).
计算机里面用 1和0表示是，非两种逻辑，但是，有时候，这是不够的，比如说，他不够富有，但是他也不一定穷啊；她不漂亮，但也不一定丑啊，处于这两个极端的中间，就用那个既不是＋也不是―的中间态表示，叫做高阻态。
高电平，低电平可以由内部电路拉高和拉低。
而高阻态时引
之一就是I/O(输入/输出)口在输入时读入外部电平用。
高阻态相当于该门和它连接的电路处于断开的状态。
(因为实际电路中你不可能去断开它，所以设置这样一个状态使它处于断开状态)。
三态门是一种扩展逻辑功能的输出级，也是一种控制开关。
主要是用于总线的连接，因为总线只允许同时只有一个使用者。
通常在数据总线上接有多个器件，每个器件通过OE/CE之类的信号选通。
如器件没有选通的话它就处于高阻态，相当于没有接在总线上，不影响其它器件的工作。
如果你的设备端口要挂在一个总线上，必须通过三态缓冲器。
因为
以输入这个输出端口的数据。
所以你还需要有总线控制管理，访问到哪个端口，那个端口的三态缓冲器才可以转入输出状态，这是典型的三态门应用。
如果在线上没有两个以上的输出设备, 当然用不到三态门，而线或逻辑又另当别论了。
++++++++++++++++++++++++++++++++++++
高阻态这是一个数字电路里常见的述语，指的是电路的一种输出状态，既不是高电平也不是低电平，如果高阻态再输入下一级电路的话，对下级电路无任何影响，和没接一样，如果用万用表测的话有可能是高电平也有可能是低电平，随它后面接的东西定。
高阻态的实质：电路分析时高阻态可做开路理解。
你可以把它看作输出（输入）电阻非常大。
他的极限可以认为悬空。
也就是说理论上高阻态不是悬空，它是对地或对电源电阻极大的状态。
而实际应用上与引脚的悬空几是一样的。
（当门电路的输出上拉管导通而下拉管截止时，输出为高电平；反之就是低电平；如上拉管和下拉管都截止时，输出端就相当于浮空（没有电流流动），其电平随外部电平高低而定，即该门电路放弃对输出端电路的控制）
典型应用：
1、在总线连接的结构上。
总线上挂有多个设备，设备于总线以高阻的形式连接。
这样在设备不占用总线时自动释放总线（放弃对总线的使用），以方便其他设备获得总线的使用权。
2、大部分单片机I/O使用时都可以设置为高阻输入，如陵阳，AVR等等。
高阻输入（类似于CMOS输入阻抗）可以认为输入电阻是无穷大的，认为I/O对前级影响极小，而且不产生电流（不衰减），而且在一定程度上也增加了芯片的抗电压冲击能力
触发器/寄存器/锁存器
1、D触发器
2、寄存器
3、锁存器。