第二章逻辑门电路全解
第2章 逻辑门电路-习题答案
第2章逻辑门电路2.1 题图2.1(a)画出了几种两输入端的门电路，试对应题图2.1(b)中的A、B波形画出各门的输出F1～F6的波形。
题图2.1解:2.2 求题图2.2所示电路的输出逻辑函数F1、F2。
题图2.2解:2.3 题图2.3中的电路均为TTL门电路，试写出各电路输出Y1～Y8状态。
题图2.3解: Y1=0, Y2=0, Y3=Hi-Z, Y4=0, Y5=0, Y6=0, Y7=0, Y8=0.2.4 题图2.4中各门电路为CMOS电路，试求各电路输出端Y1、Y2和Y的值。
题图2.4解: Y1=1, Y2=0, Y3=0.2.5 6个门电路及A、B波形如题图2.5所示，试写出F1～F6的逻辑函数，并对应A、B波形画出F1～F6的波形。
题图2.5解：2.6 电路及输入波形分别如题图2.6(a)和2.6(b)所示，试对应A、B、C、x1、x2、x3波形画出F端波形。
题图2.6解：2.7 TTL与非门的扇出系数N是多少？它由拉电流负载个数决定还是由灌电流负载决定？解: N≤8 N由灌电流负载个数决定.2.8 题图2.8表示三态门用于总线传输的示意图，图中三个三态门的输出接到数据传输总线，D1D2、D3D4、…、D m D n为三态门的输入端，EN1、EN2、EN n分别为各三态门的片选输入端。
试问：EN信号应如何控制，以便输入数据D1D2、D3D4、…、D m D n顺序地通过数据总线传输（画出EN1～EN n 的对应波形）。
题图2.8解：用下表表示数据传输情况2.9 某工厂生产的双互补对称反相器（4007）引出端如题图2.9所示，试分别连接成：（1）反相器；（2）三输入与非门；（3）三输入或非门。
题图2.9解： (1) 反向器(2)与非门 (3)或非门2.10 按下列函数画出NMOS 电路图。
123()()()F AB CD E H G F A B CD AB CD F A B=+++=+++=⊕解：(1)(2) (3)2.11 将两个OC门如题图2.11连接，试写出各种组合下的输出电压u o及逻辑表达式。
数字电路第2章 门电路
2）输入负载特性 (ui R )
R1 3k b1 A B C T1 R2 750 R4 100
+5V
c1
T3
T2
3k
T4
R5 T5
F
ui
V
R
R3
360
R较小时 设：T2、T5 截止
A B C
R1 3k b1
+5V
R4
R2
c1
T1
T2
R5
T3
T4 F T5
R
ui
R3
R (5 U ) 4.3R ui be1 R1 R 3 R
I BS vcc vCES 5 0.3 mA 0.094mA βRc 50 1
V CC = +5V Rc iC 1kΩ vo c R b 10kΩ b β = 40 iB e
②vi=0.3V时，iB=0，三极管 工作在截止状态，ic=0。因 为ic=0，所以输出电压： vo=VCC=5V
IB 0
IC 0
VCE VCC
7
三极管的开关特性
+UCC 3V 0V RB RC uO T
+UCC
RC 3V
饱和时， VCE ≈ 0，C、 E极间电阻 很小 0V 截止时， IC ≈ 0，C、 E极间电阻 很大
C E
uO 0
相当于 开关闭合
ui
饱和 截止
+UCC RC
C E
uO UCC
避免！
0V 0
VL(max)
低电平
分立元件门电路和集成门电路:
分立元件门电路：用分立的元件和导线连 接起来构成的门电路。简单、经济、功耗低， 负载差。 集成门电路：把构成门电路的元器件和连 线都制作在一块半导体芯片上，再封装起来， 便构成了集成门电路。现在使用最多的是CMOS 和TTL集成门电路。
数字电子技术基础第三版第二章答案
第二章逻辑门电路第一节重点与难点一、重点:1.TTL与非门外特性(1)电压传输特性及输入噪声容限:由电压传输特性曲线可以得出与非门得输出信号随输入信号得变化情况,同时还可以得出反映与非门抗干扰能力得参数U on、U off、U NH与U NL。
开门电平U ON就是保证输出电平为最高低电平时输入高电平得最小值。
关门电平U OFF就是保证输出电平为最小高电平时,所允许得输入低电平得最大值。
(2)输入特性:描述与非门对信号源得负载效应。
根据输入端电平得高低,与非门呈现出不同得负载效应,当输入端为低电平U IL时,与非门对信号源就是灌电流负载,输入低电平电流I IL 通常为1～1、4mA。
当输入端为高电平U IH时,与非门对信号源呈现拉电流负载,输入高电平电流I IH通常小于50μA。
(3)输入负载特性:实际应用中,往往遇到在与非门输入端与地或信号源之间接入电阻得情况,电阻得取值不同,将影响相应输入端得电平取值。
当R≤关门电阻R OFF时,相应得输入端相当于输入低电平;当R≥ 开门电阻R ON时,相应得输入端相当于输入高电平。
2.其它类型得TTL门电路(1)集电极开路与非门(OC门)多个TTL与非门输出端不能直接并联使用,实现线与功能。
而集电极开路与非门(OC门)输出端可以直接相连,实现线与得功能,它与普通得TTL与非门得差别在于用外接电阻代替复合管。
(2)三态门TSL三态门即保持推拉式输出级得优点,又能实现线与功能。
它得输出除了具有一般与非门得两种状态外,还具有高输出阻抗得第三个状态,称为高阻态,又称禁止态。
处于何种状态由使能端控制。
3.CMOS逻辑门电路CMOS反相器与CMOS传输门就是CMOS逻辑门电路得最基本单元电路,由此可以构成各种CMOS逻辑电路。
当CMOS反相器处于稳态时,无论输出高电平还就是低电平,两管中总有一管导通,一管截止,电源仅向反相器提供nA级电流,功耗非常小。
CMOS器件门限电平U TH近似等于1/2U DD,可获得最大限度得输入端噪声容限U NH与U NL=1/2U DD。
第2章集成逻辑门电路
2.3.2
TTL集电极开路门
TTL集电极开路门（Open Collector Gate）也称为OC门。 在用门电路组成逻辑电路时，如果能将输出端直接并联（称为 “线与”逻辑），可以使电路简化许多。前面所介绍的TTL与非 门却不能这样使用，原因有两个：一是TTL与非门无论输出为高 电平还是低电平，输出电阻都很小；二是两个TTL与非门连在一 起以后，如果一个门输出为高电平，另一个输出为低电平，那么 会有很大的电流从截止门的三极管VT4流到导通门的三极管VT5， 此电流大大超过正常工作电流，严重时会损坏门电路。解决的办 法是把TTL与非门电路的输出级改为集电极开路的三极管结构，
图2.25
二极管的开关电路特性
2．双极型三极管的开关特性 双极型三极管的输出特性曲线如图2.26所示。由输出特性曲线 可知，三极管可分为三个区域：截止区、放大区和饱和区。特别 当三极管工作在截止区和饱和区时，电参数也表现为对立的两个 状态，可以作为开关使用。
图2.26
三极管的输出特性曲线
2.2
晶体二极管和三极管的开关特性
第一个字母C代表中国，T代表TTL；它们对应型号的门电路逻辑 功能和引脚图与国际标准基本是一样的。本书电路举例将以最常 用的74XX系列和74LSXX系列门电路为主。本章讨论的集成逻辑门 属于小规模集成电路（SSI）。
2.3.1
TTL与非门电路
1．电路结构 每个系列的TTL与非门基本都是由输入级、中间级（倒相级） 和输出级组成。图2.30为TTL与非门的基本电路。 输入级通常由多发射极晶体三极管组成，如图中VT1。我们可 以把VT1看成是发射极独立而基极和集电极分别并联在一起的三 极管。输入级完成“与”逻辑功能。 中间级由VT2组成，其集电极和发射极输出的信号相位相反。 由这两个相位相反的信号去控制输出级的VT3和VT5，所以中间级 也称倒相级。 输出级由VT3、VT4和VT5组成，采用推拉式结构。其中VT3、
数字电子技术基础第三版第二章答案
第二章逻辑门电路第一节重点与难点一、重点：1．TTL与非门外特性（1）电压传输特性及输入噪声容限：由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况，同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL。
开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。
关门电平U OFF 是保证输出电平为最小高电平时，所允许的输入低电平的最大值。
（2）输入特性：描述与非门对信号源的负载效应。
根据输入端电平的高低，与非门呈现出不同的负载效应，当输入端为低电平U IL时，与非门对信号源是灌电流负载，输入低电平电流I IL通常为1～1.4mA。
当输入端为高电平U IH时，与非门对信号源呈现拉电流负载，输入高电平电流I IH通常小于50μA。
（3）输入负载特性：实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况，电阻的取值不同，将影响相应输入端的电平取值。
当R≤关门电阻R OFF时，相应的输入端相当于输入低电平；当R≥ 开门电阻R ON时，相应的输入端相当于输入高电平。
2．其它类型的TTL门电路（1）集电极开路与非门（OC门）多个TTL与非门输出端不能直接并联使用，实现线与功能。
而集电极开路与非门（OC 门）输出端可以直接相连，实现线与的功能，它与普通的TTL与非门的差别在于用外接电阻代替复合管。
（2）三态门TSL三态门即保持推拉式输出级的优点，又能实现线与功能。
它的输出除了具有一般与非门的两种状态外，还具有高输出阻抗的第三个状态，称为高阻态，又称禁止态。
处于何种状态由使能端控制。
3．CMOS逻辑门电路CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路，由此可以构成各种CMOS逻辑电路。
当CMOS反相器处于稳态时，无论输出高电平还是低电平，两管中总有一管导通，一管截止，电源仅向反相器提供nA级电流，功耗非常小。
CMOS器件门限电平U TH近似等于1/2U DD，可获得最大限度的输入端噪声容限U NH和U NL=1/2U DD。
数字电路第2章逻辑代数基础及基本逻辑门电路
（5）AB＋A B = A （6）（A＋B）（A＋B ）＝A 证明： （A＋B）（A＋B ）＝A＋A B＋AB＋0 A（ ＋B＋B） = 1 JHR A =
二、本章教学大纲基本要求 熟练掌握： 1.逻辑函数的基本定律和定理； 门、 2.“与”逻辑及“与”门、“或”逻辑及“或”
“非”逻辑及“非”门和“与”、“或”、“非” 的基本运算。 理解：逻辑、逻辑状态等基本概念。 三、重点与难点 重点：逻辑代数中的基本公式、常用公式、 基本定理和基本定律。
JHR
难点：
JHR
1.具有逻辑“与”关系的电路图
2.与逻辑状态表和真值表
JHR
我们作如下定义： 灯“亮”为逻辑“1”，灯“灭”为逻辑“0” 开关“通”为逻辑“1”，开关“断”为逻辑 “0” 则可得与逻辑的真值表。 JHR
3.与运算的函数表达式 L＝A·B 多变量时 或 读作 或 L＝AB L＝A·B·C·D… L＝ABCD… 1.逻辑表达式 2.逻辑符号
与非逻辑真值表
Z = A• B
3.逻辑真值表
逻辑规律：有0出1 全1 出0
JHR
A 0 0 1 1
B 0 1 0 1
Z 1 1 1 0
二、或非逻辑 1.逻辑表达式 2.逻辑符号
Z = A+ B
先或后非
3.逻辑真值表
JHR
三、与或非逻辑 1.逻辑表达式 2.逻辑符号
1.代入规则 在任一逻辑等式中，若将等式两边出现的同 一变量同时用另一函数式取代，则等式仍然成立。
JHR
代入规则扩大了逻辑代数公式的应用范围。例如摩 根定理 A＋B = A ⋅ B 若将此等式两边的B用B＋C 取代，则有
数字电路 第二章门电路
DA
DB B
DC
Y
C
R
–5v
第2章 2.2
由以上分析可知： 只有当A、B、C全为 低电平时，输出端才 为低电平。正好符合
或门的逻辑关系。
A
B C
>1
Y
Y= A+B+C
三、 非门电路
第2章 2.2
RA A
RB
+5V
Rc uY=0.3V 设 uA= 3.6V，T饱和导通
• Y
uY= 0.3V
T
Y= 0
3. CMOS与非门
TP1 与TP2并联，TN1 与TN2串联；
当AB都是高电平时TN1 与TN2
TP2
同时导通TP1 与TP2同时截止；
输出Y为低电平。
当AB中有一个是低电平时， B
TN1 与TN2中有一个截止，
TP1 与TP2中有一个导通， 输出Y为高电平。
A
第2章 2. 3
+VDD
TP1 Y
正逻辑：L=0,H=1 ； 负逻辑：H=0,L=1 。
2. 1 半导体二极管、三极管和 MOS管的开关特性
一、理想开关的开关特性： 1 .静态特性 2. 动态特性
二、半导体二极管的开关特性 1.静态特性：
半导体二极管的结构示意图、符号和伏安 特性
一、二极管等效模型
(b)为理想二极管+恒压源模型 (c)为理想二极管模型
当D、S间加上正 向电压后可产生 漏极电流ID 。
第2章 2. 1
UDS
。
S UGS G
D ID
N++
NN++
N型导电沟道
耗尽层
2.1基本逻辑运算和基本门电路
第二章逻辑代数与逻辑门电路基本要求：理解“与”逻辑及“与”门、“或”逻辑及“或”门、“非”逻辑及“非”门；理解正、负逻辑的概念，掌握逻辑代数的基本定律、基本规则和常用公式；理解复合逻辑的概念；了解集成门电路的分类；理解TTL、MOS门电路；理解逻辑函数的表示方法；掌握逻辑函数的代数化简法和卡诺图化简法。
本章主要内容：介绍逻辑代数、集成逻辑门电路和逻辑函数化简。
逻辑代数是数字电路的理论基础，是组合逻辑和时序逻辑电路分析、设计中要用到的基本工具；集成逻辑门电路是组成数字逻辑电路的基本单元电路；逻辑函数化简是逻辑电路分析的基础。
本章重点：基本逻辑门电路和功能逻辑代数的基本定律及常用公式逻辑函数的代数化简法本章难点：基本定律、公式及化简法的正确与准确一、逻辑变量与逻辑函数：在逻辑代数中的变量称逻辑变量，用字母Ａ、Ｂ、Ｃ……来表示。
逻辑变量只能有两种取值：真和假。
常把真记作“1”，假记作“0”。
这里的“1”和“0”并不表示数量的大小，而是表示完全对立的两种状态。
在逻辑问题的研究中，涉及到问题产生的条件和结果。
表示条件的逻辑变量称输入变量，表示结果的逻辑变量称输出变量。
将输入变量和输出变量通过逻辑运算符连接起来的式子称逻辑函数，常用Ｆ、Ｌ表示。
基本的逻辑运算有“与”运算、“或”运算、“非”运算。
二、逻辑运算：逻辑运算的值要通过对逻辑变量进行逻辑运算来确定。
1.与运算及与门逻辑运算Ｆ与逻辑变量Ａ、Ｂ的逻辑与运算表达式是：Ｆ＝Ａ·Ｂ, 式中“·”为与运算符。
在逻辑电路中，把能实现与运算的基本单元叫与门，它是逻辑电路中最基本的一种门电路。
二极管构成的与门电路及逻辑符号如下：2.或运算及或门逻辑函数Ｆ与逻辑变量Ａ、Ｂ的逻辑运算表达式是：Ｆ＝Ａ＋Ｂ，式中“＋”为或运算符。
在逻辑电路中，把能实现或运算的基本单元叫或门。
二极管构成的或门电路及逻辑符号如下：3.非逻辑及非门对逻辑变量Ａ进行逻辑非运算的表达式是：Ｆ＝，这里的“－”是非运算符。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
O
A 1, B 1则R R
O O
ON 2
R
ON 4
2R
ON
A 0, B 0则R R // R
ON 1
ON 3
1 R 2
ON
A 0, B 1则R R
O
ON 1
R
ON
A 1, B 0则R R
O
第二章 集成逻辑门
集成电路大致分为两种类型：CMOS和双极型。 其中CMOS（Complementary Metal-Oxide Semiconductor, 互补金属氧化物半导体）电 路是目前运用最广的逻辑电路。并且逐步取 代了原来的TTL电路。
双极型电路是由双极型三极管构成的电路。 有：TTL 和ECL电路等。在性能，功耗，容量 等方面受到限制，故被CMOS逐渐取代。
V
DD
当V V V (th) T导通 V V 0
OL
所以 MOS 管D S间相当于一个受V 控制的开关。
I
等效电路
OFF ，截止状态
ON，导通状态
MOS管的四种类型
• 增强型
大量正离子
• 耗尽型
导电沟道
MOS门的开关作用 MOS门 D 、 S极之间的开关状态受 VGS 的控制 增强型： N沟道 VGS > V GS（th) > 0 (开启电压） VGS < V GS（th) P沟道 D 导通 断开 导通
加上+VGS，且足够大至VGS >VGS (th), D-S间形成导电沟 道（N型层）
MOS管的基本开关电路
因为 R
ON
OFF
10 , R 1K
9 ON D OFF
只要R R R , 则： 当V V V (th) T截止 V V
I IL GS O I IH GS O OH
7.三态输出门
EN 0时，Y A EN 1时，Y Z (高阻)
VDD
A
G
D D S
T2 F
0 1
1 0
T1
0V 优点：
0V
逻辑式：F= A
A
F
静态功耗小 速度较快
1
电压、电流传输特性
阈值电压
AB段：VI VGS (TH ) N T 2导通，T1截止 VO VOH VDD CD段：VI VDD VGS (TH ) P T1导通，T2 截止 VO VOL 0 BC段：VGS (TH ) N VI VDD VGS (TH ) P T1 , T2同时导通 1 1 若T1 , T2参数完全对称， VI VDD时，VO VDD 2 2
“1” F (+V ) DD
VGS< VGS（th) >0
截止
VA= VDD
+VDD
VGS> VGS（th) <0
S
“1” A (+VDD) G
截止
T2 PMOS D “0” F D (0V) T1 NMOS
S
VGS> VGS（th) >0
导通
+VDD
S
真 值
A VDD F
表： T1 T2 截止 导通 导通 截止
（几百欧）
S
D
S
VGS <VGS（th) < 0 D S （几百欧） (开启电压） 断开 D S VGS > VGS（th)
MOS反相器（非门） 结构:
R +VDD
工作原理:
1) VA = 0V:
F T
VDD
D
VDD
A 0V
G
S
VGS VGS（th) ,T截止; VF = UDD , F=“1”。
+VDD
PMOS管
F CMOS电路
A
G
S
NMOS管
同一电平:
T1 : ON OFF
Complementary -Symmetry MOS 互补对称式MOS T2: OFF ON
பைடு நூலகம்
2) 工作原理
VA=0V “0” (0V) A
+VDD VGS< VGS（th) <0
S
G D D S
导通
T2 PMOS
T1 NMOS
2.1MOS管的开关特性
一、MOS管的结构
金属层
氧化物层 半导体层
PN结
S (Source)：源极 G (Gate)：栅极 D (Drain)：漏极 B (Substrate):衬底
MOS管的结构和符号
栅极 源极 漏极
开启电压：VGS（th)
以N沟道增强型为例：
开启电压
当加+VDS时，
VGS=0时，D-S间是两个背向PN结串联，iD=0
输入噪声容限
在VI 偏离VIH 和VIL的一定范围内， VO基本不变； 在输出变化允许范围内 ，允许输入的变化范围 称为输入噪声容限
V NH VOH (min) VIH (min) V NL VIL (max) VOL (max)
输入特性
输出特性
1.低电平输出特性 VOL f ( I OL ) 同样的 I OL下， VGS VOL
2)VA = VDD : VGS > VGS（th) ,T导通; VF 0V , F=“0”。
0V
NMOS增强型
+VDD
R VDD D
真 值
表：
F
输入
VDD
输出 F
1 0
A 0V
G
S
A
0 1
0V
NMOS增强型 1 逻辑符号: A
F
逻辑式：F=
A
2. CMOS反相器 1) 结构
S T2 D D T1
输出特性
2.高电平输出特性 VOH f ( I OH ) 同样的I OH 下， VGS VOH 越少
3. CMOS与非门 结构: S
T3
+VDD
工作原理:
A B T1 T2 T3 T4 F
S
T1
A B
G G
S
T2
0 F 0 1 1
0 1 0 1
ON 3
R
ON
(2)输出的高低电平受输入端数目的影响 输入端越多，V 越高，V 也更高
OL OH
5.带缓冲极的CMOS门 解决方法
或非门 缓冲器 与非门
6.漏极开路的门电路（OD门）
实现输出电平变换、吸收大负载电流、线与
1.可将输出并联使用，实 现线与 或用作电平转换、驱动 器 (VDD 可以不等于 VDD ) 2.使用时允许外接 RL , VDD
&
1 1 1 0
S F=AB
T4
A B
F
4. CMOS或非门 结构:
A B +VDD
工作原理:
A B T1 T2 T3 T4 F
G S G
T4
S
T1
T2 F T3
0 0 1 1
A B
0 1 0 1
× × × × ×× ××
1
1 0 0 0
S F=AB
F
5.带缓冲极的CMOS门 1、与非门