第二章逻辑门电路
数电讲义--2章
1.0
VOL（max）0.5
输入标 准低电
平
0.4V
VNL
D VNH
E
V V 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0
SL VOFF VON
SH
Vi (V)
输入标准
高电平
2. 输入特性
+VCC
1) 输入伏安特性
iI
R1 3kΩ
1
-1.6 mA
<50 uA vI A
31
B
T1
1.4 V
和边沿，T4放大。 VO随iOH变化不大。 当由i于Oi以OHH受↑：线时功性,R耗变4上的化压限。降制增，大i0，H过T大3 、会T4烧饱毁和T，4管V，O随所
功耗 1mW IOH 400 A
输出高电平时的扇出系数 3.6V
R2 750Ω 2T3 Vc2 1 3 R4
VO
+VCC
R 4 +5V 100Ω
抗干扰能力越强。 高电平噪声容限
VNH= VSH ¯ VON 。
VNH越大，输入为1态下
抗干扰能力越强。
Vo (V)
4.0 A B
3.5
3.0
VOH（min）2.5 2.4V
C
2.0
1.5
A(0V, 3. 6V) B(0.6V, 3.6V) C(1.3V, 2.48V) D(1.4V, 0.3V) E(3.6V, 0.3V)
• 导通(VD>VTH) • 2、二极管的开关时间
截止5V(VDR<VT+H)
0V
D VD
uo
_
VF Vi
二极管开关状态的转换需要时间：
t1 t2
第二章逻辑门电路
B
+V’CC RL
A B
&
线与
F A BC D
C
D
& CD
+V’CC RL & &
RL
构成总线输出
：多个逻辑门分时段
&
1
总线负载
共用同一条输出线
20
2.5.6
三态门
VT3
三态门符号 +VCC
VT4 VT2
A B EN
&
EN
VT1
A B EN
D
A B EN
F
VT5
vi vi vo
tpd tpd
vo
应大于tpd ，输出信号vo才能 完成响应。 如输入脉宽小于tpd ，则输出vo 不能产生完整响应，vo会保持 在原电平上基本不变。
(对称方波)
fmax=1/(2tpd)
fmax ：
3
传输延迟的仿真
由仿真知, 门延迟 tpd 150nS. 见
vi
25KHz
20uS
IIS IIS 。 1.4mA。
VCC VB1 R1
IIS
vI /V
1.4V
-0.5
IIS
-1.0 -1.5 -2.0
1V
I IS
3K IIS
R1
VCC
vB1
VT2 R3
VO=VOH
VT5
&
IIS
11
或非门(或门) 输入端有多个并接时：
并接接地时， 每个输入端流出电流IIS
IIS
A A•B=A+B VCC
-2~ -1.5V : VIL
第2章 逻辑门电路-习题答案
第2章逻辑门电路2.1 题图2.1(a)画出了几种两输入端的门电路，试对应题图2.1(b)中的A、B波形画出各门的输出F1～F6的波形。
题图2.1解:2.2 求题图2.2所示电路的输出逻辑函数F1、F2。
题图2.2解:2.3 题图2.3中的电路均为TTL门电路，试写出各电路输出Y1～Y8状态。
题图2.3解: Y1=0, Y2=0, Y3=Hi-Z, Y4=0, Y5=0, Y6=0, Y7=0, Y8=0.2.4 题图2.4中各门电路为CMOS电路，试求各电路输出端Y1、Y2和Y的值。
题图2.4解: Y1=1, Y2=0, Y3=0.2.5 6个门电路及A、B波形如题图2.5所示，试写出F1～F6的逻辑函数，并对应A、B波形画出F1～F6的波形。
题图2.5解：2.6 电路及输入波形分别如题图2.6(a)和2.6(b)所示，试对应A、B、C、x1、x2、x3波形画出F端波形。
题图2.6解：2.7 TTL与非门的扇出系数N是多少？它由拉电流负载个数决定还是由灌电流负载决定？解: N≤8 N由灌电流负载个数决定.2.8 题图2.8表示三态门用于总线传输的示意图，图中三个三态门的输出接到数据传输总线，D1D2、D3D4、…、D m D n为三态门的输入端，EN1、EN2、EN n分别为各三态门的片选输入端。
试问：EN信号应如何控制，以便输入数据D1D2、D3D4、…、D m D n顺序地通过数据总线传输（画出EN1～EN n 的对应波形）。
题图2.8解：用下表表示数据传输情况2.9 某工厂生产的双互补对称反相器（4007）引出端如题图2.9所示，试分别连接成：（1）反相器；（2）三输入与非门；（3）三输入或非门。
题图2.9解： (1) 反向器(2)与非门 (3)或非门2.10 按下列函数画出NMOS 电路图。
123()()()F AB CD E H G F A B CD AB CD F A B=+++=+++=⊕解：(1)(2) (3)2.11 将两个OC门如题图2.11连接，试写出各种组合下的输出电压u o及逻辑表达式。
第02章 逻辑门电路
OC门的几种主要应用
实现线与逻辑
电路如右图所示，逻辑关系为
L L1 L2 AB CD
实现电平转换
如下图所示，可使输出高电平变为+12V
+12V
R
A& 3.4V 0.3V
12V F
0.3V
用作驱动电路
右图是用来驱动发光二极管的电路。
2.3.5 三态门
R1 4K
R2 1.6K
A
T1
T2 B
输出低电平时：NOL = IOLmax / IiLmax 输出高电平时：NOH = IOHmax / IiHmax
考虑最坏的情况，扇出系数：N = min(NL , NH)
TTL与非门的灌电流与拉电流负载
2.3.2 TTL与非门的特性及参数
平均传输延迟时间
tpd = 0.5(tpdL + tpdH ) 输出信号略滞后于输入信号. 典型值：纳秒级
Vo(V) VOH A 2.7
电压传输特性及相关参数 (1) 输出高电平 VOH
R1 4K
R2 1.6K
R4
VCC
130
A
B
B
T1
T3
T2
ቤተ መጻሕፍቲ ባይዱ
D3
F
D1
D2
R3
T4
1K
典型值VOH ≥ 3.4V
VOHmin是满足输出电流指标时， 输出高电平允许的最低值，一 般要求 VOHmin ≥ 2.7V
C
(2) 输出低电平 VOL
(5) 关门电平 VOFF
保证T4截止 输出高电平 时, 输入低电平的最大值.
VOFF ≥ 0.8V
2.3.2 TTL与非门的特性及参数
数字电子技术基础第三版第二章答案
第二章逻辑门电路第一节重点与难点一、重点:1．TTL与非门外特性（1）电压传输特性及输入噪声容限：由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况,同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL。
开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。
关门电平U OFF是保证输出电平为最小高电平时,所允许的输入低电平的最大值。
（2）输入特性:描述与非门对信号源的负载效应。
根据输入端电平的高低，与非门呈现出不同的负载效应，当输入端为低电平U IL时,与非门对信号源是灌电流负载，输入低电平电流I IL通常为1~1.4mA.当输入端为高电平U IH时，与非门对信号源呈现拉电流负载，输入高电平电流I IH通常小于50μA。
（3）输入负载特性:实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况,电阻的取值不同,将影响相应输入端的电平取值。
当R≤关门电阻R OFF时,相应的输入端相当于输入低电平；当R≥ 开门电阻R ON时，相应的输入端相当于输入高电平。
2．其它类型的TTL门电路（1)集电极开路与非门（OC门）多个TTL与非门输出端不能直接并联使用,实现线与功能.而集电极开路与非门（OC门）输出端可以直接相连,实现线与的功能，它与普通的TTL与非门的差别在于用外接电阻代替复合管.(2）三态门TSL三态门即保持推拉式输出级的优点，又能实现线与功能。
它的输出除了具有一般与非门的两种状态外，还具有高输出阻抗的第三个状态，称为高阻态，又称禁止态.处于何种状态由使能端控制.3．CMOS逻辑门电路CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路，由此可以构成各种CMOS逻辑电路。
当CMOS反相器处于稳态时，无论输出高电平还是低电平，两管中总有一管导通，一管截止，电源仅向反相器提供nA级电流，功耗非常小。
CMOS器件门限电平U TH近似等于1/2U DD，可获得最大限度的输入端噪声容限U NH和U NL=1/2U DD。
数字电子技术基础第三版第二章答案
第二章逻辑门电路第一节重点与难点一、重点：1．TTL与非门外特性（1）电压传输特性及输入噪声容限：由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况，同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL。
开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。
关门电平U OFF 是保证输出电平为最小高电平时，所允许的输入低电平的最大值。
（2）输入特性：描述与非门对信号源的负载效应。
根据输入端电平的高低，与非门呈现出不同的负载效应，当输入端为低电平U IL时，与非门对信号源是灌电流负载，输入低电平电流I IL通常为1～1.4mA。
当输入端为高电平U IH时，与非门对信号源呈现拉电流负载，输入高电平电流I IH通常小于50μA。
（3）输入负载特性：实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况，电阻的取值不同，将影响相应输入端的电平取值。
当R≤关门电阻R OFF时，相应的输入端相当于输入低电平；当R≥ 开门电阻R ON时，相应的输入端相当于输入高电平。
2．其它类型的TTL门电路（1）集电极开路与非门（OC门）多个TTL与非门输出端不能直接并联使用，实现线与功能。
而集电极开路与非门（OC 门）输出端可以直接相连，实现线与的功能，它与普通的TTL与非门的差别在于用外接电阻代替复合管。
（2）三态门TSL三态门即保持推拉式输出级的优点，又能实现线与功能。
它的输出除了具有一般与非门的两种状态外，还具有高输出阻抗的第三个状态，称为高阻态，又称禁止态。
处于何种状态由使能端控制。
3．CMOS逻辑门电路CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路，由此可以构成各种CMOS逻辑电路。
当CMOS反相器处于稳态时，无论输出高电平还是低电平，两管中总有一管导通，一管截止，电源仅向反相器提供nA级电流，功耗非常小。
CMOS器件门限电平U TH近似等于1/2U DD，可获得最大限度的输入端噪声容限U NH和U NL=1/2U DD。
第二章 逻辑门电路
• （2）放大状态：当VI为正值且大于死区电压时，三极 管导通。有 V V V
IB
I BE
Rb
I
Rb
• 此时，若调节Rb↓，则IB↑，IC↑，VCE↓，工作点沿着负 载线由A点→B点→C点→D点向上移动。在此期间，三极管 工作在放大区， 其特点为： IC＝βIB。 • 三极管工作在放大状态的条件为： 发射结正偏，集电结反偏
VIL VOL
VNL
0
4、扇入与扇出数： 1）扇入数： 取决于它的输入端的个数。 2）扇出数: MIN (NOH, NOL)
拉电流工作情况： 输出为高电平时，与 非门带拉电流负载
N OH
I OH （驱动门） I IH （负载门）
0 1
4
IIH II
L
输出为低电平时，与 灌电流工作情况： 非门带灌电流负载
0
T3 通
该与非门输 出低电平， 门 2 T3导通
集电极开路TTL“与非”门（OC门）
OC门的结构
当输入端全为高电 VCC 逻辑符号： 平时，T2、T3导通， A A A R 输出为低电平； L B B B 输入端有一个为 低 电 平 时 ， T2 、 输出逻辑电平： T3 截 止 ， 输 出 高 低电平0.3V 电 平 接 近 电 源 电 （5-30V） TTL与非门 高电平为VC 压VC。 OC门完成 集电极开路与非门（OC门） “与非”逻辑功 能
§2.3
CC
基本逻辑门电路
真值表
一、二极管“与门”及“或门”电路 A V (5V) 1、与门电路： 0 0 R 3k 0 A 1 L 1 B 1 C 1
A，B，C 任一为0V，其中一个 二极管导通，VL被钳制在0.7V
第二章 逻辑门电路
电子技术基础教案 信息工程系 李开行逻辑门电路2.1基本要求1.正确理解以下基本概念：推拉式输出、线与、高阻态。
2.熟练掌握各种门电路的逻辑功能。
3. 熟悉各种门电路的结构、工作原理、主要参数及应用中注意的问题。
2.2 解答示例及解题技巧2.1 电路如图题2.1所示，写出输出L 的表达式。
设电路中各元件参数满足使三极管处于饱和及截止的条件。
BL D D (a)CC(c)1233(d)图题2.1解：(a)此电路由两级逻辑门构成，第一级是与门，输出为AB ；第二级是或门，输出为： C AB L +=1(b)此电路是只有一个输入端的逻辑电路。
当输入端A 为低电平时，T 1发射结导通，V B1<2.1V ，D 、T 2截止，L 2输出高电平；当输入端A 为高电平时，T 1发射结不通，+V CC 足以使D 、T 2导通， L 2输出低电平。
由以上分析可见： A L =2(c)此电路有两个输入端，可以分四种情况讨论其工作过程：当输入A 、B 均为低电平时，T 1、 T 2都截止，L 3以下部分的支路不通，输出高电平； 当输入A 、B 一高一低时，T 1、 T 2中有一个截止，L 3以下部分的支路仍不通，输出高电平；当输入A 、B 均为高电平时，T 1、 T 2都饱和导通，L 3以下部分的支路导通，输出低电平。
根据以上分析可以列出真值表如表2.1（a ）。
由真值表可得表达式：AB B A B A B A L =++=3(d) 此电路有两个输入端，可以分四种情况讨论其工作过程：当输入A 、B 均为低电平时，T 1、 T 2都截止，L 4以下部分的支路不通，输出高电平； 当输入A 、B 一高一低时，T 1、 T 2中有一个饱和导通，L 3以下部分的支路导通，输出低电平；当输入A 、B 均为高电平时，T 1、 T 2都饱和导通，L 3以下部分的支路导通，输出低电平。
根据以上分析可以列出真值表如表2.1（b ）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
u O U CC U BE 3 U D 3 3 . 6V
即输入输出之间实现了“与非”的逻辑关系。
TTL与非门电路的电平关系表
输入 输出
逻辑表达式 Y=A· B 与非门真值表
普通二极管反向 击穿后，将失去 单向导电性。
注 意：
（2）.三极管的开关特性
i C / A
+UCC RC
iC
饱 和 区 放 大 区
输出回路
输入回路
ui
RB
iB
uo
T
iB 0 A
截止区
uCE / V
（a） 电路
（b）特性曲线
+UCC 等效电路 +UCC 0V
B
C
3V ①饱和
RC
C E
uO
E
-UCC -5V
事件：输出高电平。
发生为“1” 不发生为“0” 满足，为“1” 不满足，为“0”
（3）或门逻辑功能：
有1出1，全0出0 （4）逻辑表达式：Y=A+B （6）逻辑符号：
条件：输入高电平。
（5）工作波形图： A 0
B
A
>
1
B
Y
Y
0 0
A B
3V
D1 D2
F
3V
3V
RA B≥1Fra bibliotekF逻辑符号
+U CC
A B D1 D2
T1
T2
D3 F T4
R3
输入级
中间级
输出级
2.工作原理
（1）输入级
两个发射结相当于 与门的两个输入的 二极管，完成“与” 的功能
A B D1 D2
R1
R2
R4 T3
+U CC
对输入变量实现“与”运算， 输入级相当于一个与门。 （2）中间级
T1
T2
D3 F T4
R3
实现放大和倒相功能。向后级提供 两个相位相反的信号，分别驱动T3、 T4管。 （3）输出级 减小电路的输出电阻，提高输出 带负载能力和抗干扰能力。T3和T4 管总处于一管导通而另一管截止的 工作状态。
OC门实现电平转换
2.三态与非门输出
R1 R2 R 4 +V CC T3 A B EN 1 1 T1 D4 R3 T2 D3 F T4
A B EN
&
F EN
（a）TTL 三态与非门电路
（b）TTL 三态与非门逻辑符号
当使能输入端EN＝1时，门电路相当于二输 入端的与非门； 当使能输入端EN=0时， 从输出端看进去，对地和电源都相当于开 路，呈现高阻抗（Z状态）。
电子技术 数字电路部分
第二章
逻辑门电路
第2章 逻辑门电路
2.1 逻辑约定与逻辑电平 2.2 基本逻辑门电路 2.3 TTL集成逻辑门电路 2.4 CMOS集成逻辑门电路
学习要点
• 逻辑门电路的构成 • TTL集成逻辑门电路功能及特点 • CMOS集成逻辑门电路功能及特点
• 逻辑电路使用过程中的注意问题
2.1 逻辑约定与逻辑电平
1 .逻辑约定
正逻辑：用高电平表示逻辑“1”，低电平表示逻辑“0” 负逻辑：用低电平表示逻辑“1”，高电平表示逻辑“0” 通常在没有特殊注明的情况下我们均采用正逻辑
2 .逻辑电平
在研究逻辑电路时，只有能确定高、低电平就可以确定 逻辑状态了，所以高、低电平可以不再是精确的某一个数值， 而是可在一定范围内取值的逻辑电平。
3V
RC RB
T
“C~E”间相当于开关闭合
ui
u C O
E
uO 0
+UCC
RC
0V ②截止
C E
“C~E”间相当于开关断开
uO
uO UCC
C B E
1.二极管与门
（1）电路 0V A
DA DB DC
（2）逻辑状态表 UA UB UY
+UCC 5V
A
B
Y
R
Y 0V
0V 3V B
0V 0V 0V 0V 3V 0V 3V 0V 0V 3V 3V 3V
输入低电平噪声容限UNL： 输入低电平时，保证TTL电路 仍可正常输出的最大允许正 向干扰电压。
0输出 U OL(max) 1
0 输入
UNL＝UIL（max）—UOL（max）
1
uO
uI
噪声容限越大，集成门 电路的抗干扰能力越强。
输入噪声容限示意图
（5）传输延迟时间tpd 。
电路在动态脉冲信号作用下，输 出脉冲相对于输入脉冲延迟了多长 时间。
50% tpHL 50%
50% tpLH 50%
UIH UIL UOH UOL
tPHL tPLH
--输出电压由高变低，输出脉冲的延迟时间； --输出电压由低变高，输出脉冲的延迟时间。
这两个延迟时间的平均值称为平均传输延迟时间tpd。 TTL门电路的平均传输延迟时间tpd一般在20nS左右。
（6）扇入扇出数。
（4）噪声容限。
保证电路正常输出的前提下，输入电平允许波动的最大 范围。
输入高电平噪声容限UNH： 输入高电平时，保证TTL电路仍可正常输出的最大 允许负向干扰电压。
显然，
uO 1输出
UOH(min) UNH UIH(min) UIL(max) UNL
uI
1 输入
UNH＝UOH（min）—UIH（min ）
或门逻辑真值表
A B D1 D2 R
F
A 0（0V） 0（0V） 1（3V） 1（3V）
B 0（0V） 1（3V） 0（0V） 1（3V）
F 0（0V） 1（3V） 1（3V） 1（3V）
逻辑表达式
F=A+B A
B
电路波形图
F
2.2.2 三极管非门电路
+12V
电路波形图
RC
A
UA=0V T截止状态
逻辑门电路 --由具体器件构成能够实现基本和常用逻 辑关系的电子线路，简称门电路 。 是实现逻辑功能的基本单元。 数字集成电路 ①一种是由三极管组成的双极型集成电路，例 如晶体管-晶体管逻辑电路（简称TTL）和射极耦合 逻辑电路（简称ECL电路）。 ②一种是由MOS管组成的单极型集成电路， 例如N-MOS逻辑电路和互补MOS（简称COMS） 逻辑电路。
RB
T
F A
1
F
A F
UA=3V T饱和状态
逻辑真值表
A 0（0V） 1（3V）
F 1（12V） 0（0.3V）
逻辑关系
F=A
数字电路逻辑符号中，若在输入 端加小圆圈，表示输入低电平信 号有效。若在输出端加小圆圈， 表示输出信号取反。
2.2.3 组合逻辑门电路
+12V
1.与非门
+5V D F T A B & F
iD / mA
当外加正向电压大于死区电压时，二极 管呈现很小的电阻处于导通状态，相当 于开关闭合，一般硅管的正向导通压降 UD约为0.6~0.7V，锗管约为0.2~0.3V。
(V T)
0.5 0.7 u / D
V
S
3V
D
伏安特性曲线
3V ①导通
R
R
相当于开关闭合
0V
S 0V ②截止
R 相当于开关断开
输入 A 0 B 0
UA/V
0.3 0.3 3 3
UB/V
0.3 3 0.3 3
UY/V
3.6 3.6 3.6 0.3
输出 Y 1
0
1 1
1
0 1
1
1 0
2.3.2 TTL集电极开路门和三态门电路
1. TTL集电极开路门电路（OC门）
+5V
“线与” --将两个以上门电路 的输出端直接并联以实 现“与”逻辑的功能。 如图，低阻通路产生很大电 流，可能烧坏器件，且无法 确定输出是高电平还是低电 平。
1
正 逻 辑
0
负 逻 辑
0
0
0
1
2.2 分立元件门电路
2.2.1 二极管门电路
iD / mA
门限电压： 硅材料为0.6-0.7V 锗材料为0.2-0.3V
（1）二极管的开关特性
阳极 阴极
0.5 0.7 u /V D
(VT )
（a） 电路符号
（b）特性曲线
二极管当作开关来使用正是利用了二极管的单向导电性。
A B EN
&
F EN
高阻态并无逻辑值，仅表示电路与其他电路无关联，所以三态电 路仍是二值逻辑电路。
由于该电路有高电平、 低电平和高阻态三种状态， 所以称之为三态门。
A B
&
F EN
EN
低电平有效三态与非门
高电平有效的三态 与非门电路真值表 EN 1 1 1 1 0 A 0 0 1 1 × B 0 1 0 1 × F 1 1 1 0 高阻
扇入数：
--门电路输入端的个数，用NI表示。 对于一个2输入的“或非”门，其扇入数NI＝2。
扇出数：
--门电路在正常工作时，所能 带同类门电路的最大数目，它表示 带负载能力。
I OH & “1” I IH & I IH
2.3.2 TTL门的电路特性与参数
1. TTL门的电压传输特性
电压传输特性是指输出电压 曲线，即
uO
随输入电压
uo/v
3.6 3.0 2.0 1.0
uO f (u I )
uI