第二章逻辑门电路
数电讲义--2章
1.0
VOL（max）0.5
输入标 准低电
平
0.4V
VNL
D VNH
E
V V 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0
SL VOFF VON
SH
Vi (V)
输入标准
高电平
2. 输入特性
+VCC
1) 输入伏安特性
iI
R1 3kΩ
1
-1.6 mA
<50 uA vI A
31
B
T1
1.4 V
和边沿，T4放大。 VO随iOH变化不大。 当由i于Oi以OHH受↑：线时功性,R耗变4上的化压限。降制增，大i0，H过T大3 、会T4烧饱毁和T，4管V，O随所
功耗 1mW IOH 400 A
输出高电平时的扇出系数 3.6V
R2 750Ω 2T3 Vc2 1 3 R4
VO
+VCC
R 4 +5V 100Ω
抗干扰能力越强。 高电平噪声容限
VNH= VSH ¯ VON 。
VNH越大，输入为1态下
抗干扰能力越强。
Vo (V)
4.0 A B
3.5
3.0
VOH（min）2.5 2.4V
C
2.0
1.5
A(0V, 3. 6V) B(0.6V, 3.6V) C(1.3V, 2.48V) D(1.4V, 0.3V) E(3.6V, 0.3V)
• 导通(VD>VTH) • 2、二极管的开关时间
截止5V(VDR<VT+H)
0V
D VD
uo
_
VF Vi
二极管开关状态的转换需要时间：
t1 t2
第二章逻辑门电路
B
+V’CC RL
A B
&
线与
F A BC D
C
D
& CD
+V’CC RL & &
RL
构成总线输出
：多个逻辑门分时段
&
1
总线负载
共用同一条输出线
20
2.5.6
三态门
VT3
三态门符号 +VCC
VT4 VT2
A B EN
&
EN
VT1
A B EN
D
A B EN
F
VT5
vi vi vo
tpd tpd
vo
应大于tpd ，输出信号vo才能 完成响应。 如输入脉宽小于tpd ，则输出vo 不能产生完整响应，vo会保持 在原电平上基本不变。
(对称方波)
fmax=1/(2tpd)
fmax ：
3
传输延迟的仿真
由仿真知, 门延迟 tpd 150nS. 见
vi
25KHz
20uS
IIS IIS 。 1.4mA。
VCC VB1 R1
IIS
vI /V
1.4V
-0.5
IIS
-1.0 -1.5 -2.0
1V
I IS
3K IIS
R1
VCC
vB1
VT2 R3
VO=VOH
VT5
&
IIS
11
或非门(或门) 输入端有多个并接时：
并接接地时， 每个输入端流出电流IIS
IIS
A A•B=A+B VCC
-2~ -1.5V : VIL
第2章 逻辑门电路-习题答案
第2章逻辑门电路2.1 题图2.1(a)画出了几种两输入端的门电路，试对应题图2.1(b)中的A、B波形画出各门的输出F1～F6的波形。
题图2.1解:2.2 求题图2.2所示电路的输出逻辑函数F1、F2。
题图2.2解:2.3 题图2.3中的电路均为TTL门电路，试写出各电路输出Y1～Y8状态。
题图2.3解: Y1=0, Y2=0, Y3=Hi-Z, Y4=0, Y5=0, Y6=0, Y7=0, Y8=0.2.4 题图2.4中各门电路为CMOS电路，试求各电路输出端Y1、Y2和Y的值。
题图2.4解: Y1=1, Y2=0, Y3=0.2.5 6个门电路及A、B波形如题图2.5所示，试写出F1～F6的逻辑函数，并对应A、B波形画出F1～F6的波形。
题图2.5解：2.6 电路及输入波形分别如题图2.6(a)和2.6(b)所示，试对应A、B、C、x1、x2、x3波形画出F端波形。
题图2.6解：2.7 TTL与非门的扇出系数N是多少？它由拉电流负载个数决定还是由灌电流负载决定？解: N≤8 N由灌电流负载个数决定.2.8 题图2.8表示三态门用于总线传输的示意图，图中三个三态门的输出接到数据传输总线，D1D2、D3D4、…、D m D n为三态门的输入端，EN1、EN2、EN n分别为各三态门的片选输入端。
试问：EN信号应如何控制，以便输入数据D1D2、D3D4、…、D m D n顺序地通过数据总线传输（画出EN1～EN n 的对应波形）。
题图2.8解：用下表表示数据传输情况2.9 某工厂生产的双互补对称反相器（4007）引出端如题图2.9所示，试分别连接成：（1）反相器；（2）三输入与非门；（3）三输入或非门。
题图2.9解： (1) 反向器(2)与非门 (3)或非门2.10 按下列函数画出NMOS 电路图。
123()()()F AB CD E H G F A B CD AB CD F A B=+++=+++=⊕解：(1)(2) (3)2.11 将两个OC门如题图2.11连接，试写出各种组合下的输出电压u o及逻辑表达式。
第02章 逻辑门电路
OC门的几种主要应用
实现线与逻辑
电路如右图所示，逻辑关系为
L L1 L2 AB CD
实现电平转换
如下图所示，可使输出高电平变为+12V
+12V
R
A& 3.4V 0.3V
12V F
0.3V
用作驱动电路
右图是用来驱动发光二极管的电路。
2.3.5 三态门
R1 4K
R2 1.6K
A
T1
T2 B
输出低电平时：NOL = IOLmax / IiLmax 输出高电平时：NOH = IOHmax / IiHmax
考虑最坏的情况，扇出系数：N = min(NL , NH)
TTL与非门的灌电流与拉电流负载
2.3.2 TTL与非门的特性及参数
平均传输延迟时间
tpd = 0.5(tpdL + tpdH ) 输出信号略滞后于输入信号. 典型值：纳秒级
Vo(V) VOH A 2.7
电压传输特性及相关参数 (1) 输出高电平 VOH
R1 4K
R2 1.6K
R4
VCC
130
A
B
B
T1
T3
T2
ቤተ መጻሕፍቲ ባይዱ
D3
F
D1
D2
R3
T4
1K
典型值VOH ≥ 3.4V
VOHmin是满足输出电流指标时， 输出高电平允许的最低值，一 般要求 VOHmin ≥ 2.7V
C
(2) 输出低电平 VOL
(5) 关门电平 VOFF
保证T4截止 输出高电平 时, 输入低电平的最大值.
VOFF ≥ 0.8V
2.3.2 TTL与非门的特性及参数
数字电子技术基础第三版第二章答案
第二章逻辑门电路第一节重点与难点一、重点:1．TTL与非门外特性（1）电压传输特性及输入噪声容限：由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况,同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL。
开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。
关门电平U OFF是保证输出电平为最小高电平时,所允许的输入低电平的最大值。
（2）输入特性:描述与非门对信号源的负载效应。
根据输入端电平的高低，与非门呈现出不同的负载效应，当输入端为低电平U IL时,与非门对信号源是灌电流负载，输入低电平电流I IL通常为1~1.4mA.当输入端为高电平U IH时，与非门对信号源呈现拉电流负载，输入高电平电流I IH通常小于50μA。
（3）输入负载特性:实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况,电阻的取值不同,将影响相应输入端的电平取值。
当R≤关门电阻R OFF时,相应的输入端相当于输入低电平；当R≥ 开门电阻R ON时，相应的输入端相当于输入高电平。
2．其它类型的TTL门电路（1)集电极开路与非门（OC门）多个TTL与非门输出端不能直接并联使用,实现线与功能.而集电极开路与非门（OC门）输出端可以直接相连,实现线与的功能，它与普通的TTL与非门的差别在于用外接电阻代替复合管.(2）三态门TSL三态门即保持推拉式输出级的优点，又能实现线与功能。
它的输出除了具有一般与非门的两种状态外，还具有高输出阻抗的第三个状态，称为高阻态，又称禁止态.处于何种状态由使能端控制.3．CMOS逻辑门电路CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路，由此可以构成各种CMOS逻辑电路。
当CMOS反相器处于稳态时，无论输出高电平还是低电平，两管中总有一管导通，一管截止，电源仅向反相器提供nA级电流，功耗非常小。
CMOS器件门限电平U TH近似等于1/2U DD，可获得最大限度的输入端噪声容限U NH和U NL=1/2U DD。
数字电子技术基础第三版第二章答案
第二章逻辑门电路第一节重点与难点一、重点：1．TTL与非门外特性（1）电压传输特性及输入噪声容限：由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况，同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL。
开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。
关门电平U OFF 是保证输出电平为最小高电平时，所允许的输入低电平的最大值。
（2）输入特性：描述与非门对信号源的负载效应。
根据输入端电平的高低，与非门呈现出不同的负载效应，当输入端为低电平U IL时，与非门对信号源是灌电流负载，输入低电平电流I IL通常为1～1.4mA。
当输入端为高电平U IH时，与非门对信号源呈现拉电流负载，输入高电平电流I IH通常小于50μA。
（3）输入负载特性：实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况，电阻的取值不同，将影响相应输入端的电平取值。
当R≤关门电阻R OFF时，相应的输入端相当于输入低电平；当R≥ 开门电阻R ON时，相应的输入端相当于输入高电平。
2．其它类型的TTL门电路（1）集电极开路与非门（OC门）多个TTL与非门输出端不能直接并联使用，实现线与功能。
而集电极开路与非门（OC 门）输出端可以直接相连，实现线与的功能，它与普通的TTL与非门的差别在于用外接电阻代替复合管。
（2）三态门TSL三态门即保持推拉式输出级的优点，又能实现线与功能。
它的输出除了具有一般与非门的两种状态外，还具有高输出阻抗的第三个状态，称为高阻态，又称禁止态。
处于何种状态由使能端控制。
3．CMOS逻辑门电路CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路，由此可以构成各种CMOS逻辑电路。
当CMOS反相器处于稳态时，无论输出高电平还是低电平，两管中总有一管导通，一管截止，电源仅向反相器提供nA级电流，功耗非常小。
CMOS器件门限电平U TH近似等于1/2U DD，可获得最大限度的输入端噪声容限U NH和U NL=1/2U DD。
第二章 逻辑门电路
• （2）放大状态：当VI为正值且大于死区电压时，三极 管导通。有 V V V
IB
I BE
Rb
I
Rb
• 此时，若调节Rb↓，则IB↑，IC↑，VCE↓，工作点沿着负 载线由A点→B点→C点→D点向上移动。在此期间，三极管 工作在放大区， 其特点为： IC＝βIB。 • 三极管工作在放大状态的条件为： 发射结正偏，集电结反偏
VIL VOL
VNL
0
4、扇入与扇出数： 1）扇入数： 取决于它的输入端的个数。 2）扇出数: MIN (NOH, NOL)
拉电流工作情况： 输出为高电平时，与 非门带拉电流负载
N OH
I OH （驱动门） I IH （负载门）
0 1
4
IIH II
L
输出为低电平时，与 灌电流工作情况： 非门带灌电流负载
0
T3 通
该与非门输 出低电平， 门 2 T3导通
集电极开路TTL“与非”门（OC门）
OC门的结构
当输入端全为高电 VCC 逻辑符号： 平时，T2、T3导通， A A A R 输出为低电平； L B B B 输入端有一个为 低 电 平 时 ， T2 、 输出逻辑电平： T3 截 止 ， 输 出 高 低电平0.3V 电 平 接 近 电 源 电 （5-30V） TTL与非门 高电平为VC 压VC。 OC门完成 集电极开路与非门（OC门） “与非”逻辑功 能
§2.3
CC
基本逻辑门电路
真值表
一、二极管“与门”及“或门”电路 A V (5V) 1、与门电路： 0 0 R 3k 0 A 1 L 1 B 1 C 1
A，B，C 任一为0V，其中一个 二极管导通，VL被钳制在0.7V
第二章 逻辑门电路
电子技术基础教案 信息工程系 李开行逻辑门电路2.1基本要求1.正确理解以下基本概念：推拉式输出、线与、高阻态。
2.熟练掌握各种门电路的逻辑功能。
3. 熟悉各种门电路的结构、工作原理、主要参数及应用中注意的问题。
2.2 解答示例及解题技巧2.1 电路如图题2.1所示，写出输出L 的表达式。
设电路中各元件参数满足使三极管处于饱和及截止的条件。
BL D D (a)CC(c)1233(d)图题2.1解：(a)此电路由两级逻辑门构成，第一级是与门，输出为AB ；第二级是或门，输出为： C AB L +=1(b)此电路是只有一个输入端的逻辑电路。
当输入端A 为低电平时，T 1发射结导通，V B1<2.1V ，D 、T 2截止，L 2输出高电平；当输入端A 为高电平时，T 1发射结不通，+V CC 足以使D 、T 2导通， L 2输出低电平。
由以上分析可见： A L =2(c)此电路有两个输入端，可以分四种情况讨论其工作过程：当输入A 、B 均为低电平时，T 1、 T 2都截止，L 3以下部分的支路不通，输出高电平； 当输入A 、B 一高一低时，T 1、 T 2中有一个截止，L 3以下部分的支路仍不通，输出高电平；当输入A 、B 均为高电平时，T 1、 T 2都饱和导通，L 3以下部分的支路导通，输出低电平。
根据以上分析可以列出真值表如表2.1（a ）。
由真值表可得表达式：AB B A B A B A L =++=3(d) 此电路有两个输入端，可以分四种情况讨论其工作过程：当输入A 、B 均为低电平时，T 1、 T 2都截止，L 4以下部分的支路不通，输出高电平； 当输入A 、B 一高一低时，T 1、 T 2中有一个饱和导通，L 3以下部分的支路导通，输出低电平；当输入A 、B 均为高电平时，T 1、 T 2都饱和导通，L 3以下部分的支路导通，输出低电平。
根据以上分析可以列出真值表如表2.1（b ）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2. TTL集成逻辑非门的主要外特性 （1）电压传输特性
它是指输出电压随输入电压变化的关系曲线。如图 2-7所示。
3.6V
图 2 -7 TTL集成逻辑非门电压传输特性
第二章逻辑门电路
由电压传输特性曲线，可知TTL与非门主要特性参数: ① 在截止区输出高电平 UOH=3.6 V ，在饱和区输出低电平
表可看出输出F和输入A，B之间符合逻辑“与”的关系，
其表达式F=A·B。
第二章逻辑门电路
F
图 2 -1 二极管与门及其逻辑符号
AB
F
00
0
01
0
10
0
11
1
表 2 -1 二极管与门逻辑关系表
第二章逻辑门电路
2.1.2
图2-2为由二极管构成的或门电路。
电路工作描述： 在 A，B输入信号中，只要有一个为高电平+3 V，
第二章 逻辑门电路
2.1 分立元件门电路 2.2 TTL集成逻辑门 2.3 CMOS逻辑门
第二章逻辑门电路
2.1 分立元件门电路
门：在数字电路中，指的是实现一些基本逻辑关系的 电路。
最基本的逻辑门是与门、或门和非门。
第二章逻辑门电路
2.1.1 二极管与门
图2-1为由二极管构成的与门电路。假设二极管的正 向电阻为零，反向电阻为无穷大。UCC=3 V 。
电路工作描述：
在 A，B输入信号中，只要有一个为低电平0 V时，
其对应的二极管导通，输出F就被钳在低电平0 V上，
输入信号为高电平+3 V的对应二极管截止。只有A，B
输入均为高电平+3 V时D1, D2均截止，输出F被钳位在 高电平+3 V上。
假设高电平+3 V表示“1”，低电平0 V表示“0”。
则输入A，B和输出F之间电压的关系如表2-1所示。由
• 阈值电平Uth是转折区的中点对应的输入电压。一般Uth=1.4 V。在图2-7 中对应UTH。
第二章逻辑门电路
③ 抗干扰能力
• 在保证输出仍是高电平的条件下，所允许的最大正向干扰幅度就 是该电路的低电平噪声容限，用UNL表示。 UNL=Uoff-UiL。
• 同理，当输入为高电平UIH时，在保证输出低电平的前提下，输 入端所允许的最大负向干扰幅度就是电路的高电平噪声容限，用 UNH表示，有UNH=UiH-Uon。
在实际应用中，为保证输入为低电平时三极管能 可靠地截止，常在输入端接入负电压-UEE。
第二章逻辑门电路
图 2 -3 三极管非门及其逻辑符号
A
F
0
1
1
0
表 2 -3 三极管非门逻辑关系表
第二章逻辑门电路
2.2 TTL集成门电路
2.2.1 TTL
1. TTL集成逻辑非门的电路结构及工作原理 电路如图2-4所示。 电路结构： ① 三极管T1和电阻R1构成电路的输入级； ② T2和电阻R2、R3组成中间级，从T2的集电极和发射极同
输出F被钳位在高电平+3 V上。只有A，B输入均为低电 平0 V时D1, D2均截止，输出F才被钳在低电平0 V上。
同与门电路一样的假设，那么图2-2电路输入A，B 和输出F之间电压的关系如表2-2所示。由表可看出输 出F和输入A，B之间符合逻辑“或”的关系，其表达式 F=A+B。
第二章逻辑门电路
F
图 2 -2 二极管或门及其逻辑符号
AB
F
00
0Байду номын сангаас
01
1
10
1
11
1
表 2 -2 二极管或门逻辑关系表
第二章逻辑门电路
2.1.3
非门就是反相器。图2-3为由三极管构成的非门电路。
当输入为高电平时输出为低电平，而输入为低电 平时输出为高电平。那么输入A和输出F之间的电压关 系表如表2-3所示，由表可知它们是反相关系，其表达 式 FA 。
UOL=0.3 V ② 开门电平Uon，关门电平Uoff及阈值电平Uth
• 开门电平Uon是指在保证输出为额定低电平(0.35 V)条件下，允许输入高 电平的最低值。一般Uon≥1.8 V。在图2-7中对应UiHmin,即Uon=UiHmin。
• 关门电平Uoff是指在保证输出为额定高电平(3 V)的90%(2.7 V)的条件下， 允许输入低电平的最高值，一般Uoff≤0.8 V。在图2-7中对应UiLmax，即 Uoff=UiLmax。
处于深饱和，UCE1≈0.1 V，T1的 UC1=UIL+UCE1=0.3V+0.1V=0.4V；
• 由于T2截止，UCC经R2驱动T3和D, 使T3和D导通。由于 UBE3=UD ≈ 0.7V，因此UO=UCC-IB3R2-UBE3-UD。
• 由于IB3很小，则UO≈UCC-UBE3-UD=5 V-0.7 V-0.7 V=3.6 V • 输出为高电平，晶体管的工作状态如图2-5所示。
偏的倒置工作状态。 • T2处于饱和导电，UCE2=0.3V，T2的
UC2=UCE2+UBE4=0.3V+0.7V=1V，它不能同时驱动T3, D • T3、D截止， • T2的发射极向T4提供足够的基流，使T4处于饱和，因此
输出为低电平。 • UO=UOL=UCE4≈0.3V，晶第二体章逻管辑的门电工路 作状态如图2-6所示。
第二章逻辑门电路
（2）输入特性 输入特性是指输入电压和输入电流之间的关系曲线，
即Ii=f(UI)。输入电流Ii以流入输入端为正方向。输入 特性曲线如图2-8所示。
图 2 -8 输入特性曲线
第二章逻辑门电路
• 当输入端为低电平UIL时，非门对信号源呈现灌电流负载，
时输出两个相位相反的信号，作为T3和T4输出级的驱动 信号； ③ T3、D、T4和R4构成推拉式输出级。
第二章逻辑门电路
图 2 -4 集成逻辑非门电路及逻辑符号
第二章逻辑门电路
工作原理：
(1) 输入为低电平UIL (0.3 V) 时电路中各点的电压值 • T1的射极导通，UBE1 ≈ 0.7V，所以T1的UB1 ≈ 1 V。 • T2、T4均截止， • T2基极反向电流即为T1的集电极电流，基值很小，因此T1
第二章逻辑门电路
图 2 -5 输入为低电平时的工作状态 图 2 -6 输入为高电平时的工作状态
第二章逻辑门电路
(2) 输入为高电平UIH (3.6V) 时电路中各点的电压值 • T1的集电结和T2、T4发射结均为正向偏置而导通， • PN结导通压降均为0.7V，则T1的基极电位被钳在2.1V左
右。 • T1的UC1=1.4V左右，因此T1处于发射结反偏、集电结正