第二章逻辑门电路2
数字电路与逻辑设计(第二版)章图文 (2)
第2章 组合逻辑电路
2.1 集成门电路 2.2 组合逻辑电路的分析和设计 2.3 组合逻辑电路中的竞争-冒险
第2章 组合逻辑电路
2.1 集成门电路
2.1.1 TTL门电路 TTL门电路由双极型三极管构成,它的特点是速度
快、抗静电能力强、集成度低、功耗大,目前广泛应用 于中、小规模集成电路中。TTL门电路有74（商用） 和54（军用）两大系列,每个系列中又有若干子系列,例 如，74系列包含如下基本子系列：
4)传输延时tP 传输延时tP指输入变化引起输出变化所需的时间,它 是衡量逻辑电路工作速度的重要指标。传输延时越短, 工作速度越快,工作频率越高。tPHL指输出由高电平变 为低电平时,输入脉冲的指定参考点（一般为中点）到 输出脉冲的相应指定参考点的时间。tPLH指输出由低电 平变为高电平时,输入脉冲的指定参考点到输出脉冲的 相应指定参考点的时间。标准TTL系列门电路典型的 传输延时为11ns;高速TTL系列门电路典型的传输延时 为3.3ns。HCT系列CMOS门电路的传输延时为7ns;AC 系列CMOS门电路的传输延时为5ns;ALVC系列CMOS 门电路的传输延时为3ns。
第2章 组合逻辑电路
图2―2和图2―3分别给出了TTL电路和CMOS电 路的输入/输出逻辑电平。
当输入电平在UIL(max)和UIH(min)之间时,逻辑电路可 能把它当作0,也可能把它当作1，而当逻辑电路因所接 负载过多等原因不能正常工作时,高电平输出可能低于 UOH(min),低电平输出可能高于UOL(max)。
第2章 组合逻辑电路
74AC和74ACT:先进CMOS(Advanced CMOS)。 74AHC和74AHCT:先进高速CMOS(Advanced High speed
工程电磁场课后答案1(完整)
0.29K
7401
VOH 74LS00
2.9.1 驱动: 负载: 拉电流: 灌电流: 扇出:
2.9.2 VOH > VIH VOL < VIL IOH > IIH IOL > IIL
第三章 组合逻辑电路分析与设计
3.1.2证明（C）A ABC ACD C D E
A ACD (C D )E
(b) _______ ________ _______ ________
A B C D C D A D
( A B)(C D) (C D)( A D)
(C D)( A B D)
AC AD BC BD CD D
AC BC D
3.2.1展开最小项(a) L A(B C) A BC A(B B)(C C) ( A A)BC
mi
3.2.2 (a)
______________________
___________________
AC ABC BC ABC AC BC BC ABC
灌电流多余: (8-4.8)/0.4=8
N=min(8,17)=8
2.4.5
__________________ ____ ____
L AB BC D E
AB BC D E
2.4.6 RP计算 (1)拉电流时
VCC R IP IH 74LS 00 VOH 7401
D=0 选中低位片1；D=1 选中高位片2
01234
56789
1
0
1
A B C D
0
2
0
4.2.9 7位数字译码显示电路
(数字电子技术基础)第2章. 门电路
• 小规模集成电路(SSI-Small Scale 小规模集成电路(SSI(SSI Integration)， 每片组件内包含10~100 10~100个元件 Integration)， 每片组件内包含10~100个元件 10~20个等效门 个等效门) (或10~20个等效门)。 • 中规模集成电路(MSI-Medium Scale 中规模集成电路(MSI (MSIIntegration)，每片组件内含100~1000 100~1000个元件 Integration)，每片组件内含100~1000个元件 20~100个等效门 个等效门) (或20~100个等效门)。 • 大规模集成电路(LSI-Large Scale 大规模集成电路(LSI (LSIIntegration)， 每片组件内含1000~100 000个 Integration)， 每片组件内含1000~100 000个 元件( 100~1000个等效门 个等效门) 元件(或100~1000个等效门)。 • 超大规模集成电路(VLSI-Very Large Scale 超大规模集成电路(VLSI (VLSIIntegration)， 每片组件内含100 000个元件 Integration)， 每片组件内含100 000个元件 1000个以上等效门 个以上等效门) (或1000个以上等效门)。
•
+5V
R1
T1
T5 R3
•
（2-30）
前级
后级
灌电流的计算
饱和
I OL
5 − T5压降 − T1的be结压降 = R1
5 − 0.3 − 0.7 ≈ 1.4mA = 3
（2-31）
关于电流的技术参数
名称及符号 输入低电平电流 IiL 输入高电平电流 IiH IOL 及其极限 IOL（max） IOH 及其极限 IOH (max) 含义 输入为低电平时流入输 入端的电流-1 入端的电流 .4mA。 。 输入为高电平时流入输 入端的电流几十 几十μ 。 入端的电流几十μA。 当 IOL> IOL(max)时，输出 不再是低电平。 不再是低电平。 当 IOH >IOH(max)时， 输出 不再是高电平。 不再是高电平。
数电2-逻辑函数与逻辑门
A 1=? A A 0=? A
4〉同或： A⊙ B = A B=AB + AB 相同为1 相异为0
@ Copyright 杭州电子科技大学 电子信息学院 张珣
二、逻辑函数及其表示方法
1> 真值表
例1：三个人表决一件事情，结果按“少数服从多数”的原则决定，试 建立该逻辑函数。
解：第一步：设置自变量和因变量。 第二步：状态赋值。
@ Copyright 杭州电子科技大学 电子信息学院 张珣
4 逻辑证明
（1）用简单的公式证明略为复杂的公式。 例3.1.1 证明吸收律 A + AB = A + B 证： A + AB= A(B + B) + AB = AB + AB + AB = AB + AB + AB + AB
= A(B + B) + B(A + A) = A + B
@ Copyright 杭州电子科技大学 电子信息学院 张珣
一、与或非代数系统基本逻辑关系
3、非： Y= A Y
(逻辑补) 取反
X 例： 1 = ? 0
0=? 1
A= ? A
*运算顺序：非〉与〉或
@ Copyright 杭州电子科技大学 电子信息学院 张珣
4、其他常用逻辑运算
1>与非 ——由与运算和非运算组合而成。
推广：ABC=ABC=A+B+C A+B+C=A+B+C=A B C
@ Copyright 杭州电子科技大学 电子信息学院 张珣
1、常用公式 2〉AB+AC+BC=AB+AC 证明： AB+AC+BC= AB+AC+(A+A)BC
数字电路 第二章门电路
DA
DB B
DC
Y
C
R
–5v
第2章 2.2
由以上分析可知： 只有当A、B、C全为 低电平时，输出端才 为低电平。正好符合
或门的逻辑关系。
A
B C
>1
Y
Y= A+B+C
三、 非门电路
第2章 2.2
RA A
RB
+5V
Rc uY=0.3V 设 uA= 3.6V，T饱和导通
• Y
uY= 0.3V
T
Y= 0
3. CMOS与非门
TP1 与TP2并联，TN1 与TN2串联；
当AB都是高电平时TN1 与TN2
TP2
同时导通TP1 与TP2同时截止；
输出Y为低电平。
当AB中有一个是低电平时， B
TN1 与TN2中有一个截止，
TP1 与TP2中有一个导通， 输出Y为高电平。
A
第2章 2. 3
+VDD
TP1 Y
正逻辑：L=0,H=1 ； 负逻辑：H=0,L=1 。
2. 1 半导体二极管、三极管和 MOS管的开关特性
一、理想开关的开关特性： 1 .静态特性 2. 动态特性
二、半导体二极管的开关特性 1.静态特性：
半导体二极管的结构示意图、符号和伏安 特性
一、二极管等效模型
(b)为理想二极管+恒压源模型 (c)为理想二极管模型
当D、S间加上正 向电压后可产生 漏极电流ID 。
第2章 2. 1
UDS
。
S UGS G
D ID
N++
NN++
N型导电沟道
耗尽层
数字逻辑课后答案第二章
数字逻辑课后答案第⼆章第⼆章组合逻辑1. 分析图中所⽰的逻辑电路，写出表达式并进⾏化简2. 分析下图所⽰逻辑电路，其中S3、S2、S1、S0为控制输⼊端，列出真值表，说明 F 与 A 、B 的关系。
F1=F2=F=F 1F 2=BF = AB + B = ABA F = AB BABC CABC = AB + AC + BC + BC = AB + BC + BC1SB BS A ++32S B A ABS +1S B BS A ++3. 分析下图所⽰逻辑电路，列出真值表，说明其逻辑功能。
解： F1==真值表如下：当B ≠C 时， F1=A 当B=C=1时， F1=A 当B=C=0时， F1=0裁判判决电路，A 为主裁判，在A 同意的前提下，只要有⼀位副裁判（B ，C ）同意，成绩就有效。
F2=真值表如下：CB BC A C AB C B A +++ABCC B A ABC C B A C B A +⊕=++)(A B C F 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100000111AC BC AB C A C B B A ++=++当A 、B 、C 三个变量中有两个及两个以上同时为“1”时，F2 = 1 。
4.图所⽰为数据总线上的⼀种判零电路，写出F 的逻辑表达式，说明该电路的逻辑功能。
解：F=只有当变量A0~A15全为0时，F = 1；否则，F = 0。
因此，电路的功能是判断变量是否全部为逻辑“0”。
5. 分析下图所⽰逻辑电路，列出真值表，说明其逻辑功能解：因此，这是⼀个四选⼀的选择器。
6. 下图所⽰为两种⼗进制数代码转换器，输⼊为余三码，输出为什么代码？解：A B C F 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1000011111514131211109876543210A A A A A A A A A A A A A A A A +++301201101001X A A X A A X A A X A A F +++=这是⼀个余三码⾄8421 BCD 码转换的电路7. 下图是⼀个受 M 控制的4位⼆进制码和格雷码的相互转换电路。
2.1基本逻辑运算和基本门电路
第二章逻辑代数与逻辑门电路基本要求：理解“与”逻辑及“与”门、“或”逻辑及“或”门、“非”逻辑及“非”门；理解正、负逻辑的概念，掌握逻辑代数的基本定律、基本规则和常用公式；理解复合逻辑的概念；了解集成门电路的分类；理解TTL、MOS门电路；理解逻辑函数的表示方法；掌握逻辑函数的代数化简法和卡诺图化简法。
本章主要内容：介绍逻辑代数、集成逻辑门电路和逻辑函数化简。
逻辑代数是数字电路的理论基础，是组合逻辑和时序逻辑电路分析、设计中要用到的基本工具；集成逻辑门电路是组成数字逻辑电路的基本单元电路；逻辑函数化简是逻辑电路分析的基础。
本章重点：基本逻辑门电路和功能逻辑代数的基本定律及常用公式逻辑函数的代数化简法本章难点：基本定律、公式及化简法的正确与准确一、逻辑变量与逻辑函数：在逻辑代数中的变量称逻辑变量，用字母Ａ、Ｂ、Ｃ……来表示。
逻辑变量只能有两种取值：真和假。
常把真记作“1”，假记作“0”。
这里的“1”和“0”并不表示数量的大小，而是表示完全对立的两种状态。
在逻辑问题的研究中，涉及到问题产生的条件和结果。
表示条件的逻辑变量称输入变量，表示结果的逻辑变量称输出变量。
将输入变量和输出变量通过逻辑运算符连接起来的式子称逻辑函数，常用Ｆ、Ｌ表示。
基本的逻辑运算有“与”运算、“或”运算、“非”运算。
二、逻辑运算：逻辑运算的值要通过对逻辑变量进行逻辑运算来确定。
1.与运算及与门逻辑运算Ｆ与逻辑变量Ａ、Ｂ的逻辑与运算表达式是：Ｆ＝Ａ·Ｂ, 式中“·”为与运算符。
在逻辑电路中，把能实现与运算的基本单元叫与门，它是逻辑电路中最基本的一种门电路。
二极管构成的与门电路及逻辑符号如下：2.或运算及或门逻辑函数Ｆ与逻辑变量Ａ、Ｂ的逻辑运算表达式是：Ｆ＝Ａ＋Ｂ，式中“＋”为或运算符。
在逻辑电路中，把能实现或运算的基本单元叫或门。
二极管构成的或门电路及逻辑符号如下：3.非逻辑及非门对逻辑变量Ａ进行逻辑非运算的表达式是：Ｆ＝，这里的“－”是非运算符。
《数字逻辑与电路》复习题及答案
《数字逻辑与电路》复习题及答案《数字逻辑与电路》复习题第⼀章数字逻辑基础（数制与编码）⼀、选择题1．以下代码中为⽆权码的为CD。
A. 8421BCD码B. 5421BCD码C.余三码D.格雷码2．以下代码中为恒权码的为AB 。
A.8421BCD码B. 5421BCD码C. 余三码D. 格雷码3．⼀位⼗六进制数可以⽤ C 位⼆进制数来表⽰。
A. １B. ２C. ４D. 164．⼗进制数25⽤8421BCD码表⽰为 B 。
A.10 101B.0010 0101C.100101D.101015．在⼀个8位的存储单元中，能够存储的最⼤⽆符号整数是CD 。
A.（256）10B.（127）10C.（FF）16D.（255）106．与⼗进制数（53.5）10等值的数或代码为ABCD 。
A. (0101 0011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)87．与⼋进制数(47.3)8等值的数为：A B。
A.(100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)28.常⽤的B C D码有C D。
A.奇偶校验码B.格雷码C.8421码D.余三码⼆、判断题（正确打√，错误的打×）1. ⽅波的占空⽐为0.5。
（√）2. 8421码1001⽐0001⼤。
（×）3. 数字电路中⽤“1”和“0”分别表⽰两种状态,⼆者⽆⼤⼩之分。
（√）4．格雷码具有任何相邻码只有⼀位码元不同的特性。
（√）5．⼋进制数（17）8⽐⼗进制数（17）10⼩。
（√）6．当传送⼗进制数5时，在8421奇校验码的校验位上值应为1。
（√）7．⼗进制数（9）10⽐⼗六进制数（9）16⼩。
（×）8．当8421奇校验码在传送⼗进制数（8）10时，在校验位上出现了1时，表明在传送过程中出现了错误。
（√）三、填空题1.数字信号的特点是在时间上和幅值上都是断续变化的，其⾼电平和低电平常⽤1和0来表⽰。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
电路中D 3、D 4的作用是提高开关速度，当U o 由1跳到0时，经D 3、D 4提供放电回路，加速U o 的下降速度。
R 4电阻由接地改为接在U o 上的目的是降低静态功耗，R 1电阻取值改为20k Ω也是为了降低电路的功耗。
该电路的电阻值比TTL 门电路相应的电阻值大，主要目的是降低电路的功耗。
实现的是与非的逻辑功能。
电路中二极管采用肖特基二极管，其正向导通压降为，而肖特基三极管的发射极的正偏电压为，集电极的正偏电压为。
因此，电路的阈值电压将变为：D BE5BE2T U U U U -+==+输出的高低电平值：U OH = U OL =。
输入端的短路电流I IL =0.23mA 200.45=- 习题 习题图TTL 与非门电路所示的电路中，若在某一输入端与地之间接一电阻R ，其余输入端悬空，试问：⑴保证与非门可靠关闭时的最大电阻即关门电阻R OFF 为多大值 ⑵保证与非门可靠开通时的最小电阻即开门电阻R ON 为多大值 解：若在输入端A 与地之间接一电阻R i ，则R i 与地之间的电压U i 为： （1）i ii R R R U U U ⨯+-=1be1cc ≤OFF U即i R ⨯+-R30.75≤ R i ≤ R OFF700(2) i ii R R R U U U ⨯+-=1be1cc ≥on U 即i R ⨯+-R30.75≥ 由此可得：R i ≥ , 一般选R ON =2k1.4V T 1be1cc ==⨯+-U R R R U U i i工程计算：得 R ON =R OFF习题 习题图所示电路由TTL 与非门组成。
设G 1～G 4门的平均传输延迟时间相同为30ns ，现测得输出端F 的振荡频率为，试求G 5的平均传输延迟时间t pd5。
解：根据F 的频率求出F 的振荡周期，T =，由于五个与非门输出为原信号的非，所以延迟时间应为T /2≈156ns ，则第五个与非门的延迟时间为36ns 。
习题 有两个TTL 与非门芯片，测得它们的关门电平分别为U OFFA =，U OFFB =；开门电平分别为U ONA =，U ONB =。
它们输出的高电平和低电平相同，试判断哪一个门的抗干扰能力大解：描述门电路的抗干扰能力的大小通常用噪声容限U N 来衡量。
通常噪声容限电压U N 越大，门电路的抗干扰能力越强。
低电平噪声容限U NL 是指在保证输出高电平的前提下，允许叠加在关门电平U OFF 上的最大正向干扰电压。
OL OFF NL U U U -=高电平噪声容限U NH 是指在保证输出低电平的前提下，允许叠加在开门电平上的最大负向干扰电压。
ON OH NH U U U -=由于两个门的输出的高电平和低电平相同，而开门电平和关门电平却不相同，因此抗干扰能力是不同的。
低电平噪声容限U NL ：OL OL OFFA NLA 1.1 U U U U -=-= OL OL OFFA NLB 0.9U U U U -=-=可知： NLA U ≥NLB U 高电平噪声容限U NH ：3.1 OH ONA OH NHA -=-=U U U U 7.1OH ONB OH NHB -=-=U U U U可知：NHA U ≥NHB U综上分析可知：门A 的抗干扰能力比门B 大。
习题图FA C 1C 2F（b ）（a ）习题图F习题 习题图（a ）所示电路中，输出 F 与C 1和C 2之间具有与逻辑关系，称为线与，用 虚线框标注。
试写出F 与C 1和C 2之间的电平关 系表、真值表和逻辑式，并画出等效的逻辑图。
解：由电路图可知，当A 和B 中有一个为高 电平时，设A 为高电平，它所对应的三极管T 1将 饱和导通，C 1为低电平，此时输出F 也为低电平。
当A 和B 中全为低电平时，两个三极管T 1 和T 2均截止，C 1和C 2为高电平，此时输出F低电平用逻辑0来表示，可得描述电路逻辑关系的真值表如习题表所示。
由真值表写出电路的逻辑表达式：21C C F ⋅=电路的等效图如习题图（b ）所示。
习题 若要实现习题图中各TTL 门电路输出端所示的逻辑功能，各电路的连接是否正确如果不正确，试说明理由。
（a ）A B A C 习题图F 1=ABF 4=A +B（d ）A B5=ABCD（e ） DA BF 2=AB（b ）A B F 3=A +B（c ）F 6=AB +CD（f ）B C解：本题目涉及TTL 门电路的正确使用的问题，解题时主要从以下几个方面来判断： 1． 门电路的多余输入端的处理； 2． 门电路输入负载的要求； 3． 输出端不能直接相接； 4． 带载能力的问题。
(a) 正确； (b) 错误，F =0; (c) 错误，F =0; (d) 正确；(e) 错误，TTL 门电路输出端不能直接并联； (f) 错误，F =0。
习题 习题图(a)所示的电路中，输出F 与E 1和E 2之间具有或逻辑关系，称 为线或，用虚线框标注。
试写出F 与E 1和 E 2之间的电平关系表、真值表和逻辑式，并解：由习题图(a)(设A 为高电平)，它所对应的三极管T 1饱和导通，E 1为高电平，此时输出F 为高电平。
当A 和B 中全为低电平时，两个三极管T 1和T 2均截止，E 1和E 2为低电平，输出F 也为低电平。
由此可得出电路的电平关系表如习题表所示。
FA (a)习题图(b)FE E采用正逻辑体制进行描述，高电平用逻辑1来表示，低电平用逻辑0来表示，可得描述电路逻辑关系的真值表如习题表所示。
由真值表写出电路的逻辑表达式：21E E F +=电路的等效图如习题图(b)所示。
习题 分析如习题图所示的逻辑电路，写出输入信号与输出信号之间的逻辑表达式。
解：(a)当C =1时，下面的三态门为与非门正常工作，则F 1=B ；当C =0时，F 1=A ; 所以，BC C A F +=1 (b)B A F ⊕=习题 TTL 电路如习题图（a ）、（b ）所示，试写出输出端的表达式。
已知 输入信号A 、B 、C 的波形如习题图（c ）所示，画出对应的输出波形。
习题图（a ） A C B F 1（b ）A B F 2习题图AB （b ）C F 2（a ）B F 1C （c ）B AC （d ）B ACF 2F 1解： (a) ()C B A C B A F ⊕=+⊕=1，如习题图（d ）所示F 1波形。
(b) C B B C A F +⊕=)(2，如习题图（d ）所示F 2波形。
习题 电路如习题图（a ）～（g ）所示，已知输入信号A 、B 的波形如习题图（h ）所示，画出各电路的输出波形。
解：本题给出一组TTL 门电路以及CMOS 门电路，要求在给定输入信号波形下，对应画出各输出端的波形。
由于所有门的一个输入端都通过电阻接地，电源通过这一电阻到地形成电流通路，电阻两端将产生电压降, 这一电压必将构成门电路的一个输入信号。
对于TTL 门电路，要求掌握关门电阻R OFF 与开门电阻R ON 的含义及其作用。
对于CMOS 门电路，由于无栅流存在，输入端接电阻到地，相当于低电平输入方式。
TTL 电路若有输入端通过电阻接地，根据TTL 门电路的输入端负载特性可知，当R ＜时，U R ＜U OFF ，构成低电平输入方式，这一电阻通常也称为关门电阻，记为R OFF ；当R ＞时，U R ＞U on ，构成高电平输入方式，这一电阻通常也称为开门电阻，记为R ON 。
对于CMOS 门电路，由于栅极无栅流。
若输入端接一电阻到地，相当于栅极电位为地电位，构成低电平输入方式。
根据以上分析，各电路输出与输入量的关系式为：11=F B A F ⋅=2 13=F 14=F B F =5 B A F +=6 A F =7对应于输入信号A ，B 的波形可画出相应的波形图，如习题图(i)所示。
AB(h)ABF 1 F 2 F 3(b) TTL &100 A B F 1(a)F 5TTL & 100k A B ≥1(e)(d)(g) (c) TTL &100k A B2CMOS &51 A B F 3CMOS &100kA B 4CMOS ≥1100kA 7A F 6习题 在习题图所示的各电路中，给定输入波形，试画出各输出端的波形。
解：首先根据电路图判断各个电路的输出与输入的逻辑关系。
（1）由习题图（a ）可得出描述输入与输出逻辑关系的逻辑表达式为B A F +=1。
当输入有高电平出现时，输出为低电平；当输入全为低电平时，输出为高电平。
（2）由图习题图（b ）可看出后级与非门的输入由前级三态门的输出和输入量C 决定，输入量B 为三态门的使能控制端，当B 为低电平时，三态门开启，输出F 2由A 和C 决定；AB 习题图（b ）F 1（a ）F 2（d ）A B F 3（c ）A B F 4A B C C D BACD（e ）BACD（f ）F 2F 1F 3F 4当B 为高电平时，三态门处于高阻状态，输出F 2仅由C 决定。
由此可得描述电路输入与输出逻辑关系的逻辑表达式：时1时2==⋅⎩⎨⎧=B C B C A F （3）由习题图（c ）可得出描述输入与输出逻辑关系的逻辑表达式为：AB F =3当输入有低电平出现时，输出为高电平；当输入全为高电平时，输出为低电平。
（4）由图习题图（d ）可得出描述输入与输出逻辑关系的逻辑表达式为：D C B A F ⊕⊕⊕=4当输入有奇数个高电平出现时，输出为高电平；当输入有偶数个高电平出现时，输出为低电平。
然后根据给定的输入波形及输入与输出之间的逻辑关系画出相应的输出波形图如习题图（f ）所示。
习题 习题图为ECL 门电路逻辑图，试写出F 1、F 2和F 3的逻辑表达式。
解：ECL 电路具有或/或非互补输出端且采用射极开路形式，允许多个输出端直接并联，以实现输出变量的“线或”操作。
通过分析电路得到B A F +=1F 2和F 3为三个和两个ECL 门输出直接相并 联后的输出，完成的是线或的逻辑功能。
其输出 表达式为：F E D C B A F +++++=2F E D C F +++=3习题 画出用最少数量的扇入为2的ECL 或/或非门实现下列操作的逻辑图。
))(())((21H G F E D C B A F FE D C B AF +++++=+++++=解：本题利用ECL 输出变量的“线或”操作功能 实现要求的或逻辑功能。
欲实现F E D C B A F +++++=1，用扇入为2的ECL “或/或非”门需门电路3个。
习题图1A B 2C D 3E F2A B C D 1E FE))(())((2H G F E D C B A F +++++=H G F E D C B A +++++++=欲用扇入为2的ECL “或/或非”门需要的门 电路4个，实现电路如习题图所示。