第二章逻辑门电路2

电路中D 3、D 4的作用是提高开关速度，当U o 由1跳到0时，经D 3、D 4提供放电回路，加速U o 的下降速度。

R 4电阻由接地改为接在U o 上的目的是降低静态功耗，R 1电阻取值改为20k Ω也是为了降低电路的功耗。

该电路的电阻值比TTL 门电路相应的电阻值大，主要目的是降低电路的功耗。

实现的是与非的逻辑功能。

电路中二极管采用肖特基二极管，其正向导通压降为，而肖特基三极管的发射极的正偏电压为，集电极的正偏电压为。

因此，电路的阈值电压将变为：D BE5BE2T U U U U -+==+输出的高低电平值：U OH = U OL =。

输入端的短路电流I IL =0.23mA 200.45=- 习题 习题图TTL 与非门电路所示的电路中，若在某一输入端与地之间接一电阻R ，其余输入端悬空，试问：⑴保证与非门可靠关闭时的最大电阻即关门电阻R OFF 为多大值 ⑵保证与非门可靠开通时的最小电阻即开门电阻R ON 为多大值解：若在输入端A 与地之间接一电阻R i ，则R i 与地之间的电压U i 为：（1）i ii R R R U U U ⨯+-=1be1cc ≤OFF U即i R ⨯+-R 30.75≤ R i ≤? R OFF ?700?(2) i ii R R R U U U ⨯+-=1be1cc ≥on U 即i R ⨯+-R30.75≥ 由此可得：R i ≥? , 一般选R ON =2k?1.4V T 1be1cc ==⨯+-U R R R U U i i工程计算：得 R ON =R OFF ??习题 习题图所示电路由TTL 与非门组成。

设G 1～G 4门的平均传输延迟时间相同为30ns ，现测得输出端F 的振荡频率为，试求G 5的平均传输延迟时间t pd5。

解：根据F 的频率求出F 的振荡周期，T =，由于五个与非门输出为原信号的非，所以延迟时间应为T /2≈156ns ，则第五个与非门的延迟时间为36ns 。

习题图F习题 有两个TTL 与非门芯片，测得它们的关门电平分别为U OFFA =，U OFFB =；开门电平分别为U ONA =，U ONB =。

它们输出的高电平和低电平相同，试判断哪一个门的抗干扰能力大解：描述门电路的抗干扰能力的大小通常用噪声容限U N 来衡量。

通常噪声容限电压U N越大，门电路的抗干扰能力越强。

低电平噪声容限U NL 是指在保证输出高电平的前提下，允许叠加在关门电平U OFF 上的最大正向干扰电压。

OL OFF NL U U U -=高电平噪声容限U NH 是指在保证输出低电平的前提下，允许叠加在开门电平上的最大负向干扰电压。

ON OH NH U U U -=由于两个门的输出的高电平和低电平相同，而开门电平和关门电平却不相同，因此抗干扰能力是不同的。

低电平噪声容限U NL ：OL OL OFFA NLA 1.1 U U U U -=-= OL OL OFFA NLB 0.9U U U U -=-=可知： NLA U ≥NLB U 高电平噪声容限U NH ：3.1 OH ONA OH NHA -=-=U U U U 7.1OH ONB OH NHB -=-=U U U U可知：NHA U ≥NHB U综上分析可知：门A 的抗干扰能力比门B 大。

习题 习题图（a ）所示电路中，输出 F 与C 1和C 2之间具有与逻辑关系，称为线与，用 虚线框标注。

试写出F 与C 1和C 2之间的电平关系表、真值表和逻辑式，并画出等效的逻辑图。

解：由电路图可知，当A 和B 中有一个为高 电平时，设A 为高电平，它所对应的三极管T 1将 饱和导通，C 1为低电平，此时输出F 也为低电平。

当A 和B 中全为低电平时，两个三极管T 1 和T 2均截止，C 1和C 2为高电平，此时输出F 也为高电平。

由此可得出电路的电平关系表如习题表所示采用正逻辑体制进行描述，高电平用逻辑1来表示，低电平用逻辑0来表示，可得描述电路逻辑关系的真值表如习题表所示。

由真值表写出电路的逻辑表达式：21C C F ⋅=电路的等效图如习题图（b ）所示。

习题 若要实现习题图中各TTL 门电路输出端所示的逻辑功能，各电路的连接是否正确习题图C FA C 1 C 2F（b ）（a ）如果不正确，试说明理由。

解：本题目涉及TTL 门电路的正确使用的问题，解题时主要从以下几个方面来判断： 1． 门电路的多余输入端的处理； 2． 门电路输入负载的要求； 3． 输出端不能直接相接；4． 带载能力的问题。

(a) 正确；(b) 错误，F =0; (c) 错误，F =0;(d) 正确；(e) 错误，TTL 门电路输出端不能直接并联； (f) 错误，F =0。

习题 习题图(a)所示的电路中， 输出F 与E 1和E 2之间具有或逻辑关系，称 为线或，用虚线框标注。

试写出F 与E 1和 E 2之间的电平关系表、真值表和逻辑式，并画出等效的逻辑图。

解：由习题图(a)(设A 为高电平)，它所对应的三极管T 1饱和导通，E 1为高电平，此时输出F 为高电平。

当A 和B 中全为低电平时，两个三极管T 1和T 2均截止，E 1和E 2为低电平，输出F 也为低电平。

由此可得出电路的电平关系表如习题表所示。

（a ） A B A C 习题图F 1=ABB F 4=A +B （d ） A B5=ABCD （e ） DA B F 2=AB （b ） A B F 3=A +B （c ） F 6=AB +CD （f ） B C D F A (a) 习题图(b)FE E采用正逻辑体制进行描述，高电平用逻辑1来表示，低电平用逻辑0来表示，可得描述电路逻辑关系的真值表如习题表所示。

由真值表写出电路的逻辑表达式：21E E F +=电路的等效图如习题图(b)所示。

习题 分析如习题图所示的逻辑电路，写出输入信号与输出信号之间的逻辑表达式。

解：(a)当C =1时，下面的三态门为与非门正常工作，则F 1=B ；当C =0时，F 1=A ;所以，BC C A F +=1(b)B A F ⊕=习题 TTL 电路如习题图（a ）、（b ）所示，试写出输出端的表达式。

已知 输入信号A 、B 、C 的波形如习题图（c ）所示，画出对应的输出波形。

解： (a) ()C B A C B A F ⊕=+⊕=1，如习题图（d ）所示F 1波形。

(b) C B B C A F +⊕=)(2，如习题图（d ）所示F 2波形。

习题 电路如习题图（a ）～（g ）所示，已知输入信号A 、B 的波形如习题图（h ）所示，画出各电路的输出波形。

解：本题给出一组TTL 门电路以及CMOS 门电路，要求在给定输入信号波形下，对应画习题图 （a ） A C B F 1（b ）A B F 2习题图AB （b ）C F 2（a ） A B F 1C （c ）BAC （d ） B AC F 2F 1出各输出端的波形。

由于所有门的一个输入端都通过电阻接地，电源通过这一电阻到地形成电流通路，电阻两端将产生电压降, 这一电压必将构成门电路的一个输入信号。

对于TTL 门电路，要求掌握关门电阻R OFF 与开门电阻R ON 的含义及其作用。

对于CMOS 门电路，由于无栅流存在，输入端接电阻到地，相当于低电平输入方式。

TTL 电路若有输入端通过电阻接地，根据TTL 门电路的输入端负载特性可知，当R ＜?时，U R ＜U OFF ，构成低电平输入方式，这一电阻通常也称为关门电阻，记为R OFF ；当R ＞?时，U R ＞U on ，构成高电平输入方式，这一电阻通常也称为开门电阻，记为R ON 。

对于CMOS 门电路，由于栅极无栅流。

若输入端接一电阻到地，相当于栅极电位为地电位，构成低电平输入方式。

根据以上分析，各电路输出与输入量的关系式为：11=F B A F ⋅=2 13=F 14=F B F =5 B A F +=6 A F =7 对应于输入信号A ，B 的波形可画出相应的波形图，如习题图(i)所示。

习题 在习题图所示的各电路中，给定输入波形，试画出各输出端的波形。

A B (h) AB(i) F 1 F 2 F 3 F 4F 7 F 5 习题图(b)A B F 1 (a) F 5 TTLA B(e)(d) (g) (c) A B2 AB F 3 AB 4 CMOSA 7 (f)A F6B F 6ABF 1F 2 A B F 3A B解：首先根据电路图判断各个电路的输出与输入的逻辑关系。

（1）由习题图（a ）可得出描述输入与输出逻辑关系的逻辑表达式为B A F +=1。

当输入有高电平出现时，输出为低电平；当输入全为低电平时，输出为高电平。

（2）由图习题图（b ）可看出后级与非门的输入由前级三态门的输出和输入量C 决定，输入量B 为三态门的使能控制端，当B 为低电平时，三态门开启，输出F 2由A 和C 决定；当B 为高电平时，三态门处于高阻状态，输出F 2仅由C 决定。

由此可得描述电路输入与输出逻辑关系的逻辑表达式：时1时0 2==⋅⎩⎨⎧=B C B C A F （3）由习题图（c ）可得出描述输入与输出逻辑关系的逻辑表达式为：AB F =3当输入有低电平出现时，输出为高电平；当输入全为高电平时，输出为低电平。

（4）由图习题图（d ）可得出描述输入与输出逻辑关系的逻辑表达式为：D C B A F ⊕⊕⊕=4当输入有奇数个高电平出现时，输出为高电平；当输入有偶数个高电平出现时，输出为低电平。

然后根据给定的输入波形及输入与输出之间的逻辑关系画出相应的输出波形图如习题图（f ）所示。

习题 习题图为ECL 门电路逻辑图，试写出F 1、F 2和F 3的逻辑表达式。

解：ECL 电路具有或/或非互补输出端且采用射极开路形式，允许多个输出端直接并联，以实现输出变量的“线或”操作。

通过分析电路得到B A F +=1F 2和F 3为三个和两个ECL 门输出直接相并 联后的输出，完成的是线或的逻辑功能。

其输出1A B表达式为：F E D C B A F +++++=2F E D C F +++=3习题 画出用最少数量的扇入为2的ECL 或/或非门实现下列操作的逻辑图。

))(())((21H G F E D C B A F FE D C B AF +++++=+++++=解：本题利用ECL 输出变量的“线或”操作功能 实现要求的或逻辑功能。

欲实现F E D C B A F +++++=1，用扇入为 2的ECL “或/或非”门需门电路3个。

))(())((2H G F E D C B A F +++++=H G F E D C B A +++++++=欲用扇入为2的ECL “或/或非”门需要的门 电路4个，实现电路如习题图所示。