第二章 逻辑门电路
数电讲义--2章

1.0
VOL(max)0.5
输入标 准低电
平
0.4V
VNL
D VNH
E
V V 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0
SL VOFF VON
SH
Vi (V)
输入标准
高电平
2. 输入特性
+VCC
1) 输入伏安特性
iI
R1 3kΩ
1
-1.6 mA
<50 uA vI A
31
B
T1
1.4 V
和边沿,T4放大。 VO随iOH变化不大。 当由i于Oi以OHH受↑:线时功性,R耗变4上的化压限。降制增,大i0,H过T大3 、会T4烧饱毁和T,4管V,O随所
功耗 1mW IOH 400 A
输出高电平时的扇出系数 3.6V
R2 750Ω 2T3 Vc2 1 3 R4
VO
+VCC
R 4 +5V 100Ω
抗干扰能力越强。 高电平噪声容限
VNH= VSH ¯ VON 。
VNH越大,输入为1态下
抗干扰能力越强。
Vo (V)
4.0 A B
3.5
3.0
VOH(min)2.5 2.4V
C
2.0
1.5
A(0V, 3. 6V) B(0.6V, 3.6V) C(1.3V, 2.48V) D(1.4V, 0.3V) E(3.6V, 0.3V)
• 导通(VD>VTH) • 2、二极管的开关时间
截止5V(VDR<VT+H)
0V
D VD
uo
_
VF Vi
二极管开关状态的转换需要时间:
t1 t2
第二章逻辑门电路

B
+V’CC RL
A B
&
线与
F A BC D
C
D
& CD
+V’CC RL & &
RL
构成总线输出
:多个逻辑门分时段
&
1
总线负载
共用同一条输出线
20
2.5.6
三态门
VT3
三态门符号 +VCC
VT4 VT2
A B EN
&
EN
VT1
A B EN
D
A B EN
F
VT5
vi vi vo
tpd tpd
vo
应大于tpd ,输出信号vo才能 完成响应。 如输入脉宽小于tpd ,则输出vo 不能产生完整响应,vo会保持 在原电平上基本不变。
(对称方波)
fmax=1/(2tpd)
fmax :
3
传输延迟的仿真
由仿真知, 门延迟 tpd 150nS. 见
vi
25KHz
20uS
IIS IIS 。 1.4mA。
VCC VB1 R1
IIS
vI /V
1.4V
-0.5
IIS
-1.0 -1.5 -2.0
1V
I IS
3K IIS
R1
VCC
vB1
VT2 R3
VO=VOH
VT5
&
IIS
11
或非门(或门) 输入端有多个并接时:
并接接地时, 每个输入端流出电流IIS
IIS
A A•B=A+B VCC
-2~ -1.5V : VIL
第2章 逻辑门电路-习题答案

第2章逻辑门电路2.1 题图2.1(a)画出了几种两输入端的门电路,试对应题图2.1(b)中的A、B波形画出各门的输出F1~F6的波形。
题图2.1解:2.2 求题图2.2所示电路的输出逻辑函数F1、F2。
题图2.2解:2.3 题图2.3中的电路均为TTL门电路,试写出各电路输出Y1~Y8状态。
题图2.3解: Y1=0, Y2=0, Y3=Hi-Z, Y4=0, Y5=0, Y6=0, Y7=0, Y8=0.2.4 题图2.4中各门电路为CMOS电路,试求各电路输出端Y1、Y2和Y的值。
题图2.4解: Y1=1, Y2=0, Y3=0.2.5 6个门电路及A、B波形如题图2.5所示,试写出F1~F6的逻辑函数,并对应A、B波形画出F1~F6的波形。
题图2.5解:2.6 电路及输入波形分别如题图2.6(a)和2.6(b)所示,试对应A、B、C、x1、x2、x3波形画出F端波形。
题图2.6解:2.7 TTL与非门的扇出系数N是多少?它由拉电流负载个数决定还是由灌电流负载决定?解: N≤8 N由灌电流负载个数决定.2.8 题图2.8表示三态门用于总线传输的示意图,图中三个三态门的输出接到数据传输总线,D1D2、D3D4、…、D m D n为三态门的输入端,EN1、EN2、EN n分别为各三态门的片选输入端。
试问:EN信号应如何控制,以便输入数据D1D2、D3D4、…、D m D n顺序地通过数据总线传输(画出EN1~EN n 的对应波形)。
题图2.8解:用下表表示数据传输情况2.9 某工厂生产的双互补对称反相器(4007)引出端如题图2.9所示,试分别连接成:(1)反相器;(2)三输入与非门;(3)三输入或非门。
题图2.9解: (1) 反向器(2)与非门 (3)或非门2.10 按下列函数画出NMOS 电路图。
123()()()F AB CD E H G F A B CD AB CD F A B=+++=+++=⊕解:(1)(2) (3)2.11 将两个OC门如题图2.11连接,试写出各种组合下的输出电压u o及逻辑表达式。
第02章 逻辑门电路

OC门的几种主要应用
实现线与逻辑
电路如右图所示,逻辑关系为
L L1 L2 AB CD
实现电平转换
如下图所示,可使输出高电平变为+12V
+12V
R
A& 3.4V 0.3V
12V F
0.3V
用作驱动电路
右图是用来驱动发光二极管的电路。
2.3.5 三态门
R1 4K
R2 1.6K
A
T1
T2 B
输出低电平时:NOL = IOLmax / IiLmax 输出高电平时:NOH = IOHmax / IiHmax
考虑最坏的情况,扇出系数:N = min(NL , NH)
TTL与非门的灌电流与拉电流负载
2.3.2 TTL与非门的特性及参数
平均传输延迟时间
tpd = 0.5(tpdL + tpdH ) 输出信号略滞后于输入信号. 典型值:纳秒级
Vo(V) VOH A 2.7
电压传输特性及相关参数 (1) 输出高电平 VOH
R1 4K
R2 1.6K
R4
VCC
130
A
B
B
T1
T3
T2
ቤተ መጻሕፍቲ ባይዱ
D3
F
D1
D2
R3
T4
1K
典型值VOH ≥ 3.4V
VOHmin是满足输出电流指标时, 输出高电平允许的最低值,一 般要求 VOHmin ≥ 2.7V
C
(2) 输出低电平 VOL
(5) 关门电平 VOFF
保证T4截止 输出高电平 时, 输入低电平的最大值.
VOFF ≥ 0.8V
2.3.2 TTL与非门的特性及参数
数字电子技术基础第三版第二章答案

第二章逻辑门电路第一节重点与难点一、重点:1.TTL与非门外特性(1)电压传输特性及输入噪声容限:由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况,同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL。
开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。
关门电平U OFF是保证输出电平为最小高电平时,所允许的输入低电平的最大值。
(2)输入特性:描述与非门对信号源的负载效应。
根据输入端电平的高低,与非门呈现出不同的负载效应,当输入端为低电平U IL时,与非门对信号源是灌电流负载,输入低电平电流I IL通常为1~1.4mA.当输入端为高电平U IH时,与非门对信号源呈现拉电流负载,输入高电平电流I IH通常小于50μA。
(3)输入负载特性:实际应用中,往往遇到在与非门输入端与地或信号源之间接入电阻的情况,电阻的取值不同,将影响相应输入端的电平取值。
当R≤关门电阻R OFF时,相应的输入端相当于输入低电平;当R≥ 开门电阻R ON时,相应的输入端相当于输入高电平。
2.其它类型的TTL门电路(1)集电极开路与非门(OC门)多个TTL与非门输出端不能直接并联使用,实现线与功能.而集电极开路与非门(OC门)输出端可以直接相连,实现线与的功能,它与普通的TTL与非门的差别在于用外接电阻代替复合管.(2)三态门TSL三态门即保持推拉式输出级的优点,又能实现线与功能。
它的输出除了具有一般与非门的两种状态外,还具有高输出阻抗的第三个状态,称为高阻态,又称禁止态.处于何种状态由使能端控制.3.CMOS逻辑门电路CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路,由此可以构成各种CMOS逻辑电路。
当CMOS反相器处于稳态时,无论输出高电平还是低电平,两管中总有一管导通,一管截止,电源仅向反相器提供nA级电流,功耗非常小。
CMOS器件门限电平U TH近似等于1/2U DD,可获得最大限度的输入端噪声容限U NH和U NL=1/2U DD。
数字电子技术基础第三版第二章答案

第二章逻辑门电路第一节重点与难点一、重点:1.TTL与非门外特性(1)电压传输特性及输入噪声容限:由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况,同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL。
开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。
关门电平U OFF 是保证输出电平为最小高电平时,所允许的输入低电平的最大值。
(2)输入特性:描述与非门对信号源的负载效应。
根据输入端电平的高低,与非门呈现出不同的负载效应,当输入端为低电平U IL时,与非门对信号源是灌电流负载,输入低电平电流I IL通常为1~1.4mA。
当输入端为高电平U IH时,与非门对信号源呈现拉电流负载,输入高电平电流I IH通常小于50μA。
(3)输入负载特性:实际应用中,往往遇到在与非门输入端与地或信号源之间接入电阻的情况,电阻的取值不同,将影响相应输入端的电平取值。
当R≤关门电阻R OFF时,相应的输入端相当于输入低电平;当R≥ 开门电阻R ON时,相应的输入端相当于输入高电平。
2.其它类型的TTL门电路(1)集电极开路与非门(OC门)多个TTL与非门输出端不能直接并联使用,实现线与功能。
而集电极开路与非门(OC 门)输出端可以直接相连,实现线与的功能,它与普通的TTL与非门的差别在于用外接电阻代替复合管。
(2)三态门TSL三态门即保持推拉式输出级的优点,又能实现线与功能。
它的输出除了具有一般与非门的两种状态外,还具有高输出阻抗的第三个状态,称为高阻态,又称禁止态。
处于何种状态由使能端控制。
3.CMOS逻辑门电路CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路,由此可以构成各种CMOS逻辑电路。
当CMOS反相器处于稳态时,无论输出高电平还是低电平,两管中总有一管导通,一管截止,电源仅向反相器提供nA级电流,功耗非常小。
CMOS器件门限电平U TH近似等于1/2U DD,可获得最大限度的输入端噪声容限U NH和U NL=1/2U DD。
第二章 逻辑门电路

• (2)放大状态:当VI为正值且大于死区电压时,三极 管导通。有 V V V
IB
I BE
Rb
I
Rb
• 此时,若调节Rb↓,则IB↑,IC↑,VCE↓,工作点沿着负 载线由A点→B点→C点→D点向上移动。在此期间,三极管 工作在放大区, 其特点为: IC=βIB。 • 三极管工作在放大状态的条件为: 发射结正偏,集电结反偏
VIL VOL
VNL
0
4、扇入与扇出数: 1)扇入数: 取决于它的输入端的个数。 2)扇出数: MIN (NOH, NOL)
拉电流工作情况: 输出为高电平时,与 非门带拉电流负载
N OH
I OH (驱动门) I IH (负载门)
0 1
4
IIH II
L
输出为低电平时,与 灌电流工作情况: 非门带灌电流负载
0
T3 通
该与非门输 出低电平, 门 2 T3导通
集电极开路TTL“与非”门(OC门)
OC门的结构
当输入端全为高电 VCC 逻辑符号: 平时,T2、T3导通, A A A R 输出为低电平; L B B B 输入端有一个为 低 电 平 时 , T2 、 输出逻辑电平: T3 截 止 , 输 出 高 低电平0.3V 电 平 接 近 电 源 电 (5-30V) TTL与非门 高电平为VC 压VC。 OC门完成 集电极开路与非门(OC门) “与非”逻辑功 能
§2.3
CC
基本逻辑门电路
真值表
一、二极管“与门”及“或门”电路 A V (5V) 1、与门电路: 0 0 R 3k 0 A 1 L 1 B 1 C 1
A,B,C 任一为0V,其中一个 二极管导通,VL被钳制在0.7V
第2章 逻辑门电路

20102010-9-14
2.1.1 非门
定义:输入与输出信号状态满足“ 定义:输入与输出信号状态满足“非”逻辑关系。 逻辑关系。 逻辑符号: 逻辑符号: 非门电路: 非门波形图: 非门电路: 非门波形图:
非门工作特点: 非门工作特点: ● 当输入端A 为高电平1(+5V)时,晶体管 当输入端A 为高电平1 +5V) 导通, 端输出0.2~0.3V的电压 的电压, 导通,L 端输出0.2~0.3V的电压,属于低电平 范围; 范围; ● 当输入端为低电平0(0V)时,晶体管截止,晶体管集电 当输入端为低电平0 0V) 晶体管截止, 发射极间呈高阻状态,输出端L的电压近似等于电源电压; 极—发射极间呈高阻状态,输出端L的电压近似等于电源电压; ● 任何能够实现 L = A “非”逻辑关系的电路均称为“非门”, 逻辑关系的电路均称为“非门” 也称为反相器。式中的符号“ 表示取反, 也称为反相器。式中的符号“-”表示取反,在其逻辑符号的输出 端用一个小圆圈来表示。 端用一个小圆圈来表示。
同或门电路: 同或门电路:
逻辑符号: 逻辑符号:
提
示
双输入端同或门波形图: 双输入端同或门波形图:
当输入端A 当输入端A、B 的电平 状态互为相反时,输出端L 状态互为相反时,输出端L 一定为低电平; 一定为低电平;而当输入端 A、B 的电平状态相同时, 的电平状态相同时, 一定为高电平。 输出端 L 一定为高电平。
20102010-9-14
第二章(1) 第二章(
3
2.1.2 与门
定义:输入与输出信号状态满足“ 定义:输入与输出信号状态满足“与”逻辑关系。 逻辑关系。 与门电路: 逻辑符号: 与门波形图: 与门电路: 逻辑符号: 与门波形图:
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
第二节 二极管和三极管的部分知识
1.二极管:
该电路在Vi输入低电平ViL=0时,Vo=0.7V,二极管导通,当 ViL=Vcc时,二极管截至,Vo=Vcc。
2.三极管:
(1)、当满足Vbe≥ 0.7V Vc>Ve且Vc>Vb 时三极管处于线形放大区;
存在:ic=βib (2)、当满足Vbe≥ 0.7V Vc>Ve且Vc<Vb时三极管处于饱和区;
在介绍各系列门电路之前,首先要了解最基本的门电路。本门 电路是指能够实现 3 种基本逻辑功能关系的电路, 与门、或门、 非门(又称反相器)。利用与、或、 非门,能构成所有可以想象 出的逻辑电路。如与非门、 或非门、与或非门等。
逻辑门电路的描述有以下 4 种方式:真值表、逻辑表达式、 逻辑图和波形图。这4种描述方法都能反映逻辑门电路输入和输出 变量间的逻辑关系。其实这4种描述方法是等价的,各有其特点且 可以相互转换。在逻辑电路的分析和设计过程中可根据实际情况灵 活选择不同的描述方式。
解:(1)画出等效电路图
R1
+
R2
Vi
Vcc
-
b +
VB
-
RB b
e
e
得:
当Vi=VIL=0V时 当Vi=VHL=5V时
(2)通过计算基极电流IB和深度饱和的基极电流IBS的关判断元件参数配 置是否合理。判断元件参数配置是否合理主要看三极管是否仅仅工作 在截止区和饱和区。 当Vi=0V时,Vb=-2.0V,三极管截止。 当Vi=5V时,Vb=1.8V,三极管导通,如需要判断是否饱和导通。 三极管一导通,则Vbe之间电压降被牵在0.7V,这样可以近似计算出 基极电流Ib为:
00
00
00
10
01
00
01
11
10
00
10
11
11
01
11
11Leabharlann 同等级ABCY
00
0
0
00
1
0
01
0
0
01
1
0
10
0
0
10
1
1
11
0
1
11
1
1
不同等级
2.TTL反相器的电路结构和工作原理
一、电路结构:
由输入级、 中间级和输出级三部分组成的。
R1 4K
A
(VI)
T1
D1
R2 1.6K
T2
R3 1K
Vcc R4 130
存在:ib ≥ (3)、当满足Vbe< 0.7V 时三极管处于截止区;
第三节 最简单的与、非、或门电路
1.二极管与门
下图是由二极管构成的最为简单的与门电路,假设:
Vcc=5V,高电平和低电平的界限为V= 2.8V,高电平输入VIH=3.0V,低 电平输入VIL=0V,则: 对应AB的不同输入的组合有如下表所示结果。通过分析,可以得出: Y=AB
注意:
(1).为了保证在A输入低电平时,三极管可靠截止,在b接一负电源 VEE。
(2).为了保证在A输入高电平时,三极管深度饱和导通,电路参数配 合必须合适。即保证:IB>IBS
例:上图中,若Vcc=5V,VEE=-8V,Rc=1KΩ,R1=3.3KΩ, R2=10KΩ,三极管β=20,饱和压降VCE(sat)=0.1V,输入的高低电平 分别为VIH=5V,VIL=0V,试计算对应输入b点高低电平,并说明电路 参数设计是否合理。
目前几乎都做成单片集成电路;TTL系列门电路是由晶体管— 晶体管构成的门电路,其逻辑状态仅由双极型晶体管实现, 电路 中的二极管只用于电平转移和引出电压, 电阻仅用于分压和限流。 MOS系列门电路是用N沟道或P沟道耗尽型场效应管制成的集成电 路。 若在一个门电路中使用了N沟道和P沟道MOS管互补电路,则 称为CMOS门电路。
A
&
B
& C
& Y
&
同等级多路表决器逻辑图
下图是一个由与非门构成的不同等级多数表决器。由三名裁判, 设A为队长,B、C分别为两名普通裁判,当三名裁判或两名裁判且 其中一名是队长确认(1),则Y=1,其它Y=0。
不同等级多路表决器逻辑图
•
两种逻辑电路输入输出间逻辑关系如表所示
多路表决器真值表
ABC Y
这种与门虽然简单,但也存在缺点:
1.输出的高低电平与输入的高低电平不相等;如果把这个门的输出作为相 同类门的输入,将发生高低电平的偏移。
2当输出端接负载时,会影响输出的高电平。 如下图:
2.二极管或门
下图是由二极管构成的最为简单的或门电路,同样规定: Vcc=5V,高电平和低电平的界限为V= 2.8V,高电平输入VIH=3.0V,
T4 D2 Y
D3 (V0) T5
输入级
倒相级
输出级
T4T5共同组成输出的推拉式结构(图腾柱),有效的降低了输 出级的静态功耗并提高了驱动负载的能力。
(1) 输入级。
输入级由发射极管T1、电阻R1和二极管D1 组成。其作用是将信号Vi 从A端输入。即:完成信号的输入。
(2) 中间级。
中间级由T2、 R2和R3组成。T2的集电极和发射极输出两个相位相反 的信号,作为T3和T5的驱动信号。 (3) 输出级。
深度饱和的基极电流IBS为:
由于IB>IBS所以三极管导通时工作在深度饱和区,所以元件参数配置合理
第四节 TTL集成门电路
集成电路是构成数字电路的基本单元。 逻辑门电路:是指能够实现各种基本逻辑关系的电路, 简称“门电路”
或逻辑元件。 最基本的门电路是与门、或门和非门。利用与、或、非门就可以
构成各种逻辑门。集成门按内部有源器件的不同可分为两大类:一类 为双极型晶体管集成电路,主要有晶体管TTL逻辑、射极耦合逻辑 ECL和集成注入逻辑I2L等几种类型;另一类为单极型MOS集成电路, 包括NMOS、 PMOS和CMOS等几种类型。常用的是TTL和CMOS集 成电路。
集成门电路按其集成度又可分为:小规模集成电路(SSI)、中规 模集成电路(MSI)、大规模集成电路(LSI)和超大规模集成电路 (VLSI)。
1.实训:
• 下图是一个由与非门构成的同等级多数表决器。由三名裁判, 设A、B、C分别为三名同等级裁判,当三名裁判或两名裁判确 认(1),则Y=1,其它Y=0。
低电平输入VIL=0V,则: 对应AB的不同输入的组合有如下表所示结果。通过分析,可以得出: Y=AB
由二极管构成的或门依然存在上面提到的缺点。
3.三极管非门:
下图是由三极管构成的简单非门,当A(Vi)输入为高电平使b点电位为 0.7V,则三极管导通,Y (Vo)输出低电平,反之,当A(Vi)输入 为低电平使b点电位小于0.7V,则三极管截止,Y (Vo)输出高电平。 从输入和输出的关系来看,正好就是一个非门(反相器)。