半导体物理-3-第二章
合集下载
半导体物理学-半导体中杂质和缺陷能级模板
称电子为多数载流子，简称多子，空穴为少 数载流子，简称少子。
2.1 硅、锗晶体中的杂质能级
n 2.1.3 受主杂质 受主能级
Si
+
Si
Si
Si
B-
Si
Si
Si
Si
受 主 掺 杂（掺硼）
硼原子接受一个电子后， 成为带负电的硼离子， 称为负电中心（B- ） 。 带负电的硼离子和带正 电的空穴间有静电引力 作用，这个空穴受到硼 离子的束缚，在硼离子 附近运动。
2.1 硅、锗晶体中的杂质能级
深能级杂质产生多次电离：
3）III族元素硼、铝、镓、铟、铊在锗和硅中各产生1个 浅受主能级，而铝在硅中，还能产生1个施主能级。
4）IV族元素碳在硅中产生1个施主能级，而锡和铅在硅 中产生1个施主能级和1个受主能级。
5）V族元素磷、砷、锑在硅和锗中各产生一个浅施主 能级。
2.1 硅、锗晶体中的杂质能级
n 2.1.2 施主杂质、施主能级 多余的电子束缚在正电中心，但这种束缚很弱
很小的能量就可使电子摆脱束缚，成为在晶格中导 电的自由电子，而Ⅴ族原子形成一个不能移动的 正电中心。
硅、锗中的Ⅴ族杂质，能够释放电子而产生导电 电子并形成正电中心，称为施主杂质或N型杂质， 掺有N型杂质的半导体叫N型半导体。施主杂质未 电离时是中性的，电离后成为正电中心。
mn* 0.12m0
2.1 硅、锗晶体中的杂质能级
n 晶体内杂质原子束缚的电子与类氢模型相比：
m0mn*, mp*; 0 r0
施主杂质的电离能： E D8m r2n *q 0 24 h2m m 0 n *E r2 01.6 3m m 0n *r2
Si: mn* 0.26m0 r 12 ED0.02e5V
2.1 硅、锗晶体中的杂质能级
n 2.1.3 受主杂质 受主能级
Si
+
Si
Si
Si
B-
Si
Si
Si
Si
受 主 掺 杂（掺硼）
硼原子接受一个电子后， 成为带负电的硼离子， 称为负电中心（B- ） 。 带负电的硼离子和带正 电的空穴间有静电引力 作用，这个空穴受到硼 离子的束缚，在硼离子 附近运动。
2.1 硅、锗晶体中的杂质能级
深能级杂质产生多次电离：
3）III族元素硼、铝、镓、铟、铊在锗和硅中各产生1个 浅受主能级，而铝在硅中，还能产生1个施主能级。
4）IV族元素碳在硅中产生1个施主能级，而锡和铅在硅 中产生1个施主能级和1个受主能级。
5）V族元素磷、砷、锑在硅和锗中各产生一个浅施主 能级。
2.1 硅、锗晶体中的杂质能级
n 2.1.2 施主杂质、施主能级 多余的电子束缚在正电中心，但这种束缚很弱
很小的能量就可使电子摆脱束缚，成为在晶格中导 电的自由电子，而Ⅴ族原子形成一个不能移动的 正电中心。
硅、锗中的Ⅴ族杂质，能够释放电子而产生导电 电子并形成正电中心，称为施主杂质或N型杂质， 掺有N型杂质的半导体叫N型半导体。施主杂质未 电离时是中性的，电离后成为正电中心。
mn* 0.12m0
2.1 硅、锗晶体中的杂质能级
n 晶体内杂质原子束缚的电子与类氢模型相比：
m0mn*, mp*; 0 r0
施主杂质的电离能： E D8m r2n *q 0 24 h2m m 0 n *E r2 01.6 3m m 0n *r2
Si: mn* 0.26m0 r 12 ED0.02e5V
2023春半导体物理习题课
2023春半导体物理习题课第二章载流子中的平衡统计分布⚫当E −E F 为1.5k 0T ，4k 0T ，10k 0T 时，分别用费米分布函数和玻尔兹曼分布函数计算电子占据各该能级的概率。
根据量子统计理论，服从泡利不相容原理的电子遵循费米统计律。
对于能量为E 的一个量子态被电子占据的概率f(E)为f E =11+e E−E F k 0T当E −E F ≫k 0T 时，eE−E F k 0T≫1，此时费米分布(简并系统) 可以近似为玻尔兹曼分布(非简并系统)f B E =e −E−E F k 0T当E −E F =1.5k 0T ，f E =0.1824，f B E =0.2231；当E −E F =4k 0T ，f E =0.01799，f B E =0.01832；当E −E F =10k 0T ，f E =4.540×10−5，f B E =4.540×10−5；在半导体中，E F 一般位于禁带中且与允带距离较远，因此一般可以认为E −E F ≫k 0T 。
3-3 电子的统计分布①在室温下，锗的有效状态密度N c=1.05×1019cm−3，N v=3.9×1018cm−3，试求锗的载流子有效质量m n∗，m p∗。
计算77K时的N c和N v。
已知300K时，E g=0.67eV。
77K时E g=0.76eV。
求这两个温度时锗的本征载流子浓度。
以导带有效状态密度N c举例，它是把导带中所有量子态都集中在导带底E c时的状态密度，此时导带中的电子浓度是N c中有电子占据的量子态数，有效状态密度表达式为N c=2(2πm n∗k0T)Τ32ℎ3，N v=2(2πm p∗k0T)Τ32ℎ3由此可算出m n∗=12πk0TN cℎ32Τ23=5.0968×10−31kg=0.5596m0m p∗=12πk0TN vℎ32Τ23=2.6336×10−31kg=0.2892m0①在室温下，锗的有效状态密度N c=1.05×1019cm−3，N v=3.9×1018cm−3，试求锗的载流子有效质量m n∗，m p∗。
半导体物理第二章
1第二章半导体中的杂质和缺陷能级要求：●掌握半导体中杂质的作用与杂质能级；●掌握半导体中的缺陷及其影响重点：浅能级和深能级杂质及其作用，杂质的补偿作用2原子并非固定不动，格点原子在平衡位置附近振动；半导体并非纯净，含有若干杂质（基质以外的任何元素）；半导体晶格并非完美（完整），存在各种缺陷：点缺陷线缺陷面缺陷⎩⎨⎧实际半导体材料：⎪⎩⎪⎨⎧杂质来源：⎪⎩⎪⎨⎧§2.1 Si 、Ge 晶体中的杂质能级1、替（代）位式杂质间隙式杂质①原材料纯度不够；②工艺过程中引入玷污；③人为掺入杂质—为改善半导体材料性能；（1）Si 、Ge 都具有金刚石结构，一个晶胞内含有8个原子。
3（2）若视晶体中的原子为球体，且最近原子相切：a r ⋅=⋅3412%34)381(34834883333=×=×=a a a r ππ晶胞体积个原子体积则66％是空的相邻两球的半径之和（直径）为立方体体对角线的1/4。
4（3）杂质原子进入半导体中的存在方式：①位于格点原子间的间隙位置——间隙式杂质（一般杂质原子较小）②取代格点原子而位于格点上——替代式杂质（一般杂质原子大小与被取代的晶格原子大小近似，且价电子壳层结构也较相似）{Si 、Ge 是Ⅳ族元素，Ⅲ、Ⅴ族元素在Si 、Ge 中是替位式杂质。
杂质浓度：单位体积中的杂质原子数，表示半导体晶体中杂质含量的多少，杂质浓度的单位为cm -3或/cm 3。
替位式杂质和间隙式杂质52、施主杂质施主能级Si中掺P效果上形成正电中心P + +一个价电子被正电中心P +束缚，位于P +周围，此束缚远小于共价键束缚，很小的能量△E 就可以使其挣脱束缚，形成“自由”电子，在晶格中运动（在导带）。
杂质电离：电子脱离杂质原子的束缚成为导电电子的过程。
杂质电离能：电子脱离杂质原子的束缚，成为导电电子所需的能量。
记作△E D 。
△E D 的值Si 中约0.04～0.05eV Ge 中约0.01eV {}<< E g以Si中掺入Ⅴ族替位式杂质P 为例6施主杂质或N 型杂质：Ⅴ族元素施放电子的过程——施主电离；Ⅴ族元素未电离时呈中性——束缚态或中性态；Ⅴ族元素电离后形成正电中心——施主离化态；⎩⎨⎧E cE vE D＋＋＋E g△E D一般情况下，杂质浓度较低杂质原子间的相互作用可以忽略所以施主能级是一些相同能量的孤立能级，即不形成能带。
半导体物理学第二章
r相对介电常数
5 杂质的补偿作用
• 同时掺入P型和n型两种杂质，它们会相互抵消。 • 若ND>NA,则为n型半导体，n= ND-NA ； • 反之为P型，p= NA-ND。 • 其净杂质浓度称之为“有效杂质浓度”。 • 值得注意的是，当两种杂质的含量均较高且浓度基本相同
时，材料容易被误认为是“高纯半导体”，实际上，过多 的杂质含量会使半导体的性能变差，不能用于制造器件。
空位缺陷的最近邻有四个原子，每个原子有一个不成对 的电子，为不饱和的共价键，有接受电子的倾向，表现 出受主的作用。反之，间隙缺陷有四个可以失去的价电 子，表现为施主。
热缺陷产生的原因
• 系统的热平衡取决于自由能 F= U-TS。而S=klnW，设 熵是由组态变化引起。在N个原子的晶体中，有n个空位， 则排列方式为W=(N+n)!/N!n!种。
• 结论：掺磷(5价)，施主，电子导电，n型半导体。
半导体的掺杂
施主：掺入在半导体中的杂质原子，能够向半导体中提供导电的电子， 并成为带正电的离子。如Si中的P 和As
ED
As
N型半导体
施主能级
EC ED
EV
3 受主杂质 受主能级
• 在硅中掺入3价的硼B，硼原子有3个价电子，与周围四个 硅原子形成共价鍵，缺少一个电子，必须从周围获得一 个电子，成为负电中心B-。
主要讨论杂质和缺陷：
杂质的影响：105个硅原子中有一个杂质硼原子，室温电 导率增加103个数量级。 缺陷的影响：硅平面器件要求位错密度控制在103cm2以下。 原因1.破坏了周期性势场； 2.在禁带中引入了杂质能级。
与理想情况的偏离的影响
• 极微量的杂质和缺陷，会对半导体材料 的物理性质和化学性质产生决定性的影 响，同时也严重影响半导体器件的质量。 – 1个B原子/ 1 0 5 个Si原子 在室温下电导率提高1 0 3 倍 – Si单晶位错密度要求低于 103cm2
5 杂质的补偿作用
• 同时掺入P型和n型两种杂质，它们会相互抵消。 • 若ND>NA,则为n型半导体，n= ND-NA ； • 反之为P型，p= NA-ND。 • 其净杂质浓度称之为“有效杂质浓度”。 • 值得注意的是，当两种杂质的含量均较高且浓度基本相同
时，材料容易被误认为是“高纯半导体”，实际上，过多 的杂质含量会使半导体的性能变差，不能用于制造器件。
空位缺陷的最近邻有四个原子，每个原子有一个不成对 的电子，为不饱和的共价键，有接受电子的倾向，表现 出受主的作用。反之，间隙缺陷有四个可以失去的价电 子，表现为施主。
热缺陷产生的原因
• 系统的热平衡取决于自由能 F= U-TS。而S=klnW，设 熵是由组态变化引起。在N个原子的晶体中，有n个空位， 则排列方式为W=(N+n)!/N!n!种。
• 结论：掺磷(5价)，施主，电子导电，n型半导体。
半导体的掺杂
施主：掺入在半导体中的杂质原子，能够向半导体中提供导电的电子， 并成为带正电的离子。如Si中的P 和As
ED
As
N型半导体
施主能级
EC ED
EV
3 受主杂质 受主能级
• 在硅中掺入3价的硼B，硼原子有3个价电子，与周围四个 硅原子形成共价鍵，缺少一个电子，必须从周围获得一 个电子，成为负电中心B-。
主要讨论杂质和缺陷：
杂质的影响：105个硅原子中有一个杂质硼原子，室温电 导率增加103个数量级。 缺陷的影响：硅平面器件要求位错密度控制在103cm2以下。 原因1.破坏了周期性势场； 2.在禁带中引入了杂质能级。
与理想情况的偏离的影响
• 极微量的杂质和缺陷，会对半导体材料 的物理性质和化学性质产生决定性的影 响，同时也严重影响半导体器件的质量。 – 1个B原子/ 1 0 5 个Si原子 在室温下电导率提高1 0 3 倍 – Si单晶位错密度要求低于 103cm2
半导体物理学-第二章-半导体中的杂质和缺陷
m* mo
1
r2
moq4
8
2 o
h2
m* mo
1
r2
E0
施主杂质电离能
ED
mn*q 4
8
r2
2 0
h
2
mn* m0
E0
2 r
受主杂质电离能
E A
m*p q 4
8
r2
2 0
h
2
m*p m0
E0
2 r
对于Si中的P原子，剩余电子的运动半径 约为24.4 Å： ( r )Si 12 me* 0.26mo
剩余电子本质上是 在晶体中运动
对于Si、Ge掺P
m* eSi
0.26m0 ,
m* eGe
0.12m0 rSi 12, rGe 16, r2 100
Ec ED Ev
施主能级靠近导带底部
ED
me* mo
1
r2
E0
ED,Si 0.025 eV ED,Ge 0.064 eV
估算结果与实测值有 相同的数量级
b：替位式杂质 特点：杂质原子的大小与被替代的晶格原子大小
可以相比，价电子壳层结构比较相近，Ⅲ和Ⅴ族元 素在Si，Ge中都是替位式
单位体积中的杂质原子数称为杂质浓度
A: 间隙式→杂质位于间隙
位置。
Si
Li：0.068nm
B:替位式→杂质占据格点 Si
位置。大小接近、电子
壳层结构相近
Si
Si：r=0.117nm B：r=0.089nm P：r=0.11nm
主要内容
§2-1 元素半导体中的杂质能级
1. 浅能级杂质能级和杂质电离； 2. 浅能级杂质电离能的计算； 3. 杂质补偿作用 4. 深能级杂质的特点和作用
半导体物理第二章概述
半导体的导带和价带中，有很多能级存在，间隔 很小，约10-22eV，可以认为是准连续的。
• 状态密度:能带中能量E--E+dE之间有dZ个量子态。
dZ g (E) = dE
即状态密度是能带中能量E附近单位 能量间隔内的量子态数目
怎样理解状态密度？
1、理想晶体的k空间的状态密度
（1）：一维晶体（一维单原子链） 设它由N个原子组成，晶格常数为a，晶体的长为L=aN， 起点在x处
一定到达某点，只给出到达各点的统计分布。粒子在
某点出现的几率与波函数的强度
*成正比
2
5、 自由电子波函数 解自由电子薛定谔方程可得自由电子波函数与能量：
( x) Ae 式中k
i ( kx t ) 2
，
E
k
2
2m0
2
，m0 为电子惯性质量，ห้องสมุดไป่ตู้角频率
自由电子速度
·
· 2
L
·
0
· 2
L
·
k
（2）.三维立方晶体
设晶体的边长为L，L=N× a，体积为V=L3
K空间中的状态分布
kz
kx
• • • • • • 2 • • L • • • • •• •• • • • • • • • • • • • • • • •
3
• • • • • • • • • • • • • •
* 0 。 2、对于能带底，E(k)>E(0),顾 mn
半导体中的电子
k2 E (k ) E (0) * 2mn
1 d 2E 1 * 2 2 dk k 0 mn
2
自由电子能量：
k2 E 2m
半导体中的杂质和缺陷
不含任何杂质
实际应用中的
极其微量的杂质和缺陷， 能够对半导体材料的物理性质 和化学性质产生决定性的影响
在硅晶体中，若以105个硅原子中掺入一个杂质原子的比例掺入硼(B)原子，则硅晶体的导电率在室温下将增加103倍。 用于生产一般硅平面器件的硅单晶，位错密度要求控制在103cm-2以下，若位错密度过高，则不可能生产出性能良好的器件。(缺陷的一种)
添加标题
实验测得，Ⅴ族元素原子在硅、锗中的电离能很小，在硅中电离能约为0.04~0.05eV，在锗中电离能约为0.01eV，比硅、锗的禁带宽度小得多。
2.1.2 施主杂质、施主能级3
2.1.2 施主杂质、施主能级4
2.1.3 受主杂质、受主能级1
硅中掺入硼（B）为例，研究Ⅲ族元素杂质的作用。当一个硼原子占据了硅原子的位置，如图所示，硼原子有三个价电子，当它和周围的四个硅原子形成共价键时，还缺少一个电子，必须从别处的硅原子中夺取一个价电子，于是在硅晶体的共价键中产生了一个空穴。硼原子成为一个带有一个负电荷的硼离子（B-），称为负电中心硼离子。其效果相当于形成了一个负电中心和一个多余的空穴。
利用杂质补偿的作用，就可以根据需要用扩散或离子注入等方法来改变半导体中某一区域的导电类型，以制备各种器件。
若控制不当，会出现ND≈NA的现象，这时，施主电子刚好填充受主能级，虽然晶体中杂质可以很多，但不能向导带和价带提供电子和空穴，（杂质的高度补偿）。这种材料容易被误认为是高纯度的半导体，实际上却含有很多杂质，性能很差。
2.1.3 受主杂质、受主能级2
02
单击此处添加小标题
03
单击此处添加小标题
单击此处添加小标题
01
2.1.3 受主杂质、受主能级3
半导体物理 第二章 PN结 图文
国家级精品课程——半导体器件物理与实验
第二章 PN结
引言
4-4 外延工艺：
外延是一种薄膜生长工艺，外延生长是在单晶衬底上沿晶体 原来晶向向外延伸生长一层薄膜单晶层。
外延工艺可以在一种单晶材料上生长另一种单晶材料薄膜。
外延工艺可以方便地形成不同导电类型，不同杂质浓度，杂 质分布陡峭的外延层。
外延技术：汽相外延(PVD，CVD）、液相外延（LPE）、分 子束外延（MBE）、热壁外延（HWE）、原子层外延技术。
硅平面工艺的主体
国家级精品课程——半导体器件物理与实验
第二章 PN结
引言
4-1 氧化工艺：
1957年，人们发现硅表面的二氧化硅层具有阻止杂质向硅内 扩散的作用。这一发现直接导致了氧化工艺的出现。 二氧化硅薄膜的作用： （1）对杂质扩散的掩蔽作用； （2）作为MOS器件的绝缘栅材料； （3）器件表面钝化作用； （4）集成电路中的隔离介质和绝缘介质； （5）集成电路中电容器元件的绝缘介质。 硅表面二氧化硅薄膜的生长方法： 热氧化和化学气相沉积方法。
N(x) （a）
Na
Nd xj
（b） -a(x - xj)
引言
扩 SiO2 散 结 N-Si
杂质扩散
P
N-Si
N-Si
由扩散法形成的P-N结，杂质浓度从P区到N区是
逐渐变化的，通常称之为缓变结，如图所示。设 P-N结位置在x=xj处，则结中的杂质分布可表示为： x
Na Nd (x xj), Na Nd (x xj)
Al
液体
Al
P
N-Si
N-Si
N-Si
把一小粒铝放在一块N型单晶硅片上， 加热到一定温度，形成铝硅的熔融体， 然后降低温度，熔融体开始凝固，在N 型硅片上形成含有高浓度铝的P型硅薄 层，它和N型硅衬底的交界面即为P-N 结（称之为铝硅合金结）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
离化态
+
束缚态
EC ED EV
△ED =EC－ED
施主杂质的电离能小， 在常温下基本上电离。
晶 体
杂质
P As Sb Si 0.044 0.049 0.039
Ge 0.012 0.012 0.009 6 7 6
含有施主杂质的半导体，其导电的载流子主要 是电子——N型半导体，或电子型半导体
定义：
束缚态—未电离 离化态—电离后
半导体的掺杂
施主：掺入在半导体中的杂质原子，能够向半导体中提供导电的电子， 并成为带正电的离子。如Si中的P 和As
过程： 1.形成共价键后存在正电中心P+；束缚的电 子 2.多余的一个电子挣脱束缚，在晶格中自由 动；杂质电离 3. P+成为不能移动的正电中心；
电离的结果：导带中的电子数增加了，这即是掺施主的意义所在。
本征激发
电子从价带直接向导带激发，成为导带的自由 电子，这种激发称为本征激发。只有本征激发 的半导体称为本征半导体。
杂质半导体中杂质载流子浓度远高于 本征载流子浓度
例如：Si 在室温下，本征载流子浓度为 1010/cm3， 掺入P的浓度/Si原子的浓度=10-6
Si的原子浓度为1022～1023/cm3 施主向导带提供的载流子 =1016～1017/cm3 >> 本征载流子浓度
实际半导体
实际半导体中原子并不是静止在具有严格 周期性的晶格位置上，而是在其平衡位置 附近振动； 实际半导体并不是纯净的，而是含有杂质 的； 实际的半导体晶格结构并不是完整无缺的 ，而是存在着各种形式的缺陷，点缺陷， 线缺陷，面缺陷；
杂质和缺陷可在禁带中引入能级，从而对半 导体的性质产生了决定性的作用
Ec ED Ev
ED,Si 0.025eV
ED,Ge 0.064eV
估算结果与实测值有 相同的数量级
施主能级靠近导带底部
对于Si、Ge掺B
mP 1 EA E0 2 mo r
Ec EA Ev
*
EA Si 0.04 eV
EA Ge 0.01 eV
5. 杂质的补偿作用
施主和受主浓度：ND、NA
等电子杂质
N型半导体
特征： a 施主杂质电离，导带中 出现施主提供的导电电子 b 电子浓度n 〉空穴浓度p
+ + + +
EC ED
Eg
P 型半导体
特征： a 受主杂质电离，价带中 出现受主提供的导电空穴 b空穴浓度p 〉电子浓度n
+ + + +
EA EV
N型和P型半导体都称为极性半导体
定义：
受主杂质
III 族元素在硅、锗中电离时能够接受电子而产 生导电空穴并形成负电中心，称此类杂质为受 主杂质或p型杂质。
受主杂质释放空穴的过程。
受主电离
受主能级
被受主杂质束缚的空穴的能量状态，记为 EA。 受主电离能量为ΔEA 依靠价带空穴导电的半导体。
p型半导体
小结！
施主：Donor，掺入半导体的杂质原子向半 导体中提供导电的电子，并成为带正电的离 子。如Si中掺的P 和As 受主：Acceptor，掺入半导体的杂质原子向 半导体提供导电的空穴，并成为带负电的离 子。如Si中掺的B
Ⅲ－Ⅴ族化合物半导体中的杂质
理想的GaAs晶格
价键结构： 含有离子键成分的 共价键结构
Ga-
As+
Ga
As
Ga
As
Ga
As
Ga
受主杂质
替代III族元素
施主杂质
替代Ⅴ族元素
两性杂质
III、Ⅴ族元素
等电子杂质——同族原子取代
●等电子杂质
等电子杂质是与基质晶体原子具有同数量 价电子的杂质原子．替代了同族原子后， 基本仍是电中性的。但是由于共价半径和 电负性不同，它们能俘获某种载流子而成 为带电中心。带电中心称为等电子陷阱。
多子——多数载流子
少子——少数载流子
N 型半导体导带电子数由施主决定，半导体 导电的载流子主要是电子。电子为多子，空 穴为少子。 P 型半导体价带空穴数由受主决定，半导体 导电的载流子主要是空穴。空穴为多子，电 子为少子。
3. 杂质半导体
杂质激发
杂质向导带和价带提供电子和空穴的过程（电 子从施主能级向导带的跃迁或空穴从受主能级 向价带的跃迁）称为杂质电离或杂质激发。具 有杂质激发的半导体称为杂质半导体 N型和P型半导体都是杂质半导体
在Si中掺入B
＋ B－ －
B获得一个电子变成 负离子，成为负电中 心，周围产生带正电 的空穴。
EA
B具有得到电子的性质，这类杂质称为受主杂质。 受主杂质向价带提供空穴。 受主浓度：NA
受主电离能和受主能级
受主电离能△EA=空穴摆脱受主杂质束缚成为导电 空穴所需要的能量
Ec
束缚态 离化态
+
EA Ev
2. Au获得一个电子—受主
Ec
Au－
EA1 ED EA1= Ev + 0.15eV
Ev
3.Au获得第二个电子
Ec
Au2－
EA2 EA1 ED EA2= Ec - 0.2eV
Ev
4.Au获得第三个电子
Ec
Au3－
EA3 EA2 EA1 ED EA3= Ec - 0.04eV
Ev
深能级杂质特点：
ED
本征激发产生的导 带电子
EA
Ev
本征激发产生的价 带空穴
杂质的高度补偿
杂质的补偿作用
当ND>>NA时
n= ND-NA ≈ ND，半导体是n型的 p= NA-ND ≈ NA，半导体是p型的 补偿半导体 补偿后半导体中的净杂质浓度。
当ND<<NA时
当ND≈NA时
有效杂质浓度
6. 深杂质能级
半导体中杂质和缺陷能级
理想半导体：
1、原子严格周期性排列，具有完整的晶格 结构。 2、晶体中无杂质，无缺陷。 3、电子在周期场中作共有化运动，形成允带 和禁带——电子能量只能处在允带中的能级 上，禁带中无能级。 本征半导体——晶体具有完整的（完美的） 晶格结构，无任何杂质和缺陷。由本征激发 提供载流子。
2、受主能级：举例： Si中掺硼B
价带空穴 电离受主 B过程：1.形成共价键时， 从Si 原子中夺取一个电子， Si 的共价键中产生一个空 穴；
2.当空穴挣脱硼离子的束 缚，形成固定不动的负电 中心B受主电离，受主电离能，受主 杂质（p型杂质），受主能级
电离的结果：价带中的空穴数增加了，这即是掺受主的意义所在
§2.1 Si、Ge晶体中的杂质能级
1、杂质与杂质能级 杂质：半导体中存在的与本体元素不同 的其它元素。
杂质的来源：
｛
有意掺入 无意掺入
根据杂质在能级中的位置不同：
｛
替位式是杂质 间隙式杂质
以硅为例说明
在金刚石型晶体中，晶胞中原子的体积百分数为 34%，说明还有66%是空隙。Si 中的杂质有两种存在 方式， a：间隙式杂质 特点：杂质原子一般较小，锂元素 b：替位式杂质 特点：杂质原子的大小与被替代的晶格原子大小 可以相比，价电子壳层结构比较相近，Ⅲ和Ⅴ族元 素在Si，Ge中都是替位式
单位体积中的杂质原子数称为杂质浓度
A: 间隙式→杂质位于间隙 位置。 Li：0.068nm
B:替位式→杂质占据格点位 置。大小接近、电子壳层 结构相近
Si
Si
Li
Si
Si
P
Si
Si
Si
Si
Si：r=0.117nm B：r=0.089nm P：r=0.11nm
杂质分类
浅能级杂质
深能级杂质
N型半导体
根据杂质能级在禁带中 的位置，杂质分为：
浅能级杂质→能级接近导带底 Ec或价带顶Ev，电离能很小
ED Eg
EA Eg
EC Eg EC ED EA EV
深能级杂质→能级远离导带底 Ec或价带顶Ev，电离能较大
Eg
EA ED EV
深能级杂质
非III、V族元素 特点
多为替位式杂质 硅、锗的禁带中产生的施主能级距离导带底和价带 顶较远，形成深能级，称为深能级杂质。 深能级杂质能够产生多次电离，每次电离均对应一 个能级。有的杂质既能引入施主能级，又能引入受 主能级。
半导体中同时存在施主和受主杂质，施主和受 主之间有互相抵消的作用 (1) ND＞NA
Ec
ED
电离施主 电离受主 EA Ev
有效施主浓度n=ND-NA
此时半导体为n型半导体
(2) ND<NA
Ec 电离施主 电离受主 ED
EA
Ev
有效受主浓度p=NA- ND
此时半导体为p型半导体
(3) ND≈NA
Ec
受主杂质电离能
m* p E0 E A 2 2 2 m0 r2 8 r 0 h
4 m* q p
对于Si、Ge掺P
* * meSi = 0.26m0 , meGe = 0.12m0 rSi 12, rGe 16, r 2 100
me* 1 ED E0 2 mo r
P型半导体
复合中心
陷阱
第五章
杂质能级位于禁带中
浅能级 Eg
浅能级
Ec 施主杂质 施主能级 Ei 受主杂质 受主能级 Ev
2、元素半导体的杂质
(1)VA族的替位杂质——施主杂质 在硅Si中掺入P
Si Si Si
+
束缚态
EC ED EV
△ED =EC－ED
施主杂质的电离能小， 在常温下基本上电离。
晶 体
杂质
P As Sb Si 0.044 0.049 0.039
Ge 0.012 0.012 0.009 6 7 6
含有施主杂质的半导体，其导电的载流子主要 是电子——N型半导体，或电子型半导体
定义：
束缚态—未电离 离化态—电离后
半导体的掺杂
施主：掺入在半导体中的杂质原子，能够向半导体中提供导电的电子， 并成为带正电的离子。如Si中的P 和As
过程： 1.形成共价键后存在正电中心P+；束缚的电 子 2.多余的一个电子挣脱束缚，在晶格中自由 动；杂质电离 3. P+成为不能移动的正电中心；
电离的结果：导带中的电子数增加了，这即是掺施主的意义所在。
本征激发
电子从价带直接向导带激发，成为导带的自由 电子，这种激发称为本征激发。只有本征激发 的半导体称为本征半导体。
杂质半导体中杂质载流子浓度远高于 本征载流子浓度
例如：Si 在室温下，本征载流子浓度为 1010/cm3， 掺入P的浓度/Si原子的浓度=10-6
Si的原子浓度为1022～1023/cm3 施主向导带提供的载流子 =1016～1017/cm3 >> 本征载流子浓度
实际半导体
实际半导体中原子并不是静止在具有严格 周期性的晶格位置上，而是在其平衡位置 附近振动； 实际半导体并不是纯净的，而是含有杂质 的； 实际的半导体晶格结构并不是完整无缺的 ，而是存在着各种形式的缺陷，点缺陷， 线缺陷，面缺陷；
杂质和缺陷可在禁带中引入能级，从而对半 导体的性质产生了决定性的作用
Ec ED Ev
ED,Si 0.025eV
ED,Ge 0.064eV
估算结果与实测值有 相同的数量级
施主能级靠近导带底部
对于Si、Ge掺B
mP 1 EA E0 2 mo r
Ec EA Ev
*
EA Si 0.04 eV
EA Ge 0.01 eV
5. 杂质的补偿作用
施主和受主浓度：ND、NA
等电子杂质
N型半导体
特征： a 施主杂质电离，导带中 出现施主提供的导电电子 b 电子浓度n 〉空穴浓度p
+ + + +
EC ED
Eg
P 型半导体
特征： a 受主杂质电离，价带中 出现受主提供的导电空穴 b空穴浓度p 〉电子浓度n
+ + + +
EA EV
N型和P型半导体都称为极性半导体
定义：
受主杂质
III 族元素在硅、锗中电离时能够接受电子而产 生导电空穴并形成负电中心，称此类杂质为受 主杂质或p型杂质。
受主杂质释放空穴的过程。
受主电离
受主能级
被受主杂质束缚的空穴的能量状态，记为 EA。 受主电离能量为ΔEA 依靠价带空穴导电的半导体。
p型半导体
小结！
施主：Donor，掺入半导体的杂质原子向半 导体中提供导电的电子，并成为带正电的离 子。如Si中掺的P 和As 受主：Acceptor，掺入半导体的杂质原子向 半导体提供导电的空穴，并成为带负电的离 子。如Si中掺的B
Ⅲ－Ⅴ族化合物半导体中的杂质
理想的GaAs晶格
价键结构： 含有离子键成分的 共价键结构
Ga-
As+
Ga
As
Ga
As
Ga
As
Ga
受主杂质
替代III族元素
施主杂质
替代Ⅴ族元素
两性杂质
III、Ⅴ族元素
等电子杂质——同族原子取代
●等电子杂质
等电子杂质是与基质晶体原子具有同数量 价电子的杂质原子．替代了同族原子后， 基本仍是电中性的。但是由于共价半径和 电负性不同，它们能俘获某种载流子而成 为带电中心。带电中心称为等电子陷阱。
多子——多数载流子
少子——少数载流子
N 型半导体导带电子数由施主决定，半导体 导电的载流子主要是电子。电子为多子，空 穴为少子。 P 型半导体价带空穴数由受主决定，半导体 导电的载流子主要是空穴。空穴为多子，电 子为少子。
3. 杂质半导体
杂质激发
杂质向导带和价带提供电子和空穴的过程（电 子从施主能级向导带的跃迁或空穴从受主能级 向价带的跃迁）称为杂质电离或杂质激发。具 有杂质激发的半导体称为杂质半导体 N型和P型半导体都是杂质半导体
在Si中掺入B
＋ B－ －
B获得一个电子变成 负离子，成为负电中 心，周围产生带正电 的空穴。
EA
B具有得到电子的性质，这类杂质称为受主杂质。 受主杂质向价带提供空穴。 受主浓度：NA
受主电离能和受主能级
受主电离能△EA=空穴摆脱受主杂质束缚成为导电 空穴所需要的能量
Ec
束缚态 离化态
+
EA Ev
2. Au获得一个电子—受主
Ec
Au－
EA1 ED EA1= Ev + 0.15eV
Ev
3.Au获得第二个电子
Ec
Au2－
EA2 EA1 ED EA2= Ec - 0.2eV
Ev
4.Au获得第三个电子
Ec
Au3－
EA3 EA2 EA1 ED EA3= Ec - 0.04eV
Ev
深能级杂质特点：
ED
本征激发产生的导 带电子
EA
Ev
本征激发产生的价 带空穴
杂质的高度补偿
杂质的补偿作用
当ND>>NA时
n= ND-NA ≈ ND，半导体是n型的 p= NA-ND ≈ NA，半导体是p型的 补偿半导体 补偿后半导体中的净杂质浓度。
当ND<<NA时
当ND≈NA时
有效杂质浓度
6. 深杂质能级
半导体中杂质和缺陷能级
理想半导体：
1、原子严格周期性排列，具有完整的晶格 结构。 2、晶体中无杂质，无缺陷。 3、电子在周期场中作共有化运动，形成允带 和禁带——电子能量只能处在允带中的能级 上，禁带中无能级。 本征半导体——晶体具有完整的（完美的） 晶格结构，无任何杂质和缺陷。由本征激发 提供载流子。
2、受主能级：举例： Si中掺硼B
价带空穴 电离受主 B过程：1.形成共价键时， 从Si 原子中夺取一个电子， Si 的共价键中产生一个空 穴；
2.当空穴挣脱硼离子的束 缚，形成固定不动的负电 中心B受主电离，受主电离能，受主 杂质（p型杂质），受主能级
电离的结果：价带中的空穴数增加了，这即是掺受主的意义所在
§2.1 Si、Ge晶体中的杂质能级
1、杂质与杂质能级 杂质：半导体中存在的与本体元素不同 的其它元素。
杂质的来源：
｛
有意掺入 无意掺入
根据杂质在能级中的位置不同：
｛
替位式是杂质 间隙式杂质
以硅为例说明
在金刚石型晶体中，晶胞中原子的体积百分数为 34%，说明还有66%是空隙。Si 中的杂质有两种存在 方式， a：间隙式杂质 特点：杂质原子一般较小，锂元素 b：替位式杂质 特点：杂质原子的大小与被替代的晶格原子大小 可以相比，价电子壳层结构比较相近，Ⅲ和Ⅴ族元 素在Si，Ge中都是替位式
单位体积中的杂质原子数称为杂质浓度
A: 间隙式→杂质位于间隙 位置。 Li：0.068nm
B:替位式→杂质占据格点位 置。大小接近、电子壳层 结构相近
Si
Si
Li
Si
Si
P
Si
Si
Si
Si
Si：r=0.117nm B：r=0.089nm P：r=0.11nm
杂质分类
浅能级杂质
深能级杂质
N型半导体
根据杂质能级在禁带中 的位置，杂质分为：
浅能级杂质→能级接近导带底 Ec或价带顶Ev，电离能很小
ED Eg
EA Eg
EC Eg EC ED EA EV
深能级杂质→能级远离导带底 Ec或价带顶Ev，电离能较大
Eg
EA ED EV
深能级杂质
非III、V族元素 特点
多为替位式杂质 硅、锗的禁带中产生的施主能级距离导带底和价带 顶较远，形成深能级，称为深能级杂质。 深能级杂质能够产生多次电离，每次电离均对应一 个能级。有的杂质既能引入施主能级，又能引入受 主能级。
半导体中同时存在施主和受主杂质，施主和受 主之间有互相抵消的作用 (1) ND＞NA
Ec
ED
电离施主 电离受主 EA Ev
有效施主浓度n=ND-NA
此时半导体为n型半导体
(2) ND<NA
Ec 电离施主 电离受主 ED
EA
Ev
有效受主浓度p=NA- ND
此时半导体为p型半导体
(3) ND≈NA
Ec
受主杂质电离能
m* p E0 E A 2 2 2 m0 r2 8 r 0 h
4 m* q p
对于Si、Ge掺P
* * meSi = 0.26m0 , meGe = 0.12m0 rSi 12, rGe 16, r 2 100
me* 1 ED E0 2 mo r
P型半导体
复合中心
陷阱
第五章
杂质能级位于禁带中
浅能级 Eg
浅能级
Ec 施主杂质 施主能级 Ei 受主杂质 受主能级 Ev
2、元素半导体的杂质
(1)VA族的替位杂质——施主杂质 在硅Si中掺入P
Si Si Si