最新数字电子技术基础电子教案——第5章时序逻辑电路.docx
王海光数字电子技术基础 第5章 时序逻辑电路
与触发器的对应关系，还应给出排序示范
图 （ 如 图 5.1.2 示 范 图 圆 圈 中 标 注 的 Q3Q2Q1 ），对含多个输入输出端的时序
电路，也应在示范图中标出（如图5.1.2中
指向线上标注的/Y）。
5.1.1 时序逻辑电路的人工分析
（5）电路功能判断说明。
对电路功能的判断应结合输入输出信号的具体物理含义来
5.1.1 时序逻辑电路的人工分析
*二、异步时序逻辑电路的分析
与同步时序电路不同的是，异步时序电路中的所有触发 器并非由同一时钟源触发，所以在根据电路的现态计算电路 的次态时，应特别注意各个触发器的时钟条件是否具备。只 有时钟条件具备的触发器才会按状态方程描述的逻辑关系转
换成次态，否则将维持现态不变。为此在分析异步时序电路
组合逻辑电路
Y1 Yj
Z Zk 存储电路
图5.0.1 时序逻辑电路结构示意框图
这四种信号之间的逻辑关系可用以下三个向量函数表示： 输出方程：Y（tn）=F1[X（tn），Q（tn）]
驱动方程：Z（tn）=F2[X（tn），Q（tn）]
状态方程： Q（tn+1）=F3[Z（tn），Q（tn）] 式中tn、tn+1是对电路进行考察的两个相邻的离散时间。
5.1.1 时序逻辑电路的人工分析
一、同步时序逻辑电路的分析 导出同步时序电路的状态转换表、状态转换图和时序波 形图，判断时序电路逻辑功能的通常步骤：
1．根据给定的时序电路列出电路的输出方程和驱动方程组。 2．将各个驱动方程代入对应触发器的特性方程得到整个时序 电路的状态方程组。 3．根据电路的状态方程组计算列出电路的状态转换表。 4．根据电路的状态转换表画出状态转换图或时序波形图。 5．根据状态转换图或时序波形图说明电路的逻辑功能，判断 电路能否自启动。
《数字电子技术基础》-阎石编著-数字电路教案
数字电路教案本课程理论课学时数为70,实验24学时。
各章学时分配见下表：第一章逻辑代数基础【本周学时分配】本周5学时。
周二1~2节,周四3～5节。
【教学目的与基本要求】1、掌握二进制数、二-十进制数(主要是8421 BCD码）2、熟练掌握逻辑代数的若干基本公式和常用公式。
3、熟练掌握逻辑函数的几种表达形式.【教学重点与教学难点】本周教学重点：1、绪论：重点讲述数字电路的基本特点、应用状况和课程主要内容。
2、逻辑代数的基本运算：重点讲述各种运算的运算规则、符号和表达式.3、逻辑代数的基本公式和常用公式:重点讲述逻辑代数的基本公式与普通代数公式的区别，常用公式的应用背景.4、逻辑函数的表示方法：重点讲述各种表示方法的特点和相互转换方法。
本周教学难点：反演定理和对偶定理：注意两者之间的区别、应用背景和变换时应注意的问题。
【教学内容与时间安排】一、绪论（约0.5学时）1、电子电路的分类。
2、数字电路的基本特点.3、数字电路的基本应用。
4、本课程的主要内容；5、本课程的学习方法和对学生的基本要求。
二、数制与码制（约1.5学时）（若前置课程已学，可作简单复习0。
5学时）1、几种不同进制（二、八、十、十六进制）。
2、几种不同进制相互转换。
3、码制（BCD码）。
三、逻辑代数1、基本逻辑运算和复合逻辑运算：与、或、非运算是逻辑代数的基本运算；还可以形成其他复合运算，常用的是与非、或非、与或非、异或、同或运算。
（约0。
5学时）2、常用公式(18个）（约0。
5学时）3、基本定理(代入定理、反演定理、对偶定理)（约0。
5学时)4、逻辑函数的概念及表示方法（约0。
5学时）5、逻辑函数各种表示方法间的转换：常用的转换包括：函数式←→真值表；函数式←→逻辑图（约1学时）【教学方法与教学手段】采用课堂讲授的方法,可组织学生讨论逻辑代数公式和普通代数公式的相同和不同之处,讨论逻辑函数各种表示方法的特点和相互转换方法。
【作业】P38 1。
数字电子技术基础第5章 时序逻辑电路
5.2 基于触发器的时序电路分析
5.2.2 同步时序电路的分析举例
1.摩尔型同步时序电路的分析
例5.2.1试分析图5.2.1所示时序电路的逻辑功能，并说明 电路性质（同步或异步、摩尔或米莱、能否自启动）。
5.3 基于触发器的时序电路设计
2.米莱型同步时序电路的设计
例5.3.5请按图5.3.9提供的原始状态转换图设计一个具有自启动 功能的米莱型同步时序电路。
解：（1）分析题目要求。图5.3.9例5.3.5原始状态转换图当输入 信号X=0 时，触发器状态从00、01到10，再返回00状态，此时F0=1输出 为高电平，被认为是进位输出。当输入信号X=1 时，触发器状态从00、 01、10到11，再返回00状态，此时F1=1输出为高电平，被认为是另一进 位输出。
第5章 时序逻辑电路
5.1 时序电路的基本概念 5.2 基于触发器的时序电路分析 5.3 基于触发器的时序电路设计 5.4 集成寄存器和移位寄存器 5.5 集成计数器
5.6基于MSI时序电路的分析和设计
5.1 时序电路的基本概念
5.1.1 时序电路的结构及逻辑方程
图5.1.1所示框图是时序电 路的基本结构，由组合电路和 存储电路两部分组成。图5.1.1 时序逻辑电路结构从图的整体 上看，组合电路部分的功能是 进行逻辑运算和算术运算，存 储电路部分是由触发器或锁存 器“组”构成，起到记忆运算 功能。
（4）观察图5.2.7，当X=1时,触发器输出状态按 照00 →01 →10 →10变化,每经过3个或3个以上时 钟脉冲的上升沿，电路就停在10状态，同时在输出F 产生1个高电平。当X=0时,不论电路处于什么状态， 时钟脉冲边沿作用后，返回到00状态，输出F=0。
电子教案《数字电子技术》 第五章(教案)第5章 时序逻辑电路
《数字电子技术》教案第5章时序逻辑电路5.1时序逻辑电路的基本概念1．时序逻辑电路的组成结构时序逻辑电路一般包含组合逻辑电路、存储电路和反馈电路。
其中，反馈电路可以将存储电路的输出状态反馈到组合逻辑电路的输入端，与输入信号共同决定整个电路的输出；存储电路则是将组合逻辑电路的输出状态作为输入信号存储到存储器件中。
存储器件是时序逻辑电路的重要组成部分，常用的存储器件主要有触发器、延迟线和磁性器件等。
如图5-1所示为触发器构成的时序逻辑电路结构框图。
图5-1 触发器构成的时序逻辑电路结构框图2．时序逻辑电路的分类：（1）根据电路状态转换情况的不同，时序逻辑电路可分为同步时序逻辑电路和异步时序逻辑电路。
（2）根据电路中输出变量是否和输入变量直接相关，时序逻辑电路可分为米里型电路和莫尔型电路。
3．时序逻辑电路的状态表和状态图状态转换表和状态转换图：为了清晰地了解时序逻辑电路的逻辑功能和工作情况。
1）状态转换表状态转换表类似于组合逻辑电路的真值表，它是将时序逻辑电路的输入变量、现态变量、次态变量和输出变量写入表格而形成的，因此也称为状态转换真值表。
2）状态转换图状态转换图是用来描述时序逻辑电路的输入变量、现态变量、次态变量和输出变量之间关系的图形。
如图5-2所示为状态转换图示例。
图中的圆圈代表时序逻辑电路的状态，带箭头的线表示电路的状态转移关系，线的侧旁X Z是指引起状态转移的输入条件和相应的输出值。
图5-2状态转换图示例5.2时序逻辑电路的分析方法5.2.1基本RS触发器的电路组成及逻辑符号1．同步时序逻辑电路分析法同步时序逻辑电路中所有触发器的时钟是相同的，所以在分析同步时序逻辑电路时可以不考虑时钟条件，分析步骤一般包括以下几点：（1）根据同步时序逻辑电路确定输入信号和输出信号，并列出各类方程：①输出方程：是指同步时序逻辑电路的输出逻辑表达式，一般为触发器的现态函数。
②驱动方程：由存储电路中各触发器输入端的逻辑表达式组合而成。
电子教案--数字电子技术-第五章时序逻辑电路-XXXX-1
字 一、 时序逻辑电路的结构及特点
电
时序逻辑电路——任何一个时刻的输出状态不仅取决 于当时的输入信号，还与电路的原状态有关。
子 时序电路的特点：
技 （1）含有具有记忆元件（最常用的是触发器） （2）具有反馈通道。
术
中北大学电子信息工程系
第五章 时序逻辑电路
数
输入 X 1
字
信号 X i
次态方程：
电
Q0n1 D0 Q0n （CP由0→1时此式有效）
子
Q1n1 D1 Q1n
（3）作状态转换表。
（Q0由0→1时此式有效）
技
术
中北大学电子信息工程系
第五章 时序逻辑电路
（4）作状态转换图、时序图。
数
Q 1Q 0
CP
字
/1
/0
/0
Q0
00
11
10
01
Q1
电
/0
Z
子
（5）逻辑功能分析
J2=K2= Q0Q1
FF3： 当Q0Q1Q3=1时， 来一个CP，向相反的状态翻转一次。所
以选J3=K3= Q0Q1Q3
中北大学电子信息工程系
第五章 时序逻辑电路 （2）二进制同步减法计数器
数 分析4位二进制同步减法计数器的状态表，很容易看出，只要将各触发
器的驱动方程改为：
字
就构成了4位二进制同步减法计数器。
中北大学电子信息工程系
第五章 时序逻辑电路 （2）二进制异步减法计数器
数 用4个上升沿触发的D触发器组成的4位异步二进制减法计数器。
Q3
Q2
Q1
Q0
字
FF3
FF2
FF1
数字电子技术基础(杨照辉)章 (5)
第 5 章 时序逻辑电路
3.状态转换图 状态转换图简称状态图,其主要特点是直观地描述了时序 逻辑电路的状态转换过程。 时序逻辑电路的状态图与触发器 的状态图类似,其区别在于前者状态数更多一些且标 明了输出 Z 的值。在状态图中以圆圈表示电路的各个状态,以箭头表示 状态转换方向,标在 箭头连线一侧的数字表示状态转换前输入 信号值 X 和输出值Z,以 X/Z 形式标识。
第 5 章 时序逻辑电路
5.2 时序逻辑电路的分析方法
时序逻辑电路的分析,就是对于一个给定的时序逻辑电路, 找出在输入信号及时钟信号 作用下,电路状态和输出的变化规 律,而这种变化规律通常表现在状态表、状态图或时序图 中。
第 5 章 时序逻辑电路
时序逻辑电路分析的一般步骤如下: (1)根据给定的时序逻辑电路,写出各个触发器的时钟方 程、驱动方程及电路输出方程 的逻辑表达式。 (2)求状态方程。把驱动方程代入相应触发器的特性方程, 即可求出电路的状态方程, 也就是各个触发器的状态方程。 (3)根据状态方程和输出函数表达式进行计算,列出状态表, 画出状态图或波形图。 (4)说明时序逻辑电路的逻辑功能。
第 5 章 时序逻辑电路
2.状态转换表 状态转换表是以表格的形式来描述时序逻辑电路的输入变 量、输出函数、电路的现态与 次态之间的逻辑关系。将输入 变量 X 及电路初态Qn 的所有取值代入状态方程和输出方程, 即可求出对应的电路次态Qn+1和输出Z 的数值,采用矩阵形式将 全部计算结果列成表格, 就得到状态转换表,简称状态表。它 虽然不如状态转换图表述逻辑功能直观,但可以进行状 态化简。
第 5 章 时序逻辑电路
第 5 章 时序逻辑电路
5.3.2 移位寄存器 在数字系统中,有时需要将寄存器的数据在 CP脉冲的控制
数字电子技术 3篇5章 时序电路
从触 发器
CP为高电平“1”，主触发器根据D状 CP为高电平“1”，主触发器根据D 为高电平 态翻转， =D；从触发器（触发器） 态翻转，QM=D；从触发器（触发器）Q端状 态不会改变。 态不会改变。 CP一当跳变为低电平 0”， 一当跳变为低电平“ CP一当跳变为低电平“0”，主触发器 状态封锁保持不变；从触发器（触发器） 状态封锁保持不变；从触发器（触发器）Q 端状态跟主触发器而变， =D。 端状态跟主触发器而变，即Q=QM=D。
二、时钟高电平触发的D触发器 时钟高电平触发的 触发器
在RS触发器的基础上增加一 触发器的基础上增加一 个反相器，就成为D触发器 触发器。 个反相器，就成为 触发器。 触发器的R端为 原RS触发器的 端为D ，S端为 触发器的 端为 D输入，代 入特性方程后得： 输入， 入特性方程后得： 输入
Q n +1 = S + RQ n = D + DQ n = D
与非门组成的基本触发器 为了能实现寄存信息的控制， 为了能实现寄存信息的控制， 在电路中引入二个输入端 R D ( RD ) 和 S D ( S D ) 端。
S D = 0, R D = 1
R D = 0, S D = 1
RD = S D = 1
Q变为 状态，称为置位 置1) 变为1状态 称为置位 置位(置 变为 状态， Q变为 状态，称为复位 置0) 变为0状态 称为复位 复位(置 变为 状态， 触发器的状态不变， 触发器的状态不变，由原状态决 保持。 称为保持 定，称为保持。 触发器的状态具有随机性， 触发器的状态具有随机性，实际 使用时应避免，通常称为禁用 禁用。 使用时应避免，通常称为禁用。
基本RS触发器应用举例 基本 触发器应用举例 用基本RS触发器实现无弹跳开关。 用基本 触发器实现无弹跳开关。 触发器实现无弹跳开关
数字电子技术 第5章 时序逻辑电路的分析
40
5.8异步计数器
1.异步计数器的概念：异步计数器中的 触发器不会同时改变状态，因为它们没 有共同的时钟脉冲
41
2. 三位异步二进制计数器
42
波形图
Q0:2分频 Q1:4分频 Q2:8分频
Q0 Q1’ Q2
43
3.四位异步十进制计数器
1 CP 2 3 4 5 6 7 8 9 10
起译码 作用
电路分析： Di输入的数据，在cp 上升沿作用下,逐位 向左移动，经过4个 脉冲，将把输入的第 1个数传送到输出D0。
电压波形
34
5.5.MSI移位寄存器
M=0 M=1
串行输出
74LS95右移 移位寄存器
并 行 输 出
(1)电路形式：电路接成串行移位右移，并行输入，并行输出。 (2)工作原理：当方式控制M=1时，允许数据以并行方式输入，在cp2作用下，并 行存入J-K FF，并以并行方式输出Data.Q0~Q3。当M=0时，并行输入被禁止， 允许串行输入到J-K FF，在cp1作用下逐位右移。
1
1
1
1
4位异步二进制计数器(74LS93)
电路特点： 74LS93是一个MSI.模2×8进制计数器。从电路形式上看，第1 个FF为2进制，第2~4个FF是8进制计数器。采用两个时钟脉冲 CPA，CPB，有2个复位输入端，为方便灵活使用。
46
74LS93应用
用74LS93构成模16计数器。 将QA(第一级FF输出)作为CPB 使用，成为模16计数器。
(4)将驱动方程分别代入J-K FF的特性方程：
001 000 (2)时序电路的输出为Q3Q2Q1
(3)各FF的驱动方程： J1=Q3 K1=1 J2=1 K2=1 J3=Q2Q1 K3=1
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第 5 章时序逻辑电路5.1时序逻辑电路的基本概念1.时序逻辑电路的结构及特点时序逻辑电路在任何时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关，触发器就是最简单的时序逻辑电路，时序逻辑电路中必须含有存储电路。
时序电路的基本结构如图 5.1 所示，它由组合电路和存储电路两部分组成。
图 5.1时序逻辑电路框图时序逻辑电路具有以下特点：（1）时序逻辑电路通常包含组合电路和存储电路两个组成部分，而存储电路要记忆给定时刻前的输入输出信号，是必不可少的。
（2）时序逻辑电路中存在反馈，存储电路的输出状态必须反馈到组合电路的输入端，与输入信号一起，共同决定组合逻辑电路的输出。
2.时序逻辑电路的分类（ 1）按时钟输入方式时序电路按照时钟输入方式分为同步时序电路和异步时序电路两大类。
同步时序电路中，各触发器受同一时钟控制，其状态转换与所加的时钟脉冲信号都是同步的；异步时序电路中，各触发器的时钟不同，电路状态的转换有先有后。
同步时序电路较复杂，其速度高于异步时序电路。
（ 2）按输出信号的特点根据输出信号的特点可将时序电路分为米里（Mealy）型和摩尔（Moore）型两类。
米里型电路的外部输出 Z 既与触发器的状态 Q n有关，又与外部输入 X 有关。
而摩尔型电路的外部输出Z 仅与触发器的状态Q n有关，而与外部输入X 无关。
（ 3）按逻辑功能时序逻辑电路按逻辑功能可划分为寄存器、锁存器、移位寄存器、计数器和节拍发生器等。
3.时序逻辑电路的逻辑功能描述方法描述一个时序电路的逻辑功能可以采用逻辑方程组（驱动方程、输出方程、状态方程）、状态表、状态图、时序图等方法。
这些方法可以相互转换，而且都是分析和设计时序电路的基本工具。
5.2时序逻辑电路的分析方法和设计方法1.时序逻辑电路的分析步骤（1）首先确定是同步还是异步。
若是异步，须写出各触发器的时钟方程。
（2）写驱动方程。
（3）写状态方程（或次态方程）。
（4）写输出方程。
若电路由外部输出，要写出这些输出的逻辑表达式，即输出方程。
（5）列状态表（6）画状态图和时序图。
（7）检查电路能否自启动并说明其逻辑功能。
5.2.1同步时序逻辑电路的设计方法1.同步时序逻辑电路的设计步骤设计同步时序电路的一般过程如图 5.10 所示。
图 5.10同步时序电路的设计过程5.3寄存器和锁存器能够暂存数码（或指令代码）的数字部件称为寄存器。
寄存器根据功能可分为数码寄存器和移位寄存器两大类。
5.3.1数码寄存器寄存器要存放数码，必须要存得进、记得住、取得出。
因此寄存器中除触发器外，通常还有一些控制作用的门电路相配合。
图5.17 为由 D 触发器组成的 4 位数码寄存器。
在存数指令（ CP脉冲上升沿）的作用下，可将预先加在各 D触发器输入端的数码，存入相应的触发器中，并可从各触发器的 Q 端同时输出，所以称其为并行输入、并行输出的寄存器。
图5.17 4 位数码寄存器数码寄存器的特点是：（1）在存入新数码时能将寄存器中的原始数码自动清除，即只需要输入一个接收脉冲，就可将数码存入寄存器中——单拍接收方式的寄存器。
（2）在接收数码时，各位数码同时输入，而各位输出的数码也同时取出，即并行输入、并行输出的寄存器。
（3）在寄存数据之前，应在 R D端输入负脉冲清零，使各触发器均清零。
5.3.2移位寄存器1.单向移位寄存器由D 触发器构成的 4 位右移寄存器如图 5.18 所示。
CR为异步清零端。
左边触发器的输出接至相邻右边触发器的输入端 D，输入数据由最左边触发器 FF0的输入端D0接入。
图 5.18 D 触发器组成的 4 位右移寄存器除用 D 触发器外，也可用 JK、RS触发器构成寄存器，只需将 JK 或 RS触发器转换为 D 触发器功能即可。
但 T 触发器不能用来构成移位寄存器。
图5.20 D 触发器组成的 4 位双向左移寄存器2.双向移位寄存器双向移位寄存器电路结构如图 5.20所示，将右移寄存器和左移寄存器组合起来，并引入控制端S 便构成既可左移又可右移的双向移位寄存器。
5.3.3锁存器1.锁存器原理锁存器又称自锁电路，是用来暂存数码的逻辑部件，如图 5.21 所示是一位锁存器逻辑电路图，它与触发器的区别是：当使能信号到来时，输出随输入数码变化（相当于输出直接接到输入端）；当使能信号结束时，输出保持使能信号跳变时的状态不变。
图 5.21一位锁存器逻辑电路图2.锁存器集成电路介绍75 是 4 位锁存器，它包括 TTL 系列中的 54/7475 ，54/74 LS75 和 CMOS系列中的 54/74 HC75、 54/74 HCT75 等。
其外引脚排列图如图 5.22 所示。
图 5.22 4位锁存器75外引脚排列图5.3.4寄存器集成电路介绍1.集成移位寄存器 74194集成移位寄存器74194 如图 5.23 所示。
图 5.23 集成移位寄存器 741942.集成移位寄存器的应用移位寄存器除了具有寄存数码和将数码移位的功能外，还可以构成各种计数器和分频器。
图 5.24 所示为 4 位右移寄存器构成的环形计数器。
图 5.24环形计数器图 5.25环形计数器时序图图5.26 用 74194 构成的环形计数器图 5.27用74194构成的扭环形计数器5.4计数器能累计输入脉冲个数的时序部件叫计数器。
计数器不仅能用于计数，还可用于定时、分频和程序控制等。
计数器按计数进制可分为二进制计数器和非二进制计数器；按数字的增减趋势可分为加法计数器、减法计数器和可逆计数器；按计数器中各触发器翻转是否与计数脉冲同步可分为同步计数器和异步计数器。
5.4.1二进制计数器1.异步二进制计数器以 3 位二进制加法计数器为例，逻辑图如图 5.28 所示。
图 5.28 JK 触发器构成的 3 位异步二进制加法计数器图 5.29二进制加计数器的时序图图5.30 状态图图 5.31二进制减法计数器状态图图 5.32上升沿触发的二进制减法计数器时序图2.同步二进制计数器(1)同步二进制加法计数器由4 个 JK触发器组成的 4 位同步二进制加法计数器的逻辑图如图 5.33 所示，图中各触发器的时钟脉冲同时接计数脉冲 CP，因而这是一个同步时序电路。
图 5.33 4位同步二进制加法计数器的逻辑图由逻辑图知，各触发器的驱动方程分别为J0=K0=1J1=K1=Q0J2=K2=Q0Q1J3=K3=Q0Q1 Q2图5.34 4 位同步二进制加法计数器的时序图（2）同步二进制可逆计数器图 5.35二进制可逆计数器的逻辑图当加 / 减控制信号X时， FF1～FF3中的各 J、K 端分别与低位各触发器的 Q =1端相连，作加法计数；当加/ 减控制信号 X=0 时， FF1～FF3中的各 J、K 端分别与低位各触发器的Q端相连，作减法计数，实现了可逆计数器的功能。
5.4.2十进制计数器1.8421 BCD码同步十进制加法计数器图5.36 所示为由 4 个下降沿触发的 JK 触发器组成的 8421BCD码同步十进制加法计数器的逻辑图。
它是在同步二进制加法计数器的基础上修改而成的。
图5.36 8421 BCD码同步十进制加法计数器的逻辑图（1）写出驱动方程（2）写出 JK 触发器的特性方程（3）作状态转换表（4）作状态图及时序图（ 5）检查电路能否自启动图 5.37 8421 BCD同步十进制加法计数器的状态图图 5.38同步十进制加法计数器时序图2.8421 BCD码异步十进制加法计数器异步十进制计数器的逻辑电路图如图 5.40 所示，从图中可见，各触发器的时钟脉冲端不受同一脉冲控制，各个触发器的翻转除受J、K 端控制外，还要看是否具备翻转的时钟条件，因此分析起来较复杂。
5.4.3集成计数器介绍集成计数器种类很多，有同步的，也有异步的。
集成计数器功能比较完善，一般设有更多的附加功能，适用性强，使用也更方便。
1.异步集成计数器 74290二 - 五-十进制异步加法计数器74290 的电路结构如图 5.41所示。
图5.40 8421 BCD码异步十进制加法计数器的逻辑图逻辑功能示意图和引脚图如图 5.42 所示。
图 5.4274290 的逻辑功能示意图和引脚图2. 74290 的应用74290 通过输入输出端子的不同连接，可组成不同进制的计数器。
图5.43～图5.45 分别是用 74290 组成的二进制、五进制和十进制计数器（箭头示出信号的输入输出端）。
图 5.43二进制计数器图 5.44五进制计数器图5.45 8421 BCD十进制计数器利用反馈复位使计数器清零从而跳过无效状态构成所需进制计数器的方法，称为反馈复位法或反馈清零法。
当计数长度较长时，可将集成计数器级联起来使用。
3.同步集成计数器 74161集成芯片 74161 是同步的可预置 4 位二进制加法计数器。
图 5.48 分别是它的逻辑电路图和引脚图。
图 5.48 74161的逻辑功能示意图和引脚图4. 74161 的应用74161 是集成同步 4 位二进制计数器，也就是模 16 计数器，用它可构成任意进制计数器。
实现的方法有反馈复位法和反馈预置法。
5.5节拍脉冲发生器节拍脉冲发生器就是用来产生在时间上有的先后顺序脉冲的一种时序电路，有时也称顺序脉冲发生器。
常见的顺序脉冲发生器有计数型和寄存器型两种。
1.计数型顺序脉冲发生器图5.54 所示电路是计数型顺序脉冲发生器。
它由计数器和译码器两部分组成。
三个触发器 FF2、FF1、FF0组成异步 3 位二进制加法计数器， 8 个与门组成 3～8线译码器。
前者是时序电路，后者是组合电路。
图 5.54 节拍脉冲发生器逻辑图只要在计数器的输入端CP加入固定频率的脉冲，便可在P0～P7端依次得到输出脉冲信号，其波形如图 5.55 所示。
图 5.55节拍脉冲发生器逻辑图2.特殊计数器型顺序脉冲发生器将移位寄存器的输出通过一定方式反馈到串行输入端，可构成移位寄存器型计数器，由此可以组成移位寄存器型顺序脉冲发生器。
例如在介绍寄存器集成电路时所学的环形脉冲计数器、扭环形计数器（约翰逊计数器）等。
这种方案的优点是结构比较简单，从根本上消除竞争冒险。
缺点是使用的触发器数目比较多，同时还必须采用能自启动的反馈逻辑电路。