计算机组成原理实验说明分解
计算机组成原理实验报告
实验一：数字逻辑——交通灯系统设计子实验1：7 段数码管驱动电路设计（1）理解利用真值表的方式设计电路的原理；（2）利用Logisim 真值表自动生成电路的功能，设计一个 7 段数码管显示驱动。
二、实验方案设计7 段数码管显示驱动的设计方案：（1）输入：4 位二进制（2）输出：7 段数码管 7 个输出控制信号（3）电路引脚：（4）实现功能：利用 7 段数码管显示 4 位二进制的 16 进制值（5）设计方法：由于该实验若直接进行硬件设计会比较复杂，而7 段数码管显示的真值表较容易掌握，所以我们选择由真值表自动生成电路的方法完成该实验。
先分析设计 7 段数码管显示驱动的真值表，再利用Logisim 中的“分析组合逻辑电路”功能，将真值表填入，自动生成电路。
（6）真值表的设计：由于是 4输入 7输出，真值表共有 16 行。
7输出对应 7个引脚，所以需要依次对照LED 灯的引脚顺序进行设计，如下图所示（注意LED 的引脚顺序）：三、实验步骤（1）在实验平台下载实验框架文件RGLED.circ；（2）在Logisim 中打开RGLED.circ 文件，选择数码管驱动子电路；（3）点击“工程”中的“分析组合逻辑电路”功能，先构建4输入和7输出，再在“真值表”中，将已设计好的真值表的所有数值仔细对照着填入表格中，确认无误后点击“生成电路”，自动生成的电路如下图所示：（4）将子电路封装为如下形式：（5）进行电路测试：·自动测试在数码管驱动测试子电路中进行测试；·平台评测自动测试结果满足实验要求后，再利用记事本打开RGLED.circ 文件，将所有文字信息复制粘贴到Educoder 平台代码区域，点击评测按钮进行测试。
四、实验结果测试与分析（1）自动测试的部分结果如下：（2）平台测试结果如下：综上，本实验测试结果为通过，无故障显示。
本实验的关键点在于：在设计时需要格外注重LED 灯的引脚顺序，保证0-9 数字显示的正确性，设计出正确的真值表。
计算机组成原理实验报告
计算机组成原理实验报告实验目的，通过本次实验，深入了解计算机组成原理的相关知识，掌握计算机硬件的基本组成和工作原理。
实验一，逻辑门电路实验。
在本次实验中，我们学习了逻辑门电路的基本原理和实现方法。
逻辑门电路是计算机中最基本的组成部分，通过逻辑门电路可以实现各种逻辑运算，如与门、或门、非门等。
在实验中，我们通过搭建逻辑门电路并进行实际操作，深入理解了逻辑门的工作原理和逻辑运算的实现过程。
实验二，寄存器和计数器实验。
在本次实验中，我们学习了寄存器和计数器的原理和应用。
寄存器是计算机中用于存储数据的重要部件，而计数器则用于实现计数功能。
通过实验操作，我们深入了解了寄存器和计数器的内部结构和工作原理，掌握了它们在计算机中的应用方法。
实验三，存储器实验。
在实验三中，我们学习了存储器的原理和分类，了解了不同类型的存储器在计算机中的作用和应用。
通过实验操作，我们进一步加深了对存储器的认识，掌握了存储器的读写操作和数据传输原理。
实验四，指令系统实验。
在本次实验中，我们学习了计算机的指令系统，了解了指令的格式和执行过程。
通过实验操作，我们掌握了指令的编写和执行方法，加深了对指令系统的理解和应用。
实验五，CPU实验。
在实验五中，我们深入了解了计算机的中央处理器（CPU）的工作原理和结构。
通过实验操作，我们学习了CPU的各个部件的功能和相互之间的协作关系，掌握了CPU的工作过程和运行原理。
实验六，总线实验。
在本次实验中，我们学习了计算机的总线结构和工作原理。
通过实验操作，我们了解了总线的分类和各种总线的功能，掌握了总线的数据传输方式和时序控制方法。
结论：通过本次实验，我们深入了解了计算机组成原理的相关知识，掌握了计算机硬件的基本组成和工作原理。
通过实验操作，我们加深了对逻辑门电路、寄存器、计数器、存储器、指令系统、CPU和总线的理解，为进一步学习和研究计算机组成原理奠定了坚实的基础。
希望通过不断的实践和学习，能够更深入地理解和应用计算机组成原理的知识。
《计算机组成原理》实验报告一
《计算机组成原理》实验报告一一、实验目的:编写程序、上机调试、运行程序是进一步学习和掌握汇编语言程序设计的必要手段。
通过本次实验, 学习、掌握运行汇编程序的相关知识。
1、二、实验内容:2、熟悉实验用微机的软、硬件配置（1）硬件: Intel Celeron 500GHz CPU、128M内存（8M作共享显存）、intel810芯片主板、集成i752显卡、maxtro20G硬盘、ps/2接口鼠标、PS/2接口键盘。
（2）软件:DOS 操作系统Windows98 seMASM汇编语言程序3、熟悉运行汇编语言所需的应用程序汇编程序使MASM连接程序使用LINK程序调试程序使用DEBUG程序4、熟悉汇编语言源程序上机操作过程（1）编辑源文件(选择可使用的文本编辑器)（2）汇编源程序文件（3）连接目标文件（4）运行可执行文件5、汇编操作举例用edit编辑myprog.asm文件；（见下图）用MASM.exe编译myprog.asm生成myprog.obj文件；C:\masm\bin> masm.exe由图中可以看出:0 个警告错误0个严格错误汇编通过, 生成mygrog.obj目标文件（如果有严格错误, 汇编不能通过, 必须返回编辑状态更改程序。
）用link.exe命令链接myhprog.obj生成myprog.exe文件！C:\masm\bin> link.exeC:\masm\bin> myprog.exe运行程序结果为:屏幕显示“Hi! This is a dollar sign terminated string.”三、实验总结:1.可以在DOS或Windows状态编辑汇编源程序2.可以使用EDIT 或记事本编辑汇编源程序, 源程序必须以.asm为扩展名。
在记事本中保存文件时, 可以加双引号“myprog.asm”,文件名就不会出现myprog.asm.txt的错误3.熟悉相关的DOS 命令cd 进入子目录mkdir 建立子目录xcopy *.* /s 拷贝当前目录下所有文件及子目录format a: 格式化A盘4.在Windows 系统下运行汇编程序, 有时会有问题, 建议大家熟悉DOS命令,DOS编辑工具, 在DOS状态下运行汇编程序。
计算机组成原理课程设计实验报告分解
计算机组成原理课程设计实验报告实验一一、实验名称验证74LS181运算和逻辑功能。
二、实验目的（1）掌握算术逻辑单元（ALU）的工作原理；（2）熟悉简单运算器的数据传送通路；（3）画出逻辑电路图及布出美观整齐的接线图；（4）验证4位运算功能发生器（74LS181）组合功能。
三、实验原理ALU（算术逻辑单元）能进行多种算术运算和逻辑运算。
一个4位的ALU—（上表中的“/”表示求反）四、实验内容1、首先看懂74LS181各个引脚的功能；U174LS181N~A02~B01M8CN 7S06~A123~B122~A221~B220~A319~B318S15S33S24~G17~P 15CN416AEQB 14~F110~F313~F211~F098个数据输入端（~A0、~A1、~A2、~A3，~B0、~B1、~B2、~B3，其中八个输入端中A3和B3是高位）。
四个控制端S0、S1、S2、S3，这四个控制端主要控制两个四位输入数据的运算，例如加、减、与、或。
CN 端处理进入芯片前进位值，M 控制芯片进行算术运算还是逻辑运算。
F0、F1、F2、F3是四个二进制输出端。
2、 画出4位ALU 验证示意图；D C D _HE X _B L U E3、对实验数据进行验证：五、总结及心得体会此次实验通过一个简单运算器的形式，让我掌握电路设计和分析的方法和能力；清楚的明白了74LS181芯片各个引脚的功能，知道如何通过控制开关来进行各种运算。
这个实验也为我接下来进行实验二打下了坚实的基础。
不至于在纷繁的电路图中迷失方向，只有弄明白个个芯片的功能及如何控制，才会得出正确的结果。
实验二一、实验名称运算器二、实验目的（1）熟练掌握算术逻辑单元的应用方法；（2）进一步熟悉简单运算器的数据传送原理；（3）画出逻辑电路图及布出美观整齐的接线图；（4）熟练掌握有关数字元件的功能和使用方法；（5）熟练掌握子电路的创建及使用。
三、实验原理本实验仿真单总线结构的运算器，原理如图所示。
计算机组成原理 实验报告
计算机组成原理实验报告计算机组成原理实验报告引言计算机组成原理是计算机科学与技术专业中的一门重要课程，通过实验学习可以更好地理解和掌握计算机的基本原理和结构。
本实验报告将介绍我在学习计算机组成原理课程中进行的实验内容和实验结果。
实验一：二进制与十进制转换在计算机中，数据以二进制形式存储和处理。
通过这个实验，我们学习了如何将二进制数转换为十进制数，以及如何将十进制数转换为二进制数。
通过实际操作，我更深入地了解了二进制与十进制之间的转换原理，并且掌握了转换的方法和技巧。
实验二：逻辑门电路设计逻辑门电路是计算机中的基本组成部分，用于实现不同的逻辑运算。
在这个实验中，我们学习了逻辑门的基本原理和功能，并通过电路设计软件进行了实际的电路设计和模拟。
通过这个实验，我深入理解了逻辑门电路的工作原理，并且掌握了电路设计的基本方法。
实验三：组合逻辑电路设计组合逻辑电路是由多个逻辑门组合而成的电路，用于实现复杂的逻辑功能。
在这个实验中，我们学习了组合逻辑电路的设计原理和方法，并通过实际的电路设计和模拟，实现了多个逻辑门的组合。
通过这个实验，我进一步掌握了逻辑电路设计的技巧，并且了解了组合逻辑电路在计算机中的应用。
实验四：时序逻辑电路设计时序逻辑电路是由组合逻辑电路和触发器组合而成的电路，用于实现存储和控制功能。
在这个实验中，我们学习了时序逻辑电路的设计原理和方法，并通过实际的电路设计和模拟，实现了存储和控制功能。
通过这个实验，我进一步了解了时序逻辑电路的工作原理，并且掌握了时序逻辑电路的设计和调试技巧。
实验五：计算机指令系统设计计算机指令系统是计算机的核心部分，用于控制计算机的操作和运行。
在这个实验中，我们学习了计算机指令系统的设计原理和方法，并通过实际的指令系统设计和模拟，实现了基本的指令功能。
通过这个实验，我深入了解了计算机指令系统的工作原理，并且掌握了指令系统设计的基本技巧。
实验六：计算机硬件系统设计计算机硬件系统是由多个模块组成的，包括中央处理器、存储器、输入输出设备等。
计算机组成原理实验报告
实验1 通用寄存器实验一、实验目的1.熟悉通用寄存器的数据通路。
2.了解通用寄存器的构成和运用.二、实验要求掌握通用寄存器R3~R0的读写操作.三、实验原理实验中所用的通用寄存器数据通路如下图所示。
由四片8位字长的74LS574组成R1 R0（CX）、R3 R2（DX）通用寄存器组。
图中X2 X1 X0定义输出选通使能，SI、XP控制位为源选通控制。
RWR为寄存器数据写入使能，DI、OP为目的寄存器写选通。
DRCK信号为寄存器组打入脉冲，上升沿有效.准双向I/O输入输出端口用于置数操作,经2片74LS245三态门与数据总线相连。
图2—3-3 通用寄存器数据通路四、实验内容1.实验连线连线信号孔接入孔作用有效电平2.寄存器的读写操作①目的通路当RWR=0时，由DI、OP编码产生目的寄存器地址，详见下表.通用寄存器“手动／搭接”目的编码②通用寄存器的写入通过“I/O输入输出单元”向R0、R1寄存器分别置数11h、22h，操作步骤如下：通过“I/O输入输出单元”向R2、R3寄存器分别置数33h、44h，操作步骤如下：③源通路当X2~X0=001时，由SI、XP编码产生源寄存器，详见下表.通用寄存器“手动／搭接”源编码④ 通用寄存器的读出关闭写使能，令K18（RWR ）=1，按下流程分别读R0、R1、R2、R3。
五、实验心得通过这个实验让我清晰的了解了通用寄存器的构成以及通用寄存器是如何运用的，并且熟悉了通用寄存器的数据通路，而且还深刻的掌握了通用寄存器R3~R0的读写操作。
实验2 运算器实验一、实验目的掌握八位运算器的数据传输格式,验证运算功能发生器及进位控制的组合功能.二、实验要求完成算术、逻辑、移位运算实验，熟悉ALU 运算控制位的运用.三、实验原理实验中所用的运算器数据通路如图2-3—1所示。
ALU 运算器由CPLD 描述。
运算器的输出FUN 经过74LS245三态门与数据总线相连,运算源寄存器A 和暂存器B 的数据输入端分别由2个74LS574锁存器锁存，锁存器的输入端与数据总线相连，准双向I/O 输入输出端口用来给出参与运算的数据，经2片74LS245三态门与数据总线相连。
机综实验报告
一、实验模块计算机组成原理实验二、实验标题计算机组成原理实验报告三、实验内容本次实验主要围绕计算机组成原理展开，通过实际操作和理论分析，加深对计算机硬件组成和工作原理的理解。
四、实验目的1. 理解计算机硬件的基本组成，包括CPU、内存、I/O接口等。
2. 掌握计算机各组成部分之间的数据传输和通信方式。
3. 了解计算机的基本工作原理，包括指令的执行过程和中断处理等。
4. 通过实验，提高动手能力和问题解决能力。
五、实验环境实验地点：学校机房实验设备：计算机组成原理实验箱（EL-JY-II型）实验软件：相关实验软件六、实验步骤及实验结果1. CPU实验（1）实验连线：将CPU、内存、I/O接口等设备按照实验要求进行连接。
（2）写数据：向内存写入数据，通过CPU读取数据并输出。
（3）实验结果：观察数据是否正确传输，分析CPU的工作原理。
2. 内存实验（1）实验连线：将内存与CPU、I/O接口等设备连接。
（2）往存储器写数据：向内存写入数据。
（3）从存储器读数据：从内存读取数据，观察数据是否正确。
（4）实验结果：分析内存的工作原理，验证内存读写功能。
3. I/O接口实验（1）实验连线：将I/O接口与CPU、内存等设备连接。
（2）实验步骤：通过I/O接口进行数据传输。
（3）实验结果：观察数据是否正确传输，分析I/O接口的工作原理。
4. 中断实验（1）实验连线：将中断设备与CPU、内存等设备连接。
（2）实验步骤：模拟中断发生，观察CPU如何响应中断。
（3）实验结果：分析中断处理过程，理解中断在计算机中的作用。
七、实验结果的分析与总结1. 通过本次实验，我们深入了解了计算机硬件的基本组成和工作原理，掌握了CPU、内存、I/O接口等设备的工作方式。
2. 实验过程中，我们学会了如何进行实验连线、数据传输和中断处理等操作，提高了动手能力和问题解决能力。
3. 实验结果表明，计算机硬件各部分之间协同工作，共同完成指令的执行和数据的处理。
计算机组成原理实验报告
计算机组成原理实验报告引言计算机组成原理是计算机科学与技术的基础课程之一，通过实验可以更好地理解和掌握计算机的组成和工作原理。
本文将结合实验的过程和结果，详细论述计算机组成原理的一些关键概念和实际应用。
一、实验目的本次实验的目的是通过搭建一个简单的计算机系统，深入了解计算机的各个组成模块，如中央处理器(CPU)、存储器、输入输出设备等，并验证计算机的基本工作原理。
二、实验内容本次实验分为两个部分，第一部分是计算机系统的搭建，包括CPU的设计与实现、存储器的设计与实现等；第二部分是对已搭建的系统进行功能测试，包括寄存器的读写、指令的执行等。
1. CPU的设计与实现CPU是计算机的核心处理单元，它负责执行各种指令，并控制计算机的运行状态。
在本次实验中，我们采用了冯·诺依曼结构的单周期CPU设计，包括指令寄存器、算术逻辑单元、控制单元等组成部分。
通过在实验中的操作和执行，我们深入理解了指令的编码方式、运算的过程等。
2. 存储器的设计与实现存储器是计算机系统中的主要组成部分，用于存放指令和数据。
在本次实验中，我们设计了一个简单的存储器，采用了随机存取存储器（RAM）的结构。
通过实验中的存储器读写操作，我们了解了存储器的寻址方式、数据的存取过程等。
三、实验结果与分析经过实验的搭建和测试，我们成功完成了计算机系统的建设，并验证了其基本功能。
在测试过程中，我们发现了一些问题和改进之处，例如CPU的时钟频率过低导致指令执行速度较慢，存储器的容量不足等。
通过对这些问题的研究和分析，我们能够进一步优化和改进计算机系统的性能。
四、实验心得体会通过本次实验，我进一步加深了对计算机组成原理的理解和掌握。
实验中我不仅学到了理论知识，还通过动手搭建和操作实际的计算机系统，加深了对计算机组成原理的实际应用的理解。
同时，我也意识到计算机的设计和实现是一个综合性强的工程，需要考虑多方面的问题，如硬件的选择与优化、指令的设计与调度等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验一运算器组成实验一、实验目的1.熟悉双端口通用寄存器堆（组）的读写操作。
2.熟悉简单运算器的数据传送通路。
3.验证运算器74LS181的算术逻辑功能。
4.按给定数据，完成指定的算术、逻辑运算。
二、实验原理上图是本实验所用的运算器数据通路图。
参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置，然后输入到双端口通用寄存器堆RF中。
RF由一个ispLSI1016实现，功能上相当于四个8位通用寄存器，用于保存参与运算的数据，运算后的结果也要送到RF中保存。
双端口寄存器堆模块的控制信号中，RS1、RS0用于选择从B端口（右端口）读出的通用寄存器，RD1、RD0用于选取从A端口（左端口）读出的通用寄存器。
而WR1、WR0用于选择写入的通用寄存器。
LDRi是写入控制信号，当LDRi=1时，数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用寄存器。
RF的A、B端口分别与操作数暂存器DR1、DR2相连：另外，RF的B端口通过一个三态门连接到数据总线DBUS上，因而RF 中的数据可以直接通过B端口送到DBUS上。
DR1和DR2各由1片74LS273构成，用于暂存参与运算的数据。
DR1接ALU 的A输入端口，DR2接ALU的B端口。
ALU由两片74LS181构成，ALU的输出通过一个三态门(74LS244)发送到数据总线DBUS上。
图中尾巴上带粗短线标记的信号都是控制信号，其中S3，S2，Sl，S0，M，Cn#，LDDR2，LDDRl， ALU-BUS#，SW-BUS#、LDRi、RS1、RS0、RD1、RD0、WR1、WR0等是电位信号，用电平开关K0—Kl5来模拟。
T2、T3是脉冲信号，印制板上已连接到实验台的时序电路上。
#为低电平有效。
K0—K15是一组用于模拟各控制电平信号的开关，开关向上时为1，开关向下时为0，每个开关无固定用途，可根据实验具体情况选用。
实验中进行单拍操作，每次只产生一组Tl，T2，T3，T4脉冲，需将实验台上的DP，DB开关进行正确设置。
将DP开关置l，将DB开关置0，每按一次QD 按钮，则顺序产生Tl、T2、T3、T4各一个单脉冲。
三、实验任务1.按图要求，将运算器模块与实验台操作板上的线路进行连接。
置DP=1,DB=0,编程开关拨到正常位置.2.用开关SW7-SW0向通用寄存器堆RF内的R0-R3寄存器置数34H、21H、52H、65H。
然后读出R0－R3的内容，在数据总线DBUS上显示出来。
3.令DR1=55H、DR2=0AAH、Cn#=1，验证ALU的正逻辑算术、逻辑运算功能。
四、实验要求1.做好实验预习。
掌握运算器的数据传送通路和ALU的功能特性，并熟悉本实验中所用的控制台开关的作用和使用方法。
2.认真细致完成实验，填写实验一表1、实验一表2。
3.写出实验报告，分析实验结果并简述心得体会。
实验二双端口存储器原理实验一、实验目的1.了解双端口静态随机存储器IDT7132的工作特性及使用方法。
2.了解半导体存储器怎样存储和读出数据。
3.了解双端口存储器怎样并行读写，并分析冲突产生的情况。
二、实验原理图示双端口存储器的实验电路图。
这里使用了一片IDT7132(2048×8位)，两个端口的地址输入A8—Al0引脚接地，因此实际使用存储容量为256字节。
左端口的数据部分连接数据总线DBUS7-DBUS0，右端口的数据部分连接指令总线INS7-INS0。
存储器IDT7132有6个控制引脚：CEL#、LR/W#、OEL#、CER#、RR/W#、OER#。
CEL#、LR/W#、OEL#控制左端口读、写操作；CER#、RR/W#、OER#控制右端口读、写操作。
CEL#为左端口选择引脚，低电平有效。
当CER#=1时，禁止左端口读、写操作；当CER#=0时，允许左端口读、写操作。
当LR/W#为高时，左端口进行读操作；当LR/W#为低时，左端口进行写操作。
当OER#为低时，将左端口读出的数据放到数据总线DBUS上；当OER#为高时，禁止左端口读出的数据放到数据总线DBUS上。
CER#、RR/W#、OER#控制右端口读、写操作的方式与CEL#、LR/W#、OER#控制左端口读、写操作的方式类似，当CEL#=0且LR/W#=l时，左端口进行读操作，同时将读出的数据放到数据总线DBUS上(以后将OEL#称为RAM_BUS#)。
有两点需要说明：（1）右端口读出的数据（更确切的说法是指令）放到指令总线IBUS上而不是数据总线DBUS上。
（2）所有数据/指令的写入都使用左端口，右端口作为指令端口处理成一个只读端口（实验台上OER#已固定接地，RR/W#固定接高电平）。
存储器左端口的地址寄存器AR和右端口的地址寄存器PC都使用2片74LS163，具有地址递增的功能。
同时，PC在以后的实验当中也起到程序计数器的作用。
左右端口的数据和左右端口的地址都有特定的显示灯显示，存储器得知和写入数据都由实验台操作板上的二进制开关分时给出。
当LDAR#=0时，AR在T2时从DBUS接收来自SW7-SW0的地址；当AR+1=1时，在T2存储器地址加1。
LDAR#和AR+1不能同时有效。
在下一个时钟周期，令CEL#=0、LR/W#=0，则在T2的上升沿开始进行写操作，将SW7-SW0设置的数据经DBUS写入存储器。
三、实验任务1.按电路图要求，将有关控制信号和二进制开关对应接好，反复检查后接通电源。
编程开关拨到正常位置；置DP=1,DB=0；AR+1和PC+1两个信号接地。
2.将二进制数码开关SW7-SW0(SW0为最低位)设置为00H，将其他作为存储器地址置入AR；然后将二进制开关的00H作为数据写入RAM中，用这个方法向存储器的10H、20H、30H、40H单元依次写入10H、20H、30H、40H。
3.使用存储器的左端口，依次将第2步存入的5个数据读出，观察各单元中存入的数据是否正确。
记录数据。
注意：禁止两个或两个以上的数据源同时向数据总线上发送数据！在本实验中，当存储器进行读出操作时，务必将SW_BUS#的三态门关闭。
而当向AR送入数据时，双端口存储器也不能被选中。
4.通过存储器的右端口，将第2步存入的5个数据读出，观察结果是否与第3步结果相同。
记录数据。
5.双端口存储器的并行读写和访问冲突将CEL#、CER#同时置为0，使存储器的左右端口同时被选中。
当AR和PC的地址不相同时，由于都是读操作，也不会冲突。
如果左右端口地址相同，且一个进行读操作，一个进行写操作，就会发生冲突。
检测冲突的方法：观察两个端口的"忙"信号输出指示灯BUSYL#和BUSYR#。
BUSYL#/BUSYR#灯亮(为0)时，不一定发生冲突，但发生冲突时，BUSYL#/BUSYR#必定亮。
四、实验要求l.做好实验预习，掌握IDT7132双端口存储器的功能特性和使用方法。
2.完成实验任务2、3、4，分别填写实验二表1、实验二表2、实验二表3。
3.试验双端口存储器的并行读写和访问冲突，并分析原理。
4.写出实验报告，分析实验结果并简述心得体会。
实验三数据通路组成实验（选作）一、实验目的1.进一步熟悉计算机的数据通路2.将双端口通用寄存器堆和双端口存储器模块连接，构成新的数据通路3.掌握数字逻辑电路中的一般规律，以及排除故障的一般原则和方法4.锻炼分析问题和解决问题的能力，在出线故障的情况下，独立分析故障现象，并排除故障二、实验原理图示出了数据通路实验电路图，它是将双端口存储器实验模块和一个双端口通用寄存器堆模块(RF)连接在一起形成的。
双端口存储器的指令端口不参与本次实验。
通用寄存器堆连接运算器模块，本实验涉及其中的操作数寄存器DR1。
由于双端口存储器RAM是三态输出，因而可以将它直接连接到数据总线DBUS 上。
此外，DBUS上还连接着双端口通用寄存器堆。
这样，写入存储器的数据可由通用寄存器提供，而从存储器RAM读出的数据也可送到通用寄存器堆保存。
三、实验任务1.将实验电路与控制台的有关信号进行连接。
2.用8位数据开关SW7-SW0向R F中的四个通用寄存器分别置入以下数据：R0=OFH，R1=0F0H，R2=55H，R3=0AAH。
3.用8位数据开关向AR送入地址0FH，然后将R0中的数据0FH写入双端口存储器中。
用同样的方法，依次将R1、R2、R3中的数据分别置入RAM的0F0H、55H、0AAH单元。
4.分别将RAM的0AAH单元数据写入R0，55H单元数据写入R1，0F0H单元数据写入R2，0FH单元数据写入R3。
然后将R0-R3中的数据读出，验证数据的正确性，并记录数据。
5.校验结果。
四、实验要求1．做好实验预习和准备工作，掌握实验电路的数据通路特点和通用寄存器堆的功能特性。
2.完成实验任务，填写实验三表1、2、3。
3.写出实验报告，分析实验结果并简述心得体会。
实验四常规型微程序控制器组成实验一、实验目的1.掌握时序发生器的组成原理2.掌握微程序控制器的组成原理二、实验原理1.时序发生器TEC-5计算机组成原理实验系统的时序电路如图所示。
电路采用500K晶振、2片GAL22VlO、一片74LS390（分频器），可产生两级等间隔时序信号Tl—T4和Wl—W3，其中一个W由一轮Tl—T4循环组成，它相当于一个微指令周期或硬联线控制器的一拍，而一轮Wl—W3循环可供硬联线控制器执行一条机器指令。
本次实验不涉及硬联线控制器，因此时序产生器中的相关内容也可根据需要放到硬联线控制器实验中进行。
微程序控制器只使用时序信号TI—T4，产生T信号的功能集成在左边GAL22VlO芯片中，另外它还产生节拍信号W1、W2、W3的控制时钟CLK1。
硬联线控制器只使用时序信号Wl—W3，产生W信号的功能集成在右边GAL22VlO芯片中。
左边GAL22VlO芯片的输入信号MF是实验台上晶体振荡器的输出，频率为500KHz。
Tl至T4的脉冲宽度为2μS。
CLR#为复位信号，低有效。
实验台处于任何状态下令CLR#=0，都会使时序发生器和微程序控制器复位(回到初始状态)，复位后时序发生器停在T4、W3状态，微程序地址为000000B。
建议每次实验仪加电后，先用CLR#复位一次。
控制台上有一个CLR#按钮，实验台印制板上已连好控制台CLR#到时序电路的连线。
TJ(停机)是控制器的输出信号之一。
连续运行时，如果控制信号TJ=l，会使机器停机，停止发送时序脉冲Tl—T4、Wl—W3，时序停在T4。
注意区分在实验台上时序信号发生器的输入信号TJ和控制存储器产生的TJ信号。
QD(启动)是来自启动按钮QD的脉冲信号，在GAL22VlO芯片中，对QD用MF进行了同步，产生QDl和QD2。