全加器电路设计
全加器与半加器原理及电路设计
全加器与半加器原理及电路设计全加器是一种电子逻辑电路，用于执行二进制加法。
它由三个输入端(A, B, Cin)和两个输出端(S, Cout)组成。
其中，输入端A和B是要相加的二进制位，Cin是前一位的进位，输出端S是和的结果，Cout是是否有进位。
全加器可以通过组合多个半加器来构建。
半加器是全加器的组成部分，它只有两个输入端(A, B)和两个输出端(S, Cout)。
半加器只能够完成一位二进制加法，不考虑进位情况。
其中，输入端A和B是要相加的二进制位，输出端S是和的结果，Cout是是否有进位。
半加器的电路设计相对简单，可以通过逻辑门实现。
接下来，我将详细介绍全加器和半加器的原理和电路设计。
1.半加器原理及电路设计：半加器的真值表如下：A ，B ， S ， Cout0，0，0，00，1，1，01，0，1，01，1，0，1可以看出，输出端S等于两个输入端A和B的异或结果，输出端Cout等于两个输入端A和B的与运算结果。
半加器的电路设计可以使用两个逻辑门实现。
一个逻辑门用于计算和的结果S，另一个逻辑门用于计算进位Cout。
S = A xor BCout = A and B逻辑门可以采用与门、或门和异或门实现。
常用的逻辑门包括与非门(NAND)和异或门(XOR)。
所以，半加器的电路设计可以使用两个与非门和一个异或门实现。
2.全加器原理及电路设计：全加器的真值表如下：A ，B ， Cin ， S ， Cout0，0，0，0，00，0，1，1，00，1，0，1，00，1，1，0，11，0，0，1，01，0，1，0，11，1，0，0，11，1，1，1，1可以看出，输出端S等于三个输入端A、B和Cin的异或结果，输出端Cout等于输入端A、B和Cin的与运算结果和A和B的或运算结果的与运算结果。
全加器可以由两个半加器和一个或门组成。
其中，两个半加器用于计算S的低位和Cout的低位，而或门用于计算Cout的高位。
实验二 全加器的设计
实验二全加器的设计一、实验目的1、掌握MAX+plus 软件的使用方法。
2、掌握层次化设计方法：底层为文本文件，顶层为图形文件。
3、通过全加器的设计掌握利用EDA软件进行电子线路设计的过程。
二、实验设备1、计算机2、MAX+plus II软件及实验箱三、实验原理加法器是数字系统中的基本逻辑器件，减法器和硬件乘法器都可由加法器来构成。
全加器，全加器是实现两个一位二进制数及低位来的进位数相加（即将三个二进制数相加），求得和数及向高位进位的逻辑电路。
所以全加器有三个输入端（A，B，C）和两个输出端SO，CO）。
1、逻辑关系：CO=AB SO=AB+BA=A⊕B语句：SO<=NOT(A XOR (NOT B))CO<=A AND B2、逻辑关系：语句：SO<=NOT(A XOR (NOT B)); CO<=A AND B;SO=A⊕B⊕C CO=AB+CA+CB四、实验内容1、半加器的设计：完成源程序的编辑、编译、仿真。
2、两输入或门的设计：完成源程序的编辑、编译、仿真。
3、全加器的设计：完成源程序的编辑、编译、仿真。
五、实验步骤1、启动MAX+plus II 10.0 软件2、底层文件：新建文件文本文件：（1）File \ New \Text Editor File（2）在文本文件上输入代码（3）保存文本文件：File\Save\H-adder.vhd 扩展名为*.vhd（4）设置为当前文件：点击File\Project\set project to current file 设置项目为当前文件（5）编译1）选择芯片型号：点击Assign\Device：Ep1k30QC208-32）编译:点击MAX+plus II \ Compiler \ Start 开始编译,生成.pof 文件(CPLD) （6）仿真1）启动ＭaxplusII\Ｗavefrom editor 菜单，进入波形编辑窗口；2）导入输入输出节点：将鼠标移至空白处并单击鼠标右键，Enter Nodes from SNF 将欲仿真的所有Ｉ／Ｏ管脚加入。
一位全加器的设计
一位全加器的设计全加器的主要作用是将两个二进制数相加，并产生一个结果和一个进位。
在设计全加器时，我们需要考虑以下几个方面：输入信号的处理、逻辑门的选择、进位的传递、和输出结果的计算。
首先，我们需要考虑输入信号的处理。
一个全加器需要接收两个二进制数和一个进位作为输入信号。
每个输入信号都可以用一个二进制位表示，这些位可以通过电路的输入端口进入电路。
在设计全加器时，我们需要确定如何使用这些输入信号。
其次，我们需要选择逻辑门来实现全加器。
逻辑门是数字电路的基本组件，通常用于实现计算和逻辑运算。
在设计全加器时，我们可以使用与门、或门和异或门来完成计算。
接下来，我们需要实现进位的传递。
当两个二进制数相加时，如果它们的和超过了二进制数能够表示的范围，就会产生一个进位。
为了实现进位的传递，我们可以使用逻辑门来判断是否产生了进位，并将进位传递到高位。
最后，我们需要计算输出结果。
一个全加器的输出结果是一个和位和一个进位位。
和位表示两个输入位的和，进位位表示是否产生了进位。
我们可以通过使用逻辑门和输入信号来计算输出结果。
下面是一个典型的全加器电路的设计：首先，我们将输入信号连接到三个输入端口。
一个输入端口用于接收两个输入二进制数，另一个输入端口用于接收进位。
接下来，我们将输入信号与逻辑门连接起来。
我们可以使用两个异或门来实现和位的计算，然后使用一个与门计算进位。
最后，我们将输出信号连接到两个输出端口。
一个输出端口用于输出和位，另一个用于输出进位位。
在实际设计中，我们需要综合考虑多个全加器的连接，以实现更复杂的计算。
这可以通过将多个全加器链接成一个加法器来实现。
加法器是一个包含多个全加器的数字电路，可以将更长的二进制数相加。
总结起来，全加器是一个重要的数字电路组件，用于将两个二进制数相加。
在全加器的设计过程中，我们需要考虑输入信号的处理、逻辑门的选择、进位的传递、和输出结果的计算。
通过合理选择逻辑门和连接输入输出信号，我们可以实现一个高效的全加器。
第01章 全加器的设计
1.2 项目理论知识
1.2.1 EDA技术简介 1.2.2 可编程逻辑器件的硬件结构 1.2.3 QuartusⅡ集成开发环境
1.2.1 EDA技术简介
一、EDA技术的概念 EDA 是Electronic Design Automation(电子设计自动 化)的缩写. EDA 技术以计算机为工具,设计者在EDA 软件平台上, 用硬件描述语言完成设计文件,然后由计算机自动地完 成逻辑编译、化简、分割、综合、优化、布局、布线 和仿真,以及对特定目标芯片的适配编译、逻辑映射和 编程下载等工作.
1.2.2 可编程逻辑器件的硬件结构
２．可编程逻辑器件的分类
可编程逻辑器件按集成度,可分为低集成度可编程逻辑 器件和高集成度可编程逻辑器件。
1.2.2 可编程逻辑器件的硬件结构
３．低集成度可编程逻辑器件 （1）PROM：Programmable Read Only Memory （2）PLA：Programmable Array Logic （3）PAL：Programmable Logic Array （4）GAL：Generic Array Logic
1.2.2 可编程逻辑器件的硬件结构
4．高集成度可编程逻辑器件 （1）EPLD：Erasable Programmable Logic Device （2）CPLD：Complex Programmable Logic Device ①宏单元是CPLD的基本结构,由它来实现基本的逻辑功 能. ②可编程连线负责信号传递,连接所有的宏单元. ③I/O 引脚控制块负责输入、输出的电气特性控制,比如 可以设定集电极开路输出、摆率控制、三态输出等. （3）FPGA：Field Programmable Gate Array ①IOE(inputoutputelement,输入输出单元) ②LAB(logicarrayblock,逻辑阵列块) ③Interconnect(内部连接线).
一位二进制全加器电路设计
一位二进制全加器电路设计设计一个二进制全加器电路，听上去是不是有点高深？别担心，让我们轻松聊聊这个话题！全加器，顾名思义，就是用来加数字的。
我们知道，二进制就是零和一，简单又直接。
想象一下，如果你有两个数字，比如说 0 和 1，想把它们加在一起，全加器就像是你身边的小助手，轻松搞定。
你可能会问，全加器到底怎么工作的呢？其实很简单，它有三个输入，两个是要加的数字，另一个是进位。
然后，它会输出一个和以及可能的进位。
就像你在朋友家聚会，大家一起分享食物，有时候多出来的盘子得另找地方放。
怎么设计一个全加器电路呢？首先得搞清楚真值表，这是一个神奇的表格，它把所有可能的输入和对应的输出都列出来。
就像是你的购物清单，列出你要买的每一样东西。
比如说，如果两个输入都是 0，进位也是 0，输出当然是 0。
再比如，输入是 1 和 0，进位为 0，那输出就会是 1。
再往下看，如果两个输入都是 1，那就得看看进位了。
这就像是在厨房忙碌，偶尔得看看烤箱里的蛋糕，确保它不会烤焦。
设计电路的时候，你得选用逻辑门。
常见的有与门、或门和非门。
想象一下，逻辑门就像是开关，你可以通过这些开关来控制电流的流动。
与门就像是要求所有的朋友都到齐才能开始聚会，而或门则是只要一个人到就行，非门就是调皮的那位朋友，总是反着来。
通过组合这些逻辑门，就能实现我们的全加器。
接下来是连接这些门，得小心翼翼，不然就像你在拼积木，拼错了就没法再玩了。
我们把两个输入连接到与门和或门，进位也得适当地连接上。
这样一来，所有的开关就齐齐整整，准备好接受输入，输出你期待的结果。
别忘了，布局得整齐，这样电路才能正常工作。
就像你的书桌，整洁才能专注。
还有一个小秘诀，利用Karnaugh图简化逻辑表达式。
这个图就像是拼图游戏，把复杂的逻辑关系变得简单明了，帮助我们找到最优的电路设计。
你看，设计电路并不复杂，只要一步一步来，就像学骑自行车，摔几次之后就能掌握平衡。
测试电路是非常重要的。
组合逻辑电路全加器
全加器可以用于控制执行机构，例如通过比较设 定值与实际值的差异，控制执行机构的输出。
THANKS
感谢您的观看
Part
05
全加器的性能优化
运算速度的提升
01
02
03
减少信号传输延迟
通过优化电路布局和布线， 减小信号在电路中的传输 延迟，从而提高全加器的 运算速度。
采用高速逻辑门
使用高速逻辑门，如 CMOS门，可以减少门电 路的传输延迟，从而提高 全加器的运算速度。
并行处理
采用并行处理技术，将多 个全加器并行连接，可以 同时处理多个输入信号， 从而提高运算速度。
功耗的降低
降低门电路功耗
选择低功耗的逻辑门，如CMOS门，可以降低 全加器的功耗。
减少信号翻转次数
优化电路设计，减少信号翻转次数，从而降低 功耗。
动态功耗管理
采用动态功耗管理技术，根据实际需求动态调整全加器的功耗，从而达到节能 的目的。
面积的优化
STEP 02
STEP 01
优化电路结构
采用标准单元
结果分析对测试结果进行Fra bibliotek析，判断全加器 是否符合设计要求，并针对问题进 行调试和优化。
Part
04
全加器的实现方式
硬件实现方式
集成电路实现
使用集成电路（IC）实现全加器是一种常见的方法。集成电路是将多个电子元件集成在一块 芯片上，从而实现特定的功能。通过将多个门电路集成在一起，可以构建全加器。
晶体管实现
通过优化全加器的电路结 构，减小其面积，从而减 小芯片的制造成本。
STEP 03
减少元件数量
优化电路设计，减少元件 数量，从而减小全加器的 面积。
全加器逻辑电路图
全加器逻辑电路图
全加器英语名称为full-adder，是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。
一位全加器可以处理低位进位，并输出本位加法进位。
多个一位全加器进行级联可以得到多位全加器。
常用二进制四位全加器74LS283。
逻辑电路图设计如下：
一位全加器(FA)的逻辑表达式为：
S=A⊕B⊕Cin
Co=(A⊕B)Cin+AB
其中A,B为要相加的数，Cin为进位输入；S为和，Co是进位输出；
如果要实现多位加法可以进行级联，就是串起来使用；比如32位+32位，就需要32个全加器；这种级联就是串行结构速度慢，如果要并行快速相加可以用超前进位加法。
扩展资料：
全加器是组合逻辑电路中最常见也最实用的一种，考虑低位进位的加法运算就是全加运算，实现全加运算的电路称为全加器。
而其功能设计可以根据组合逻辑电路的设计方法来完成。
通过逻辑门、74LS138译码器、74LS153D数据选择器来实现一位全加器的电路设计，并且实现扩展的两位全加器电路。
并且Multisim是一个专门用于电路设计与仿真的工具软件。
1位全加器电路设计
1位全加器电路设计全加器是一种组合逻辑电路，用于将两个二进制数相加，并输出和及进位。
一个1位全加器包含两个输入（被加数和加数）和两个输出（和和进位）。
全加器具有一个额外的输入（进位输入）来接收来自上一位的进位。
一个1位全加器可以使用与门（AND）、异或门（XOR）和或门（OR）来实现。
设计思路如下：1.将两个输入（被加数和加数）分别与一个异或门（XOR）连接，得到一个输出（和）。
2.将两个输入（被加数和加数）分别与一个与门（AND）连接，得到一个输出（进位）。
3.将两个输入的与门（AND）的输出（进位）与进位输入进行异或运算，得到最终的进位输出。
4.将输出（和）和最终进位输出作为全加器的输出。
下面是我对1位全加器的详细设计：首先，我们需要定义输入和输出信号：输入信号：A, B, Cin（被加数，加数，进位输入）输出信号：S, Cout（和，进位输出）接下来，我们可以按照设计思路，逐步实现1位全加器：Step 1: 设计异或门（XOR）的电路将输入A和B连接到一个异或门，得到一个信号X（X=AXORB）Step 2: 设计与门（AND）的电路将输入A和B连接到一个与门，得到一个信号Y（Y=AANDB）Step 3: 设计第一个异或门（XOR）的电路将信号X和进位输入Cin连接到一个异或门，得到一个信号Z（Z = X XOR Cin）Step 4: 设计与门（AND）的电路将信号X和进位输入Cin连接到一个与门，得到一个信号CarryOut （CarryOut = X AND Cin）Step 5: 设计或门（OR）的电路将信号Y和信号CarryOut连接到一个或门，得到输出信号Cout （Cout = Y OR CarryOut）Step 6: 设计或门（OR）的电路将信号X和信号Z连接到一个或门，得到输出信号S（S=XORZ）最后，我们将输入A、B和Cin以及输出S、Cout连接到1位全加器的电路中，即可实现1位全加器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
南昌航空大学实验报告
2014年 ___月 ___日
课程名称：计算机组成与原理实验名称：全加器电路设计
班级： 120452 学生姓名：刘信
学号： 12045217
指导教师评定：签名：
实验目的：
熟悉QuartusⅡ的原理图输入方法设计简单组合电路；
掌握层次化设计的方法，并通过一个8 位全加器的设计，体验EDA 软件原理图输入方式进行电子线路设计的详细流程。
实验任务：
1．完成半加器和一位全加器的设计，包括原理图输入、编译、综合、适配、仿真、实验板上的硬件测试，并将此全加器电路设计成一个硬件符号入库。
2．建立一个更高层次的原理图设计，利用以上获得的1 位全加器构成8位全加器，并完成编译、综合、适配、仿真和硬件测试。
3．实验完成，写出实验报告
实验指导：
1．实验原理及方案
本实验采用层次化设计方法，先用逻辑门设计构造1 位半加器作为一个可调用的元件，然后调用半
加器元件构造1位全加器，制成可调用的元件，再用 1 位全加器元件组成8位全加器。
实验设计软件采用Quartus II。
使用原理图输入设计方法。
最后下载到可编程芯片EP1C6Q240上，
制造一片8位全加器集成电路。
测试在GW48实验系统上进行，选用电路模式NO.1 。
安排如下：
1 位全加器的验证：试验台上的十六进制按键1（PIO0/1/2）分别接全加器输入ain、bin、cin；发光
管D2、D3（PIO33/34）分别接sum和cout。
8 位全加器的验证：试验台上的键2，键1(PIO7-PIO0)作为一组8位加数输入,键4,键3(PIO15-PIO8)作为另一组8 位加数输入；数码管6(PIO23-20)和5(PIO19-16)显示加法和，发光管D8(PIO39)显示进位。
表3.2 1 位全加器实验引脚表:
设计电路的逻辑端口名ain bin cin sum cout
结构图上连接器件按键 1 按键 1 按键 1 发光管D2 发光管D3 结构图上引脚序号PIO0 PIO1 PIO2 PIO33 PIO34 EP1C6Q240 芯片引脚序号 1 2 3 138 139
EP1C6Q240 芯片引脚号名I/O0 I/O1 I/O2 I/O33 I/O34
表3.3 8 位全加器实验引脚表
设计电路的逻辑端口名ain bin sum cout
结构图上连接器件按键
2，1 按键
4，3
数码管
6，5
发光管D8
结构图上引脚序号PIO7-4
PIO3-0 PIO15-12
PIO11-8
PIO23-20
PIO19-16
PIO39
EP1C6Q240 芯片引脚序号240-233 12,8-6,4-1 139,138 160
EP1C6Q240 芯片引脚号名I/O7-0 I/O15-8 I/O23-16 I/O39
2．实验步骤
（1）建立实验项目工作文件夹。
如：C:\ADDER.
（2）打开Quartus II 软件。
点击File|New，新建设计文件。
在弹出新建对话窗口，选Device Design Files选项卡，在所列文件类型中选择Block Diagram/Schematic File,点击OK按钮。
（3）在出现的原理图编辑窗口绘制原理图。
（4）在编辑窗口左侧有绘图工具选择区。
点击元件按钮，弹出Symbol符号选择窗口，从中可选择元器件，引脚，以及保存了的框图符号。
通过”箭头”工具（图3.19）移动符号，布局好元件位置。
（5）双击引脚符号中的PIN NAME，对输入/输出引脚命名。
（6）通过”直角连线”工具（图 3.19）连接电路元件。
完成原理图设计。
（7）通过File|Save As菜单项保存文件到事先建立的工作文件夹中，命名为h_adder .bdf。
在这里保存文件时，暂时不进入”新建工程向导”。
（8）通过File|Create/Update|Create Symbol Files for Current File,将设计的原理图文件设置成可调用的元件。
（9）重复1）到5）步设计1位全加器电路。
这里设计全加器时，可通过浏览查找，定位到存放位置，调用半加器电路。
保存在同一工作文件夹中，命名为f_adder.bdf,设置成可调用元件。
（10）重复1）到5）步，调用全加器符号，设计绘制8 位全加器电路。
2．新建工程
如实验一介绍的方法，工程名和顶层设计文件同为f_adder,加入工作文件夹内的所有文件。
选择芯片。
完成1位全加器电路的设计工程。
注意：一个工程只能有一个顶层设计文件，所以1位全加器和8 位全加器应该各自建立不同的工程。
3．通过点击Processing 下拉菜单，选Start Compilation 菜单项启动编译。
4．时序功能仿真，先进行激励激励波形设计。
然后启动仿真。
操作方法如实验一所述，仿真结果如图3.24 所示。
5．锁定引脚（参考图3.17，表3.3选择引脚），方法参考实验一中介绍的锁定引脚部分。
6．下载编程已经在实验一中介绍。
请参考实验一。
7．硬件测试，选择模式NO.1。
1位全加器输入只用了按键1，按键采用十
六进制输入，每按一次输入一位二进制数据，因此两个 1 位加数和进位是通过按键同时输
入。
参看表3.4。
表3.4 按键1输入值与测试输入数据对照表
ain bin cin 按键1的值D2(SUM) D3(COUT)
0 0 0 0
1 0 0 1（按键1次）灯亮
0 1 0 2（按键2次）灯亮
0 0 1 4（按键4次）灯亮
1 1 0 3（按键3次）灯亮
1 0 1 5（按键5次）灯亮
0 1 1 6（按键6次）灯亮
1 1 1 7（按键7次）灯亮灯亮
8．8 位加法器设计方法同1位全加器，只是要新建工程。
附图：。