中山大学数字电路与逻辑设计实验报告
中山大学数电实验
实验一 TTL与非门的静态参数测试一、实验目的1. 掌握TTL与非门电路主要参数和电压传输特性的测试方法。
2. 熟悉数字电路试验箱、数字万用表的使用。
二、实验仪器及器件1.数字电路试验箱、万用表、示波器．2器件：74LS00 X 2．电阻：560Ω X 1，1OkΩ X 1三、实验内容1、低电平输出电源电流I CCL和高电平输出电源电流I CCH及静态平均功耗：与非门处于不同的工作状态，电源提供的电流是不同的。
I CCL：指所有输入端悬空，输出端空载时，电源提供器件的电流．也称空载导通电流．测试电路如图（一）(a)所示。
I CCH：指输出端空载，每个门各有一个以上的输入端接地，其余输入端悬空，电源提供器件的电流。
也称空载截止电流，电路如图（二）(b)所示。
：为电路空载导通功耗P on和空载截止功耗P off的平均值，其值为：(通常P on>P off)图（一）2、输入短路电流I IS和输入漏电流I IH：I IS：（或I IL）指被测输入端接地，其余输入端和输出端悬空时．由被测输入端流出的电流。
也称低电平输入电流。
在由多级门构成的电路中，I IS相当前级门输出低电平时，后级向前级门灌入的电流。
因此．I IS越小，前级门带负载的个数就越多。
测试电路如图（二）(a)所示。
I IH：指被测输入端接高电平，其余输入端接地，输出端悬空时，流入被测输入端的电流。
也称高电平输入电流。
在由多级门构成的电路中，它相当于前级门输出高电平时，前级门的拉电流负载。
I IH越小，前级门电路带负载的个数就越多。
I IH较小，难以测量。
测试电路如图（二）(b)所示。
图（二）3、输出高电平U OH及关门电平U off图（三）测量电路如图（三）(a)所示。
先调W，使输入电压为0V这时输出电压即为U OH。
然后渐渐增大输入电压，当输出电压下降到90%U OH时，测得输入电压即为关门电平U off。
4、输出低电平U OL及开门电平U on测量电路如图（三）(b)所示。
数字逻辑设计实验报告
一、实验目的1. 理解和掌握数字逻辑设计的基本原理和方法。
2. 熟悉数字电路的基本门电路和组合逻辑电路。
3. 培养动手能力和实验技能，提高逻辑思维和解决问题的能力。
4. 熟悉数字电路实验设备和仪器。
二、实验原理数字逻辑设计是计算机科学与技术、电子工程等领域的基础课程。
本实验旨在通过实际操作，让学生掌握数字逻辑设计的基本原理和方法，熟悉数字电路的基本门电路和组合逻辑电路。
数字逻辑电路主要由逻辑门组成，逻辑门是数字电路的基本单元。
常见的逻辑门有与门、或门、非门、异或门等。
根据逻辑门的功能，可以将数字电路分为组合逻辑电路和时序逻辑电路。
组合逻辑电路的输出只与当前输入有关，而时序逻辑电路的输出不仅与当前输入有关，还与之前的输入有关。
三、实验内容1. 逻辑门实验（1）实验目的：熟悉逻辑门的功能和特性，掌握逻辑门的测试方法。
（2）实验步骤：① 将实验箱中的逻辑门连接到测试板上。
② 根据实验要求，将输入端分别连接高电平（+5V）和低电平（0V）。
③ 观察输出端的变化，记录实验数据。
④ 分析实验结果，验证逻辑门的功能。
2. 组合逻辑电路实验（1）实验目的：掌握组合逻辑电路的设计方法，熟悉常用组合逻辑电路。
（2）实验步骤：① 根据实验要求，设计组合逻辑电路。
② 将电路连接到实验箱中。
③ 根据输入端的不同组合，观察输出端的变化，记录实验数据。
④ 分析实验结果，验证电路的功能。
3. 时序逻辑电路实验（1）实验目的：掌握时序逻辑电路的设计方法，熟悉常用时序逻辑电路。
（2）实验步骤：① 根据实验要求，设计时序逻辑电路。
② 将电路连接到实验箱中。
③ 观察电路的输出变化，记录实验数据。
④ 分析实验结果，验证电路的功能。
四、实验结果与分析1. 逻辑门实验结果：通过实验，验证了逻辑门的功能和特性，掌握了逻辑门的测试方法。
2. 组合逻辑电路实验结果：通过实验，掌握了组合逻辑电路的设计方法，熟悉了常用组合逻辑电路。
3. 时序逻辑电路实验结果：通过实验，掌握了时序逻辑电路的设计方法，熟悉了常用时序逻辑电路。
数字电路与逻辑设计综合设计实验报告
北京邮电大学数字电路与逻辑设计综合实验实验报告实验名称：简易二层电梯控制器学院：电子工程学院班级：学号：姓名：2012年11月10日一、实验课题要求在本次数字电路的综合设计实验中，我选择的课题为简易二层电梯控制器，其设计要求如下：模拟真实电梯的运行情况，设计制作一个简易电梯控制器控制二层电梯的运行。
基本要求：1.电梯设有一层、二层外部呼叫按钮和内部一层、二层指定按钮（BTN）；2.利用数码管显示电梯所在楼层，用LED显示电梯运行状态如上行、下行、开门、关门等。
提高要求：1.点阵显示楼层；2.用点阵显示楼层的上下滚动移出移入表示电梯的上行或下行运行方向；3.增加为三层电梯控制器。
综合考虑实验的基本要求和提高要求，在设计过程中直接设计成三层电梯控制器，因为三层电梯的状态考虑起来比二层容易，同时避免了从二层改为三层的麻烦，因此后续的设计直接按照三层电梯的要求进行实现。
二、系统设计1.设计思路本实验课题主要任务为完成一个和实际功能相符合的电梯控制器，由于一个电梯的运动有不同的状态，而且是一个不间断的过程，因此电梯控制器采用状态机来实现，思路比较清晰。
将电梯运动的各个过程设置为初始、上升、停留、下降、等待等一个个独立的状态。
而对于等待状态，则又包含开门、乘客出入、关门等各个过程，又需要严格细分。
划分好电梯的各个状态后，需要分清他们之间的关系，完成源程序的编写与仿真调试。
最后，一个电梯控制器的实现需要有上下停留等等控制按键，还有状态的显示，所以我们用按键开关BTN 来控制电梯的呼叫、停留等，用数码管显示电梯所在楼层，用LED 发光二级管显示电梯上行、下行、开关门的过程，这样一个电梯的控制便能有效实现，并且简便、容易观察。
有了这样一个整体的设计思路，往下进行一步步的实现便有了清晰的步骤可循。
2.总体框图为了清晰地展示三层电梯控制器的各部分逻辑关系，需要用逻辑框图来直观地反映。
1）系统结构框图图1 系统结构框图2）逻辑划分方框图CP图2 逻辑划分方框图3）逻辑流程图CPC ：可以选择楼层信号 S ：选择层数，可以是1-3图3 系统逻辑流程图三、源程序在完成对电梯控制器的总体设计和一定的构思之后，便开始运用VHDL语言进行程序编写的工作。
中山大学数字电路与逻辑设计实验报告
中山大学数字电路与逻辑设计实验报告院系信息科学与技术学院学号专业计算机科学类实验人3、实验题目：AU(Arithmetic Unit,算术单元）设计。
实验内容：设计一个半加半减器，输入为 S、A、B,其中S为功能选择口。
当S=0时，输出A+B及进位；当S=1时，输出A-B及借位。
S 输入1 输入2 输出Y 进/借位Cn0 A B A+B 进位1 A B A-B 借位利用三种方法实现。
（1）利用卡诺图简化后只使用门电路实现。
（2）使用74LS138实现。
（3）使用74LS151实现，可分两次单独记录和/差结果、进位借位结果或使用两块74LS151实现。
实验分析：真值表S A B Y Cn0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 0 01 0 1 1 11 1 0 1 01 1 1 0 0卡诺图：SAB 0 1 通过卡诺图可得：Y=A B+A B0001 11 100 01 10 01 1SAB 0 100 Cn=AB S +A BS01 =(A S +A S)B11 10实验设计：（1）利用门电路实现。
①利用74LS197的八进制输出端Q1、Q2、Q3作为B 、A 、S 的输入。
②用异或门74LS86实现输出Y.③用74LS86实现A ⊕B ，再用74LS08与B 实现与门。
（2）利用74LS138实现①将74LS197的Q3、Q2、Q1作为74LS138的S2、S1、S0输入，G2A 、G2B 接低电平，G1接高电平。
②将74LS138的Y1、Y5、Y2、Y6利用74LS20实现与非门作为输出Y 。
③将74LS138的Y3、Y5利用74LS00实现与非门作为输出Cn 。
0 0 0 1 1 0 0 0（3）利用74LS151实现将74LS197的Q3、Q2、Q1作为74LS151的S2、S1、S0输入，D1、D2、D5、D6接高电平，D0、D3、D4、D7接低电平。
中山大学数电实验六 同步计数器的设计
数电实验六同步计数器的设计实验报告一、实验预习1、复习时序逻辑电路设计方法。
时序逻辑电路的基本设计步骤为：化简设计要求 -------→原始状态图 -------→最简状态图 -------→状态分配 -------→选触发器，求时钟、输出、状态、驱动方程 -------→画电路图 -------→检查电路能否自启本实验采用集成下降沿J-K触发器74LS73构成时序电路，其外引线图和符号如下：功能表如下：特性方程为：Qn+1 = JQn + KQn状态转换表如下（X表示无关）：对每个位，作出其次态表，画出其J、K输入的卡诺图，化简后，即得输入方程。
2、按实验内容设计逻辑电路画出逻辑图（在实验内容与步骤中描述）二、实验目的熟悉J-K触发器的逻辑功能，掌握J-K触发器构成同步计数器。
三、实验仪器及器件1、实验箱、万用表、示波器。
2、74LS73×2、74LS00×1、74LS08×2、74LS20×1四、实验内容与步骤1、用J-K触发器和门电路设计一个特殊的12进制计数器，其二进制的状态转换图为：0001 → 0010 → 0011 → 0100 → 0101 → 0110 → 0111 → 1000 →1001 → 1010 →1011 → 1100 → 0001 →…作出次态表如下：对Q0的J输入，作卡诺图如下：化简得Q0J = 1对Q0的K输入，作卡诺图如下：化简得Q0K = 1对Q1的J输入，作卡诺图如下：化简得Q1J = Q0对Q1的K输入，作卡诺图如下：化简得Q1K = Q0对Q2的J输入，作卡诺图如下：化简得Q2J = Q1Q0对Q2的K输入，作卡诺图如下：化简得Q2K = Q1Q0 + Q3对Q3的J输入，作卡诺图如下：化简得Q3J = Q2Q1Q0对Q3的K 输入，作卡诺图如下：化简得Q3K = Q2用proteus 7.4 模拟连接如下：将Q0、Q1、Q2、Q3的输出连接到实验箱右上角的0-1显示器，接连续脉冲后，观察得知驱动方程和电路连接都是正确的。
中山大学数字电路与逻辑设计实验报告
中山大学数字电路与逻辑设计实验报告院系信息科学与技术学院学号专业计算机科学类实验人3、实验题目：AU(Arithmetic Unit,算术单元）设计。
实验内容：设计一个半加半减器，输入为 S、A、B,其中S为功能选择口。
当S=0时，输出A+B及进位；当S=1时，输出A-B及借位。
S 输入1 输入2 输出Y 进/借位Cn0 A B A+B 进位1 A B A-B 借位利用三种方法实现。
（1）利用卡诺图简化后只使用门电路实现。
（2）使用74LS138实现。
（3）使用74LS151实现，可分两次单独记录和/差结果、进位借位结果或使用两块74LS151实现。
实验分析：真值表S A B Y Cn0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 0 01 0 1 1 11 1 0 1 01 1 1 0 0卡诺图：SAB 0 1 通过卡诺图可得：Y=A B+A B0001 11 100 01 10 01 1SAB 0 100 Cn=AB S +A BS01 =(A S +A S)B11 10实验设计：（1）利用门电路实现。
①利用74LS197的八进制输出端Q1、Q2、Q3作为B 、A 、S 的输入。
②用异或门74LS86实现输出Y.③用74LS86实现A ⊕B ，再用74LS08与B 实现与门。
（2）利用74LS138实现①将74LS197的Q3、Q2、Q1作为74LS138的S2、S1、S0输入，G2A 、G2B 接低电平，G1接高电平。
②将74LS138的Y1、Y5、Y2、Y6利用74LS20实现与非门作为输出Y 。
③将74LS138的Y3、Y5利用74LS00实现与非门作为输出Cn 。
0 0 0 1 1 0 0 0（3）利用74LS151实现将74LS197的Q3、Q2、Q1作为74LS151的S2、S1、S0输入，D1、D2、D5、D6接高电平，D0、D3、D4、D7接低电平。
中山大学数电实验三 利用MSI设计组合逻辑电路
中山大学数电实验三利用MSI设计组合逻辑电路数电实验三利用MSI设计组合逻辑电路预习报告1、复习常用组合逻辑电路工作原理和设计方法，及与之相应的MSI功能表及其使用方法。
组合逻辑电路既可以用实验二中的“列出真值表 ? 写函数式 ? 化简或变换 ? 画出逻辑图”方法来设计，也可以利用某些MSI(中规模集成电路)的功能特点来设计。
实验中用到的MSI有:74LS138(译码器、数据分配器)、74LS151(数据选择器)，其构造如下图所示。
译码器是将每个输入的二进制代码译成对应的输出高、低电平信号。
如下图为3线-8线译码器。
当附加控制门Gs的输出为高电平(S=1)时，可由逻辑图写出:从上式可看出，Y0—Y7同时又是A2、A1、A0这三个变量的全部最小项的译码输出。
所以这种译码器也叫最小项译码器。
如果将A2、A1、A0当作逻辑函数的输入变量，则可利用附加的门电路将这些最小项适当的组合起来，便可产生任何形式的三变量组合逻辑函数。
译码器又可作为数据分配器，可以将一路信号送到地址选择信号指定的输出。
如输入为D，地址信号为A、B、C，可将D按地址分配到八路输出F0、F1、F2、F3、F4、F5、F6、F7.数据选择器的功能是从一组输入数据中选出某一个信号输出，或称为多路开关。
2、复习采用中规模集成电路实现组合逻辑电路的方法，如使用译码器和数据选择器实现组合逻辑电路。
本实验用八选一数据选择器74LS151，要实现的真值表如下所示: S1 S0 A B Y0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 1 01 1 1 11 0 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 0用proteus 7.4 模拟连接如下图所示:模拟示波器显示如下图所示(只显示输出Y的波形):本实验用数据分配器74LS138要实现的真值表如下所示:用proteus 7.4 模拟连接如下图所示:数电实验三利用MSI设计组合逻辑电路实验报告一、实验目的1、熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使用方法。
数字电路与逻辑设计实验报告
数字电路与逻辑设计实验报告题目：简易钢琴游戏学院：班级：姓名：学号：班序号：【实验任务及要求】一．基本要求：1.、用8×8 点阵进行游戏显示。
2、BTN1～BTN7 七个按键模拟钢琴演奏时的“1 2 3 4 5 6 7”七个音符。
点阵的第一列对应音符“1”，第二列对应音符“2”，依此类推，低中高音自定。
3、光点在点阵第一行随机出现，逐点下落，下落速度为0.2 秒/行，如图1 所示。
4、在光点下落到点阵最后一行之前的过程中，如果按下与该列点阵相应的音符键，该光点消失，蜂鸣器演奏相应的音符声音，计分器加1。
如果在光点下落到最后一行依然没有进行相应的按键操作，该光点消失，计分器不加分。
计分器由数码管显示。
5、每隔 1 秒在点阵的不同列的第一行出现一个光点，如图2 所示。
二、提高要求：1、光点在点阵某行随机出现，然后逐点下落。
2、下落速度随机变化。
3、光点按照存储的乐曲顺序和速度的出现。
4、自拟其它功能。
三、创新功能：1.将游戏规则改为只有当光电下落到最后一行，并及时按键后，才能加分并发出对应音符，增加了游戏难度，使得游戏更好玩。
2.游戏有两种模式，通过一个拨码开关控制，游戏中的光电是随机出现，或者是按照歌曲《小星星》出现。
【功能说明】本实验利用开发板模拟钢琴游戏，总体上实现了30秒倒计时，随机出点下落，按乐曲出点下落，按键及时按下后用数码管显示计分，并使蜂鸣器发声等功能。
①30秒倒计时：利用开发板的数码管模块进行输出，当接通电源后，游戏的30秒开始倒计时，当计时到达0时，停止出点，游戏结束；可以拨动SW0（reset）从新开始游戏。
②随机出点下落：利用开发板的点阵输出模块，每隔一秒随机在第一行的任意一列随机出现一个光点，每隔0.2秒光点下落。
③按乐曲音符出点下落：利用开发板的点阵输出模块，按照乐曲的音符在点阵的第一行的对应位置出现光点，每隔0.2秒光点下落。
与随机出点的功能以一个拨码开关SW1，进行切换。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
中山大学数字电路与逻辑设计实验报告
院系信息科学与技术学院学号
专业计算机科学类实验人
3、实验题目：AU(Arithmetic Unit,算术单元）设计。
实验内容：
设计一个半加半减器，输入为 S、A、B,其中S为功能选择口。
利用三种方法实现。
（1）利用卡诺图简化后只使用门电路实现。
（2）使用74LS138实现。
（3）使用74LS151实现，可分两次单独记录和/差结果、进位借位结果或使用两块74LS151实现。
实验分析：
通过卡诺图可得：Y=A B+A B
S
AB 0 1
00 Cn=AB S +A BS
01 =(A S +A S)B
11 10
实验设计：
（1）利用门电路实现。
①利用74LS197的八进制输出端Q1、Q2、Q3作为B 、A 、S 的输入。
②用异或门74LS86实现输出Y.
③用74LS86实现A ⊕B ，再用74LS08与B 实现与门。
（2）利用74LS138实现
①将74LS197的Q3、Q2、Q1作为74LS138的S2、S1、S0输入，G2A 、G2B 接低电平，G1接高电平。
②将74LS138的Y1、Y5、Y2、Y6利用74LS20实现与非门作为输出Y 。
③
将74LS138的Y3、Y5利用74LS00实现与非门作为输出Cn 。
0 0 0 1 1 0 0 0
（3）利用74LS151实现
将74LS197的Q3、Q2、Q1作为74LS151的S2、S1、S0输入，D1、D2、D5、D6接高电平，D0、D3、D4、D7接低电平。
Z即为输出Y、将D3、D5接高电平，其他接低电平。
Z即为输出Dn。
实验过程及出现的问题：
按如图所示接好电路
问题：由于实验电路箱中74LS86和74LS08不能同时工作，所以改用两次74LS00来实现与门。
实验结果：
如图为第一种方式实现的示波器显示结果。
D8为时钟CP1，D9、D10、D11分别为S、A、B,D13，D14为Y，Cn。
4、实验题目：ALU（Arithmetic&Logic Unit，算术逻辑单元）实验内容：用proteus设计一个六输入二输出的ALU.
控制端：S2、S1、S0决定ALU的8种功能，其中指定6种功能为与、或、非、异或、全加、全减，剩余功能自由拟定。
数据输入端：当ALU进行全加（全减）运算时，三个数据输入端分别为被加数（被减数）、加数（减数），进位（借位）。
当ALU 进行全加（全减）运算时，两个输出端分别为和（差）、进位（借位）。
当ALU进行逻辑运算时，两个输出端为逻辑运算的结果和结果的取反。
控制端功能S2 S1 S0
0 0 0 与
0 0 1 或
0 1 0 A非
0 1 1 B非
1 0 0 异或
用两个74LS197实现六位数输入，用两个74LS151作为数据选择器输出，其中一个74LS197的八进制输出端作为74LS151的地址输入端，另一个74LS197的八进制输出端进行逻辑门运算作为D0~D8的输出。
Y1=A⊕(B⊕C)
Y2=AB+(A⊕B)C
Y1=A⊕(B⊕C)
Y2=A(B⊕C)+BC;
实验过程及出现的问题：
①由于proteus没有74LS151，故用74HC151代替。
②考虑到用门电路实现全加，全减所需原件过多，故用74LS138
实现全加，用74LS153实现全减。
由真值表得
③，按照设计在proteus上实现ALU. 如图
④运行仿真实验结果：
其中A0为时钟cp0，A1~A6为六个输入，A8，A9为两个输出。
实验总结与设计体会：
1、一种功能可以有多种方法实现，如实验三可以用逻辑门，可以用74LS138，可以用74LS151实现，实验四中全加全减器的实现也是。
最重要的是要找最简单的实现方法，以及分析可行性。
2、实验前一定要先分析实验所需的原件，以及要如何实现，在实验过程中才能对实验有清晰的认识，不会因为连线过多而导致混乱，如实验四中所需原件和连线都比较多。
3、用实验电路箱和proteus做实验有很大的区别，实验箱的器件较少，所以要利用已有的器件替代没有的器件，proteus的原件多，但设计时要学会简化。