基本知识图checklist
品质管理七大工具培训资料1
❖ 定义:根据所搜集的数据,按不良原因、不良状况、不良发
生位置等不同区分标准,以寻求占最大比率的原因、状况或 位置的一种图形。
❖ 原理：根据收集到的数据，按大小(频次)次序自左至右排 列成柱状图，从图中可直观看出哪项是什么问题？、影响 程度有多大？以初步判断问题的症结在哪里或优先处理顺 序。即我们经常听到或谈到的80、20原则。社会经济活 动中，80%的财富掌握在20%人的手中，品质管理活动中， 80%的故障存在于20%的原因中等。
使用方法
❖ 1.检查内容要让使用者了解和熟悉
❖ 2.何人来做成
❖ 3.要详细和实事求是，不得添加个人影响。
❖ 4.现场记录而不是事后回忆。
❖ 5.对记录的数据要尽快提交相关负责人员
❖ 6.负责人分析数据并马上制定措施
❖ 7.相关责任单位立即实施措施
❖ 8.实施措施后，告知相关人员，检查表制定者重
新检查、下道工序注意等。
操作者
设 备
A
No.1
No.2
B
No.1
No.2 合 計
不合格类 尺 疵 材 其 尺 疵 材 其 尺 疵 材 其 尺 疵 材 其
日
寸 点 料 他 寸 点 料他 寸 点 料他 寸 点 料 他
期
月日
月日
汽车质量体系办公室
内部培训教材 版权归比亚迪所有
(二)点检用检查表
❖ 主要功用是为要确认作业实施、机械设备的实施情形,或为预 防发生不良或事故,确保安全时使用.这种点检表可以防止遗漏 或疏忽造成缺失的产生.把非作不可、非检查不可的工作或项 目,按点检顺序列出,逐一点检并记录之.
❖ 举例：某部产品质量问题，绝大多数(80%原则)是因为二
级供应商零部件的问题(20%的原则)。
结构设计检查表checklist
钣金件一般情况下，对于一条边的一部分弯折，为了避免撕裂和畸变，应设计止 裂槽或切口。切口宽度一般大于板厚t，切口深度一般大于1.5t。 钣金弯折件的弯折区应避开零件突变的位置，弯折线离突变形区的距离L应大于 两倍的弯折半径r，即L≥2r。 铆装螺母中心到弯折边内侧的距离L应大于铆装螺母外圆柱半径R与弯折内角半径 r之和，即L>R+r。 压铸件凡是在壁与壁的连接处（模具分型面部位除外）都应设计圆角，不仅有利 于压铸成型，避免应力及产生裂纹，并可以延长模具寿命，当压铸件需要电镀或 涂覆时，圆角可以防止镀（涂）料沉积，获得均匀镀（涂）层。压铸件圆角一般 取：1/2壁厚≤R≤壁厚 锌铝合金压铸件最小的铸造斜度一般取：外表面1°；内表面1.5°；型芯孔（单 边）2°
13
其它
评审时间
相关 批准人 文档 状态 名称
评审记录 □ 是 □ 否 □ 免 □ 是 □ 否 □ 免 □ 是 □ 否 □ 免 □ 是 □ 否 □ 免 □ 是 □ 否 □ 免 □ 是 □ 否 □ 免 □ 是 □ 否 □ 免 □ 是 □ 否 □ 免 □ 是 □ 否 □ 免 □ 是 □ 否 □ 免 □ 是 □ 否 □ 免 □ 是 □ 否 □ 免 □ 是 □ 否 □ 免 □ 是 □ 否 □ 免 □ 是 □ 否 □ 免 □ 是 □ 否 □ 免 □ 是 □ 否 □ 免 □ 是 □ 否 □ 免 □ 是 □ 否 □ 免 □ 是 □ 否 □ 免 □ 是 □ 否 □ 免 □ 是 □ 否 □ 免 □ 是 □ 否 □ 免
□ 是 □ 否 □ 免 □ 是 □ 否 □ 免 □ 是 □ 否 □ 免
□ 是 □ 否 □ 免 □ 是 □ 否 □ 免 □ 是 □ 否 □ 免 □ 是 □ 否 □ 免
编号 器件编码 001 002 003 004 005 006 A06/A07 A06/A07 A06/A07 A06/A07 A06/A07 A06/A07
CHECKLIST- EE原理图设计检查
一、Power SCH
Item Number 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 检查项目 确保所有的电源转换模块OCP/OVP点设定正确 MLCC电容耐压值至少要按照2倍选择 相数是否足够,能提供足够大的电流、功率給CPU,Chipset等 PWM单相频率范围是200K-600K；集成MOS的可以达到1MHz Input ECAP的Ripple current(参考2700mA) Output ECAP的ESR是否足够小 所有用在12V电源上的Ecap耐压值>=16V H-Side MOSFET要选择导通速度快的 L-Side MOSFET要选择Rds(on)低的 Linear mode 的损耗P=Δv*i，一般，1颗LDO可承受的功率损耗 Pmax*Junction=器件Temp，保证器件temp与环境Temp之和小于 MOS的最大工作温度的80%。 单板上同一电源和地名称要统一 单相PWM driver 的BOOT Pin与phase端接0.1uF电容.核对BOOT电 容，是否耐压值为50V H-side Gate上预留0ohm电阻. Feedback电路设置是否准确 GND和AGND电路要分开,但最后要通过一点进行连接。如果是 chipset的 AGND电流很大，可直接与GND相连，不需要连接0OHM, 否则通流不够。 PWROK的Pull high要用本身的power去做。 第一次画power原理图要加上GAP,方便调试。（所有Power的 Enable信号可以预留一个Gap，方便Power调试） 有些模块线路copy过来后，需要注意AGND属性要更改，最好能赋 予net名字,比如经常会遇到两个P1V1的AGND起的名字一样。 确认电感封装，核对饱和电流是否满足电路需求。电感封装越 大，过电流能力越强，电感的饱和电流应该大于电路的OCP电流 。 确认补偿线路，保证足够的穿越频率，以及相位裕度。 核对LDO的最大压差是否满足SPEC要求（input&output） Designer Check OK NG
Web 软件测试 Checklist 应用系列,第 6 部分 消息和帮助
消息和帮助测试包含的范畴顾名思义，消息是指传递信息的载体。
用户通过消息来了解系统当前运行的状态，当系统出现异常时，用户通过消息来了解需要采取的动作。
产品的帮助信息，可以为用户提供必要的产品说明和信息，以保证用户能了解如何安装、配置和使用产品。
消息测试Checklist表 1. 表 1. 消息测试Checklist 总结序号Checklist1.1 确保系统消息框能正确展开和收起1.2 确保所有的消息正确显示1.3 确保消息内容足够清楚以告诉用户确切的错误所在1.4 确保警告和错误消息无拼写错误1.5 当页面有非法输入时，提交后应定位光标到出错区域1.6 确保所有的消息标题为粗体1.1 确保系统消息框能正确展开和收起系统消息框这里是指位于网页底部用于显示最近页面的状态及输出结果，以帮助用户了解最近页面上的相关操作及结果。
该消息框不止可以查看最近一条状态，用户可以通过单击该消息框展开它，从而查看更多的历史记录和状态，再次单击可以折叠收起历史记录。
这就提供了一个方便的途径可以满足用户查看历史状态的需求。
在网页测试过程中，测试人员需确保该消息框能正确的展开和收起。
测试中需要测试展开后接着就收起的流程，以及消息框展开后，用户在页面上执行部分其他操作后再收起消息框。
以上两种情况都要测试到，并确保两种情况下，消息框都能正确的展开和收起。
图 1. 系统消息框展开收起测试实例图 1 中所示的实例中，我们将系统消息框展开后，在页面上做了额外的其他操作，然后试图去收起该消息框，但无法实现，点击消息框的动作不能让其收起。
这也是产品的缺陷。
1.2 确保所有的消息正确显示消息的目的是向用户传递信息，因此，正确有效的显示是消息的首要要求。
消息的表达应该简洁、清楚，没有冗余和不可理解的信息。
图 2. 不合理消息显示实例如上图 2 中显示的是一条不恰当显示的消息，该消息中包含一些冗余的不可理解的内容“...”””，此类信息内容不但不会为用户提供有用的信息，反而会给用户带来困扰，应加以修正。
check list的几大要素
Checklist的几大要素
Checklist的几个重要要素是：项目/任务、步骤、条件和标记（或勾选）方式。
1. 项目/任务：Checklist的首要要素是明确列出需要完成的项目或任务。
这些项目可以是工作任务、检查清单的事项、待办事项或需要遵循的步骤。
2. 步骤：每个项目或任务通常包含一系列需要执行的步骤。
步骤是指完成项目所需的行动或操作。
逐步明确列出这些步骤，可以确保在执行任务时不会遗漏关键细节。
3. 条件：Checklist的有效性还需考虑任务执行的条件。
条件是指完成项目或任务所需满足的先决条件、环境要求或其他相关情况。
在Checklist中包含适当的条件，有助于确保在适当的环境下执行任务。
4. 标记/勾选方式：Checklist的目的是跟踪任务完成情况。
为了实现这一目标，需要一种标记方式来记录已完成的步骤或任务。
常见的标记方式包括打勾、打对号、使用符号或颜色等方法。
这些要素的组合构成了一个完整的Checklist。
通过明确描述项目、步骤和条件，并使用适当的标记方式，Checklist 可以提供一个简单而有效的工具，帮助人们管理任务、确保重要步骤不被忽略，并提供一种可视化的方式来追踪任务的
进展。
C++代码走查CheckList
C++代码⾛查CheckList
代码⾛查
⼀．代码⾛查的⽬的
1．保证代码符合编码规范
2．保证代码符合设计
3．发现bug
4．保证代码单元测试充分
5．促进开发⼈员之间的交流，为代码的优秀程度的提⾼和开发⼈员编码技能的提⾼提供契机。
⼆．过程
每次迭代都要对修改过和新编的代码进⾏⾛查，⾛查的过程如下图：
三．Checklist
说明：本checklist⽤于⾛查⼈员⾛查代码。
开发⼈员⽤于⾃我检查的checklist可以参照此checklist，依⾃⾝实际情况制定。
说明：本checklist应随着组织开发过程中出现的实际情况，对检查项具体内容进⾏增、删、改，以使得此checklist更具效率，但要注意保持检查项数⽬的简洁。
类名：⾛查的类的名字。
“Checklist—清单”在高中英语教学中的应用研究
教改教研新教师教学单地告知，而是要学生主动建构思维导图：I have known...but I want to know more about...I want to know what if...？I can...if I...I am going to master...设定表现的预期：I know I have excellently completed the task when...深入知识点：why...? What if...?对于学生设定的每节课的目标，教师要多沟通多提醒，也可发放学案，发扬协作文化。
（三）确保有挑战、有新奇很多教学博客中有转载一篇教学文章，里面强调了课堂教学要有“三声”，“笑声”，“赞美声”，“惊讶声”。
这里highlight 第三种声音——“惊讶声”，也就是在课堂教学中能时不时地让学生发现新奇的东西，紧紧地抓住他们的注意力。
抓住了注意力也就是抓住了课堂的效率。
另外在问题和任务的设置过程中一定要遵循“i+1”理论。
（美国应用语言学家 Stephen D. Krashen 提出的“i+1”理论中i 表示学生当前的水平，1表示略高于语言学习者现有水平的语言知识，即语言的就近发展区）认为学生只有获得可理解的语言输入时，才能习得语言。
有挑战才会有动力。
要让学生对你所教的内容感兴趣，让他们来直接探索很重要，千万不能忽略主动学习的过程。
美国自然科学教学中非常著名的5个E ，同样也可用于高中英语教学：Engage ，Explore ，Explain ，Elaborate ，and Evaluate. 以新人教版Book2 Unit1 reading 教学为例：1. Engage 可采用KWL 表格KWL Chart 先了解学生对the Amber Room 的背景知识，再让他们free-talk 谈谈自己对The Amber Room 想知道的信息。
因为几乎对琥珀宫没什么背景知识，学生想了解的信息会更多元化，更多层次。
华为-原理图绘制评审规范-checklist
华为-原理图绘制评审规范-checklist原理图绘制评审规范前⾔本技术规范根据国家标准和原邮电部标准以及国际标准系列标准编制⽽成。
本规范于。
本规范起草单位：本规范主要起草⼈：本规范批准⼈：本规范修改记录：⽬次1、⽬的 12、范围 13、定义 14、引⽤标准和参考资料 15、原理图绘制评审内容 15.1图纸幅⾯及格式 15.2标题栏 25.3项⽬代号 25.4标称值 25.5原理图布局 35.6 层次化电路的设计 45.7项⽬代号 45.8注释和解释 65.9电源及地⽹络 65.10去耦电容的放置7原理图绘制评审规范1、⽬的本规范规定产品原理图绘制中符合原理图绘制评审的要素，旨在统⼀绘制的评审要素。
2、范围本规范适⽤于公司产品中所有具有符合原理图绘制规范的原理图绘制评审，⽤于指导原理图绘制、中试审查。
3、定义⽆4、引⽤标准和参考资料下列标准包含的条⽂，通过在本标准中引⽤⽽构成本标准的条⽂。
在标准出版时，所⽰版本均为有效。
所有标准都会被修订，使⽤本标准的各⽅应探讨，使⽤下列标准最新版本的可能1、原理图绘制评审内容本审查内容表审查的某些项⽬如果与设计的单板⽆关则填“不评审”，如果符合或不符则必须填“是”或“否”。
对于填“否”的项必须说明原因，否则不能通过评审。
对于必须审查⽽没有进⾏审查的项⽬，设计审查⼈要承担设计的全部责任。
1.1图纸幅⾯及格式(1)选择图纸幅⾯尺⼨未超出A0幅⾯。
□是□否□不评审(2)图纸的任何内容没有超出外框线之外，也没有叠加在外框线上。
□是□否□不评审(3)除带有图幅分区的VIEWDRAW图框使⽤模板a3.1，a4.1外，其余采⽤软件⾃带的图框。
□是□否□不评审(4)图幅分区数⽬取偶数。
每⼀分区的长度在25~75mm之间选择。
□是□否□不评审(5)分区的编号，沿⽔平⽅向⽤阿拉伯数字从左向右顺序编写，由1开始⾃左向右排列，最多到6；沿垂直⽅向⽤⼤写拉丁字母从上到下从A开始填写，最多到H。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
连接器选择时需要关注引脚长度和PCB板厚的关系，引脚过长在单板生产加工完成时需要减脚处理，引脚过短（如定位管脚）在单板加工时会出现上翘等现象。
时钟
clock signal（除differential Signal外），要预留可调节EMI的电容位置，一般为10pF.
时钟
PCI-E2.0 slot的clock signal建议与控制芯片同源。
仿真
电路中使用电感、电容使用合适Q值，可以通过仿真。
时序
确认上电时序是否满足芯片手册和推荐电路要求。
时序
确认下电时序是否满足芯片手册和推荐电路要求。
时序
确认复位时序是否满足芯片手册和推荐电路要求。
复位开关
单板按键开关设计，要防止长按按键，单板挂死问题，建议按键开关设计只产生一段短脉宽低电平。
复位设计
电源
确认电感封装，核对饱和电流是否满足电路需求。电感封装越大，过电流能力越强，电感的饱和电流应该大于电路的OCP电流。
电源
确认补偿线路，保证足够的穿越频率，以及相位裕度。
电源
核对LDO的最大压差是否满足器件的要求（输入的电压范围和输出的电压范围）
FPGA
确认输入输出的逻辑电平是否正确；电平类型:GTL,OD,LVCMOS33、LVCOM25、LVDS等。确认芯片和CPLD/FPGA之间的逻辑电平是否匹配，避免两边电平不一致。
时钟
确认信号摆幅，jitter等是否超出器件要求。
时钟
确认时钟器件在中心频率、工作电压、输出电平、占空比、相位等各项指标上能完全满足要求。
DDR
DDR等存储器接口都要有时钟频率降额设计。
DDR
对于可靠性要求较高的单板建议在RAM开发中满足ECC设计规则要求。
DDR
DDR的VTT电源滤波要做到Vtt电阻和绿宝电容的搭配。
射频电路
射频器件功率放大器的中心散热焊盘在原理图上必须接地。
射频电路
具备on/off的射频器件功能，在off状态下隔离度有问题，隔离度影响收发的干扰情况，干扰信号需要保持在合理电平内，否则影响套片正常工作。
射频电路
PA的RF发送端链路PA外围电路正价负反馈设计防止烧PA。
射频电路
射频接收电路，需要在接收机和套片之间预留PI型位置，调试接收灵敏度。
FPGA
有支持I2C的设计需求，要事先规划好系统I2C拓扑，在芯片选型时要考虑预留逻辑空间。（BMC如果I2C资源够用，CPLD单独占用一组I2C总线）
连接器
高速连接器的带宽要按照1.5-2倍选择
连接器
确认connector在PCB上的Pin定义方式
连接器
两块对插板connector的对应Pin脚信号定义是否一致，对于多块单板互连，需要确认对应连接器的物理位置是否正确。
原理图checklist
类别
描述
检视规则
原理图需要进行检视，提交集体检视是需要完成自检，确保没有低级问题。
检视规则
原理图要和公司团队和可以邀请的专家一起进行检视。
检视规则
第一次原理图发出进行集体检视后所有的修改点都需要进行记录。
检视规则
正式版本的原理图在投板前需要经过经理的审判。
差分网络
原理图中差分线的网络，芯片管脚处的P和N与网络命令的P和N应该一一对应。
电源
输出电容的ESR是否足够小
电源
电容的耐压是否满足，同时满足降额
电源
H-MOS导通时间短；L-MOS导通时间长
电源
H-Side MOSFET要选择导通速度快的
电源
L-Side MOSFET要选择Rds(on)低的
电源
线性电源的损耗P=Δv*i，一般，1颗LDO可承受的功率损耗Pmax*Junction=器件Temp，保证器件temp与环境Temp之和小于MOS的最大工作温度的80%。
FPGA
CPLD的GPIO信号作为输出管脚控制时序时，需要将此Pin通过4.7K至10K电阻做下拉处理
FPGA
CPLD的JTAG接口需要连至Header上，注意Header的Pin脚定义符合烧录器要求，JTAG信号预留ESD保护电路。
FPGA
空余的没有使用的GPIO Pin接到LED上，一般3-4个LED即可。
OD门
芯片的OD门或者OC门的输出管脚需要上拉
匹配
高速信号的始端和末端需要预留串阻
三极管
三极管电路需要考虑通流能力
可测试性
在单板的关键电路和芯片附近增加地孔，便于测试
连接器防呆
连接器选型时需要选择有防呆设计的型号
仿真
低速时钟信号，一驱动总线接口下挂器件的驱动能力、匹配方式、接口时序必须经过仿真确认，例如MDC/MDIO、IIC、PCI、Localbus
电源
确保所有的电源转换模块OCP/OVP点(过流源自护点和过压保护点)设定正确电源
电源的带负载能力是否足够，相数是否足够，能提供足够大的电流、功率給CPU,Chipset等（1相按最大20A计算，保守15A）
电源
PWM单相频率范围是200K-600K；集成MOS的可以达到1MHz
电源
输入电容的Ripplecurrent(参考2700mA)；电容Ripple Current小会导致电容发热，影响寿命
FPGA
在原理设计期间必须向CPLD编程人员提供规范的CPLD需求文件
FPGA
在CPLD需求文件必须指定每个管脚的输入和输出状态。
FPGA
对于CPLD尽可能的少用时序逻辑，多使用组合逻辑，尽可能用简单逻辑代替复杂逻辑
FPGA
设计人员提供的逻辑需求要避免竞争和冒险，即用CPLD输出的信号做其他逻辑的输入判定
射频滤波
视频放大器的电源设计时要添加合适的滤波电容，防止电源噪声对射频信号质量造成本良影响。
射频滤波
电源、功率电路设计是应用电需要考虑电阻的功率特性的选择。
可测试性
部分功能模块要保持可以长工状态，利于进行硬件测试。
射频电路
直流偏置电路是否需要使能控制，控制电压精度是否满足放大器的要求。
射频电路
保证前级可能输出的最大RF峰值功率小于后级级联器件的最大极限输入功率3dB左右，需要关注信号峰值和过冲对器件过功率的影响。
二级管
使用在控制、检测、电源合入等电路中的二极管，必须考虑二极管反向漏电流是否满足设计要求。
MOS
CMOS器件未使用的输入/输出管脚需按照器件手册要求处理，手册未要求的必须与厂家确认处理方式。
温感
关键器件尤其的温度要进行监控
244/245
有上、下拉需要的信号在经过没有输出保持功能的总线驱动器后，需要在总线驱动器的输入、输出端加上下拉。
连接器
根据板厚来确定是否可以选用焊接件和压接器件
连接器
一般连接器应注意母端有长短针，因此需母端定义电源和GND
连接器
高速信号连接器，高速信号周围的GND Pin一定接地
连接器
高速信号连接器，定义信号时，注意TX，RX在连接器上的分布，避免TX/RX混在一起（避免cross talk）
连接器
作为一个由两个连接器拼成的接口，需选择同一厂商，同一类型连接器
电源
Feedback电路设置是否准确；在电路上注释反馈电压计算公式。
电源
GND和AGND电路要分开,但最后要通过一点进行连接。如果是chipset的AGND电流很大，可直接与GND相连，不需要连接0OHM,否则通流不够。
电源
PWROK的上拉要用对应的电源去上拉。
电源
有些模块线路copy过来后，需要注意AGND属性要更改，最好能赋予net名字,比如经常会遇到两个P1V1的AGND起的名字一样。
散热器
选择散热器时，要考虑到散热器的重量和与设备的结合方式。
I2C
设备通过I2C进行互联时，可以使用芯片内I2C模块，也可以通过I2C模块。
电容
单板中射频相关部分设计的时候，需要旁路，滤波电容，针对不同的干扰频率要选择不同容值的滤波电容。
电容
电容并联设计时，要计算或通过仿真分析谐振点，避免可能会出现的谐振问题。
244/245
244/245如果不带保持功能，则必须将不用的输入管脚上下拉。
时钟
晶振管脚直接输出的信号禁止直接1驱多，多个负载会影响信号质量，建议采用1对1的方式。
时钟
晶体的xt-out和时钟驱动器相连需要0402串阻，阻值选择不能影响单板起震。
时钟
锁相环电路及参数的选取必须经过专项计算。
时钟
时钟环路滤波陶瓷电容优选NPO介质电容。
PHY
MDC/MDIO采用一驱多的匹配方式，主器件经过串阻-》上拉电阻-》串阻到从器件，串阻要放置在两端。
PHY
1对多的控制，PHY需要预留地址信号，用于控制。
PHY
CAM等芯片功耗根据访问条件和温度，功耗变化较大，设计时要要仔细查询器件手册，明确功耗和厂家芯片的关系。
PHY
设备有光模块接口是，光模块内部串接10nf电容，链路不需要进行重复设计。
复位信号设计
（1）依据芯片要求进行上下拉
（2）确认芯片复位的默认状态
（3）Peset信号并联几十PF的电容滤波，优化信号质量。
（4）复位信号保证型号完整性。
复位
所有接口和光模块默认处于复位状态。
电平匹配
不同电平标准互连，关注电压、输入输出门限、匹配方式。
功耗
详细审查各个芯片的功耗设计，计算出单板各个电压的最大功耗，选择有一定余量的电源。
连接器
SMD连接器选择时，其上面要有一个平面，便于工程的高速机吸嘴吸取不易脱落。Packing优先选择盘装，不用管状的。
连接器
尽量能够统一为焊接器件或压接器件
连接器
注意管脚长度的选择