数电第二章习题教材
数字逻辑电路第二章习题级解答ppt课件
F的最小项表达式：
= A B C D + A B C D + A B C D + A B C D + A B C D + A B C D + A B C D + A B C D + A B C D
F ( A , B , C , D ) = m ( 1 ， 5 ， 6 ， 7 ， 8 ， 9 ， 1 3 ， 1 4 ， 1 5 )
2-1 （1）有a、b、c三个输入信号，如果三 个输入信号均为0或其中一个为1时，输出 信号Y=1，其余情况下输出Y=0。写出逻辑 表达式。
.
由此可知，若是与或表达式，则 若是或与表达式，则
.
2-1 （2）有a、b、c三个输入信号，当三个输入信号出 现奇数个1时，输出为1，其余情况下输出为0。写出 逻辑表达式。
2-7 写出下列各式F和它们的对偶式、反演式的 最小项表达式：
（3
F=A B +C +B D +A D +B +C
）
.
A B +C +B D +A D +B +C=A BC+BD +A D +BC =(A+B)C+BD+AD+BC=(A+B)CBD+AD+BC
=(A + B )+ C(B + D )+ A D + B C=(A B+C)(B+D )+A D +BC
= m (0 ,2 ,3 ,4 ,1 0 ,1 1 ,1 2 )
F=ABC+CD+BC
对偶式 F = (A + B + C )(C + D )(B + C )
数字电路-第2章习题解答PPT课件
解：设vBE=0V时，三极管T截止。T截止
时，IB=0。此时
VCC +10V
vI 00(10)
2
10
vI=2V
vI
R1 2kΩ
1R0CkΩvOT临界饱和时，vCE=0.7V。此时
6
2-8 在用或非门时,对多余输入端的处理方 法同与非门处理方法有什么区别?
A＆ B
A ≥1 B
F =A ·B 与非：接高电平； 或非：接低电平。
F =A +B
7
2-9 异或门能作为非门使用吗?为什么?
A =1 B
F F AB AB B 1， F A B 0， F A
所以一端接高电平即可构成非门电路。
端提升，为高电平；与非门输出
FA
FCAB
A B
当C=0时，三态门高 C
&
CMOS &F
阻，与非门输出F=1
EN
20kΩ
F C FCCABC
40
练习题2
•试判断如图所示电路能否按各图所要求的逻 辑关系正常工作？若不能正常工作，请做相 应的改动。若电路接法有错，改电路；若电 路正确但给定的逻辑关系不对，则写出正确 的逻辑表达式。能正常工作的在图中括号内 打“√”，否则打“×”。已知TTL门的 IOH/IOL=0.4mA/10mA，VOH/VOL=3.6V/0.3V， CMOS门的VDD=5V，VOH/VOL=5V/0V， IOH/IOL=0.51mA/0.51mA。
错误。 ⒉A=0，无论B、C取何值，AB=AC=0 ，故运算
错误。 ⒊1+B=1，A=B=1时，AB=1，故运算正确。
《数字电子技术基础》第二章习题(阎石主编-第四版)
[题2.5] 在图P2.5由74系列TTL 与非门组成的电路中，计算门G M 能驱动多少同样的与非门。
要求G M 输出的高、低电平满足3.2,0.4OH OL V V V V ≥≤。
与非门的输入电流为1.6,40IL IH I mA I uA ≤-≤。
0.4OL V V ≤时输出电流最大值为(max)16OL I mA =， 3.2OH V V ≥时输出电流最大值为(max)0.4OH I mA =-。
G M 的输出电阻可以忽略不计。
答案：当V O =V OL =0.4V 时，可求得(max)16101.6OL ILI n I ≤== 当V O =V OH =3.2V 时，可求得 (max)0.4'522*0.04OH IH I n I ≤== 故G M 能驱动5个同样的与非门。
[题2.10] 试说明在下列情况下，用万用表测量图P2.10的12v 端得到的电压各为多少：（1）11v 悬空；（2）11v 接低电平（0.2V ）；（3）11v 接高电平（3.2V ）；（4）11v 经51Ω电阻接地；（5）11v 经10K Ω电阻接地。
答案：这时相当于12v 端经过一个100K Ω的电阻接地。
假定与非门输入端多发射极三极管每个发射结的导通压降均为0.7V ，则有（1）12v ≈1.4V（2）12v ≈0.2V（3）12v ≈1.4V（4）12v ≈0V（5）12v ≈1.4V[题2.12] 试绘出图P2.12电路的高电平输出特性和低电平输出特性。
已知5CC V V =，1L R K =Ω。
OC 门截止时输出管的漏电流200OH I uA =。
I IH V V =时OC 门输出管饱和导通，在L LM I I <的范围内导通内阻小于20Ω。
答案：输入高电平时 (2)O CC OH L L V V I I R =-+。
当0L I =时，4.6O V V =如图A2.12所示。
输入低电平时20()CC OL O L LV V V I R -=+。
数电习题解答_杨志忠_第二章练习题_部分
教材：数字电子技术基础（“十五”国家级规划教材） 杨志忠 卫桦林 郭顺华 编著高等教育出版社2009年7月第2版； 2010年1月 北京 第2次印刷；第二章 逻辑代数基础练习题P58【题2.2】用逻辑函数的基本公式和定律将下列逻辑函数式化简为最简与或表达式。
解题思路：要求熟练理解、运用逻辑代数的定理和公式。
（3）、(1)()Y A ABC ABC BC BC A BC BC C B B A C =++++=++++=+；（4）、()Y AB BD DCE AD AB D A B DCE AB D AB DCE AB D =+++=+++=++=+； （8）、()()()(())()Y A B C D E A B C DE A B C DE A B C DE DE =++++++=++++++=i i ； （9）、()()()Y A C BD A BD B C DE BC ABCD ABD BC BDE BC B =+++++=++++=； 【2.3】、证明下列恒等式（证明方法不限）。
解题思路：熟练使用逻辑函数公式和相关定理、真值表、卡诺图完成证明。
（9）、()A ABC ACD C D E A CD E ++++=++；证明：()A ABC ACD C D E A ACD CDE A CD CDE A CD E ++++=++=++=++； （10）、()()BC D D B C AD B B D ++++=+；证明：()()()())BC D D B C AD B BC D B C AD B BC D BC AD B BC D AD B B D++++=++++=+++=+++=+；【2.4】、根据对偶规则求出下列逻辑函数的对偶式。
解题思路：对任何表达式，将“·”和“+”互换，所有1、0互换，原变量和非变量保持不变、而且原运算顺序不变；可得到一个新的表达式，此式是原式的对偶式。
（1）、()()Y A B C A B C =+++；解：'()()Y A B C A BC =++i i（4）、()()()()Y A C A B C B C A B C =++++++；解：'Y AC ABC BC ABC =+++； 【2.5】、根据反演规则求下列逻辑函数的反函数；解题思路：对任何一个表达式，将“·”和“+” 、原变量和反变量互换，所有1、0互换，而且原运算顺序不变；所得表达式是原式的反。
数字电子技术第二章（逻辑门电路）作业及答案
数字电子技术第二章（逻辑门电路）作业及答案第二章（逻辑门电路）作业及答案1．逻辑门电路如下图所示：（1）电路均为ＴＴＬ电路，试写出各个输出信号的表达式。
（2）电路若改为ＣＭＯＳ电路，试写出各个输出信号的表达式。
答案:（1）,,,（2）,,,2、已知TTL反相器的电压参数为V IL(max)=0.8V，V OH(min)=3V，V TH=1.4V，V IH(min)=1.8V，V OL(max)=03V，V CC=5V，试计算其高电平噪声容限V NH和低电平噪声容限V NL。
答案:V NL= V IL(max) - V OL(max)=0.5V，V NH= V OH(min) - V IH(min) =1.2V。
3、试写出图2-1、图2-2所示逻辑电路的逻辑函数表达式。
解：（1）（2）4、试分析图2-3所示MOS电路的逻辑功能，写出Y端的逻辑函数式，并画出逻辑图。
5、试简要回答下列问题。
（1）有源（图腾柱）输出与集电极开路（OC）输出之间有什么区别？解：OC门输出端只能输出低电平和开路状态，其输出级需要上拉电阻才能输出高电平，且上拉电源可以与芯片电源不同，因此常用于不同电源电压芯片之间实现信号电平变换，OC门输出端可以并联实现线与；有源输出可以输出低电平与高电平，两个有源输出端连接在一起时，若是一个输出端输出高电平，另外一个输出端输出低电平时，可引起较大电流损坏输出级。
（2）TTL逻辑电路输入端悬空时，可视为输入高电平信号处理，而CMOS逻辑电路输入端则不允许悬空使用，试说明其原因。
解：因为CMOS电路的输入端具有非常高的输入阻抗，容易受到干扰，一旦受到干扰后，会使输出电平发生转换，产生功耗，因此输入端不能悬空，应该连接确定的逻辑电平。
6.请查阅74LS00芯片手册（常规温度范围的），回答如下问题：（1）电源电压范围；（2）输出高电平电压范围；（3）输出低电平电压范围；（4）输入高电平电压范围；（5）输入低电平电压范围；（6）该芯片的电源电流；（7）典型传播延迟时间；（8）扇出系数。
数字电路与系统设计：第2章习题答案
习题目录2.1 (2)2.2 (2)2.3 (2)2.4 (3)2.5 (3)2.6 (4)2.7 (4)2.8 (4)2.9 (4)2.10 (4)2.11 (5)2.12 (5)2.13 (7)2.14 (8)2.1 有A 、B 、C 三个输入信号，试列出下列问题的真值表，并写出最小项表达式∑m （ ）。
（1）如果A 、B 、C 均为0或其中一个信号为1时。
输出F=1，其余情况下F=0。
（2）若A 、B 、C 出现奇数个0时输出为1，其余情况输出为0。
（3）若A 、B 、C 有两个或两个以上为1时，输出为1，其余情况下，输出为0。
F 1m 4）F 2m ）3m 7）2.2 试用真值表证明下列等式：（1）A ⎺B+B ⎺C+A ⎺C=ABC+⎺A ⎺B ⎺C （2）⎺A ⎺B+⎺B ⎺C+⎺A ⎺C=AB BC AC 证明：（1）真值表相同，所以等式成立。
（真值表相同，所以等式成立。
2.3 对下列函数，说明对输入变量的哪些取值组合其输出为1？ （1）F （A,B,C ）=AB+BC+AC（2）F （A,B,C ）=(A+B+C)(⎺A+⎺B+⎺C) （3）F （A,B,C ）=(⎺AB+⎺BC+A ⎺C)AC解：本题可用真值表、化成最小项表达式、卡诺图等多种方法求解。
（1）F 输出1的取值组合为：011、101、110、111。
（2）F 输出1的取值组合为：001、010、011、100、101、110。
（3）F输出1的取值组合为：101。
2.4试直接写出下列各式的反演式和对偶式。
(1)F(A,B,C,D,E)=[(A⎺B+C)·D+E]·B(2) F(A,B,C,D,E)=AB+⎺C⎺D+BC+⎺D+⎺CE+B+E(3) F(A,B,C)=⎺A⎺B+C ⎺AB C解：(1) ⎺F=[(⎺A+B)·⎺C+⎺D]·⎺E+⎺BF'=[(A+⎺B)·C+D]·E+B(2) ⎺F=(⎺A+⎺B)(C+D)·(⎺B+⎺C)·D·(C+⎺E)·⎺B·⎺EF'=(A+B)(⎺C+⎺D)·(B+C)·⎺D·(⎺C+E)·B·E(3)⎺F=(A+B)·⎺C+ A+⎺B+CF'=(⎺A+⎺B)·C+⎺A+B+⎺C2.5用公式证明下列等式：(1)⎺A⎺C+⎺A⎺B+BC+⎺A⎺C⎺D=⎺A+BC(2)AB+⎺AC+(⎺B+⎺C) D=AB+⎺AC+D(3)⎺BC⎺D+B⎺CD+ACD+⎺AB⎺C⎺D+⎺A⎺BCD+B⎺C⎺D+BCD=⎺BC+B⎺C+BD(4)A⎺B⎺C+BC+BC⎺D+A⎺BD=⎺A + B +⎺C+⎺D证明：(1) ⎺A⎺C+⎺A⎺B+BC+⎺A⎺C⎺D ——⎺A⎺C⎺D被⎺A⎺C削去=⎺A(⎺B+⎺C)+BC=⎺A BC+BC ——削去互补因子=⎺A+BC(2) AB+⎺AC+(⎺B+⎺C) D=AB+⎺AC+BC D+BC ——增加冗余因子BC，为了削去BCD中的BC =AB+⎺AC+D(3)⎺BC⎺D+B⎺CD+ACD+⎺AB⎺C⎺D+⎺A⎺BCD+B⎺C⎺D+BCD=⎺BC⎺D+BD+ACD+⎺AB⎺C⎺D+⎺BCD+B⎺C⎺D ——B⎺CD与BCD合并成BD=⎺BC⎺D+BD+ACD+⎺AB⎺C⎺D+⎺BCD+B⎺C ——BD与B⎺C⎺D削去互补因子=⎺BC⎺D+BD+ACD+⎺BCD+B⎺C ——⎺AB⎺C⎺D被B⎺C削去=⎺BC+BD+ACD+B⎺C ——⎺BC⎺D与⎺BCD合并=⎺BC+BD+CD+ACD+B⎺C ——增加CD，可削去ACD=⎺BC+B⎺C+BD(4)A⎺B⎺C+BC+BC⎺D+A⎺BD=A⎺B⎺C (BC+BC⎺D)+⎺A+B+⎺D ——BC+BC⎺D削去互补因子=A⎺B⎺C (⎺B+⎺C+⎺D)+⎺A+B+⎺D=A⎺B⎺C +A⎺B⎺C⎺D+⎺A+B+⎺D=A⎺B⎺C+⎺A+B+⎺D=⎺A+ B +⎺C+⎺D2.6已知⎺ab+a⎺b=a⊕b,⎺a⎺b+ab=a b,证明：（1）a⊕b⊕c=a b c（2）a⊕b⊕c=⎺a ⎺b ⎺c证明：(1)a⊕b⊕c=(a⊕b)⊕c=a⊕b · c+(a⊕b)·⎺c=(a b)·c+ a b⎺c=a b c(2)(a⊕b)⊕c = (a⊕b) c=a b c=a b ⎺c=⎺a ⎺b ⎺c2.7试证明：（1）若⎺a⎺b+ a b=0则a x+b y=a⎺x + b⎺y证明：⎺a⎺b+ a b=0 即a b=0 ∴a =⎺bax + by =⎺bx + by = ⎺bx · by=(b+⎺x)(⎺b+⎺y)=b⎺y+⎺b⎺x+⎺x⎺y=a⎺x+b⎺y（2）若⎺a b+a⎺b=c，则⎺a c + a⎺c=b证明：a⊕b=c => a⊕b⊕c=c⊕c => a⊕b⊕c=0 => a⊕b⊕c⊕b=0⊕b => a⊕c=b2.8将下列函数展开成最小项之和：（1）F（ABC）=A+BC（2）F（ABCD）=（B+⎺C）D+(⎺A+B) C（3）F(ABC)=A+B+C+⎺A+B+C解：（1）F（ABC）=A+BC=A（B+⎺B）(C+⎺C)+(A+⎺A)BC=⎺ABC+A⎺B⎺C+A⎺BC+AB⎺C=∑m(3,4,5,6)(2) F（ABCD）=（B+⎺C）D+(⎺A+B) C=BD+⎺CD+⎺AC+BC=∑m(1,3,5,6,7,9,13,14,15)(3) F(ABC)=A+B+C+⎺A+B+C=∑m(0,2,6)2.9将题2.8中各题写成最大项表达式，并将结果与2.8题结果进行比较。
数电习题解(1,2章)
数电习题解答(1,2章)第一章数制与码制(教材p17)题1.2 将下列二进制整数转换为等值的十进制数。
(3)(10010111)2=1×27+1×24+1×22+1×21+1×20=151题1.4 将下列二进制数转换为等值的十进制数。
(2)(110.101)2=1×22+1×21+1×2-1+1×2-3=6.625题1.4 将下列二进制数转换为等值的八进制数和十六进制数。
(3)(101100.110011)2=(54.63)8, (101100.110011)2=()16题1.6 将下列十六进制数转换为等值的二进制数。
(2)(3D.BE)16=(111101.10111110)2题1.8将下列十进制数转换为等值的二进制数和十六进制数。
要求二进制数保留小数点以后8位有效数字。
(2) (0.251)10≈(0.01000000)2=(0.40)16题1.9将下列十进制数转换为等值的二进制数和十六进制数。
要求二进制数保留小数点以后4位有效数字。
(1) (25.7)10≈(11001.1011)2=(19.B)16题1.10 写出下列二进制数的原码、反码和补码。
(2) (+00110)2(+00110)原=000110, (+00110)反=000110, (+00110)补=000110.(3) (-1101)2(-1101)原=11101, (-1101)反=10010, (-1101)补=10011.题1.11 写出下列带符号位二进制数(最高位为符号位)的反码和补码。
(2) (001010)2(3) (111011)2(001010)2反码: 001010 , (001010)2补码: 001010(111011)2反码:100100, (111011)2补码:100101题1.12 用8位的二进制数补码表示下列十进制数。
数字电子技术基础第三版第二章答案
第二章逻辑门电路第一节重点与难点一、重点：1．TTL与非门外特性（1）电压传输特性及输入噪声容限：由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况，同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL。
开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。
关门电平U OFF 是保证输出电平为最小高电平时，所允许的输入低电平的最大值。
（2）输入特性：描述与非门对信号源的负载效应。
根据输入端电平的高低，与非门呈现出不同的负载效应，当输入端为低电平U IL时，与非门对信号源是灌电流负载，输入低电平电流I IL通常为1～1.4mA。
当输入端为高电平U IH时，与非门对信号源呈现拉电流负载，输入高电平电流I IH通常小于50μA。
（3）输入负载特性：实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况，电阻的取值不同，将影响相应输入端的电平取值。
当R≤关门电阻R OFF时，相应的输入端相当于输入低电平；当R≥ 开门电阻R ON时，相应的输入端相当于输入高电平。
2．其它类型的TTL门电路（1）集电极开路与非门（OC门）多个TTL与非门输出端不能直接并联使用，实现线与功能。
而集电极开路与非门（OC 门）输出端可以直接相连，实现线与的功能，它与普通的TTL与非门的差别在于用外接电阻代替复合管。
（2）三态门TSL三态门即保持推拉式输出级的优点，又能实现线与功能。
它的输出除了具有一般与非门的两种状态外，还具有高输出阻抗的第三个状态，称为高阻态，又称禁止态。
处于何种状态由使能端控制。
3．CMOS逻辑门电路CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路，由此可以构成各种CMOS逻辑电路。
当CMOS反相器处于稳态时，无论输出高电平还是低电平，两管中总有一管导通，一管截止，电源仅向反相器提供nA级电流，功耗非常小。
CMOS器件门限电平U TH近似等于1/2U DD，可获得最大限度的输入端噪声容限U NH和U NL=1/2U DD。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第二章一、选择题1．下列表达式中不存在竞争冒险的有 C D 。
A.Y =B +A BB.Y =A B +B CC.Y =A B C +A BD.Y =(A +B )A D2．若在编码器中有50个编码对象，则要求输出二进制代码位数为B 位。
A.5B.6C.10D.503.一个16选一的数据选择器，其地址输入（选择控制输入）端有 C 个。
A.1B.2C.4D.164.下列各函数等式中无冒险现象的函数式有 D 。
A.B A AC C B F ++=B.B A BC C A F ++=C.B A B A BC C A F +++=D.C A B A BC B A AC C B F +++++=E.B A B A AC C B F +++=5．函数C B AB C A F ++=，当变量的取值为 A C D 时，将出现冒险现象。
A.B =C =1B.B =C =0C.A =1，C =0D.A =0，B =06．四选一数据选择器的数据输出Y 与数据输入X i 和地址码A i 之间的逻辑表达式为Y = A 。
A.3X A A X A A X A A X A A 01201101001+++B.001X A AC.101X A AD.3X A A 017.一个8选一数据选择器的数据输入端有 E 个。
A.1B.2C.3D.4E.88．在下列逻辑电路中，不是组合逻辑电路的有 D 。
A.译码器B.编码器C.全加器D.寄存器9．八路数据分配器，其地址输入端有 C 个。
A.1B.2C.3D.4E.810．组合逻辑电路消除竞争冒险的方法有 A B 。
A. 修改逻辑设计B.在输出端接入滤波电容C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰11．101键盘的编码器输出 C 位二进制代码。
A.2B.6C.7D.8 12．用三线-八线译码器74L S 138实现原码输出的8路数据分配器，应 A B C 。
A.A ST =1，B ST =D ，C ST =0B. A ST =1，B ST =D ，C ST =DC.A ST =1，B ST =0，C ST =DD. A ST =D ，B ST =0，C ST =013．以下电路中，加以适当辅助门电路， A B 适于实现单输出组合逻辑电路。
A.二进制译码器B.数据选择器C.数值比较器D.七段显示译码器14．用四选一数据选择器实现函数Y =0101A A A A +，应使 A 。
A.D 0=D 2=0，D 1=D 3=1B.D 0=D 2=1，D 1=D 3=0C.D 0=D 1=0，D 2=D 3=1D.D 0=D 1=1，D 2=D 3=015．用三线-八线译码器74L S 138和辅助门电路实现逻辑函数Y =122A A A +，应 B 。
A.用与非门，Y =765410Y Y Y Y Y YB.用与门，Y =32Y YC.用或门，Y =32Y Y +D.用或门，Y =765410Y Y Y Y Y Y +++++16.编码电路和译码电路中，（ B ）电路的输入是二进制代码A.编码B.译码C.编码和译码17.组合逻辑电路输出状态的改变（ A ）A.仅与该时刻输入信号的状态有关B.仅与时序电路的原状态有关C.与A 、B 皆有关18.16位输入的二进制编码器，其输出端有( C )位A. 256B. 128C. 4D. 319.对于四位二进制译码器，其相应的输出端共有( B )A.4个B. 16个C. 8个D. 10个20.在下列逻辑电路中，不是组合逻辑电路的有( D )A.译码器B.编码器C.全加器 D .寄存器22.对于输出低电平有效的2—4线译码器来说要实现，Y=A B AB ''+的功能，应外加( D) A.或门 B.与门 C.或非门 D.与非门23.两片8-3线优先编码器(74148)可扩展成( A )线优先编码器。
A. 16-4B. 10-5C. 16-8D. 10-824.两片3-8线译码器(74138)可扩展成( A )线译码器。
A. 4-16B. 5-10C. 8-16D.8-1025.3线-8线译码器74LS138处于译码状态时，当输入A 2A 1A 0=001时，输出70~Y Y ''=( C )A.11101111B.10111111C.11111101D.1111001126.对于三位二进制译码器，其相应的输出端共有( C )A.4个B. 16个C. 8个D. 10个27.3线-8线译码器74LS138处于译码状态时，当输入A 2A 1A 0=110时，输出70~Y Y ''=( B )A.11011111B.10111111C.11111101D.1111001128.具有3条地址输入线的选择器含（B ）条数据输入线。
A.4B.8C.12D.1629.八选一数据选择器74LS151的地址线为011时，输出Y=（ C ）A.0B.1C. 3DD. 5D30.1位半加器的输入和输出分别为（B ）A. ,,A B CI 和,S COB. ,A B 和SC. ,A B 和,S CO31.半加器的求和的逻辑关系是（D ）A.与非B.或非C.与或非D.异或32.优先编码器74LS148输入为— ，输出为 、 、 。
当使能输入 ，,时，输出 应为（ A ）A.001B.010C.110D.01133.在下列逻辑电路中，不是组合逻辑电路的有（ C ）A.译码器B.数据选择器C.计数器D.数值比较器34. 能起到多路开关作用的是（ C ）A.编码器B.译码器C.数据选择器D.数值比较器35. 能实现对一系列高低电平编成对应的二值代码的器件是（A ）A.编码器B.译码器C.加法器D.数据选择器36. 能实现将输入的二进制代码转换成对应的高低电平输出信号的是（ B ）A.编码器B.译码器C.数据选择器D.数值比较器38. 用3-8译码器设计的组合逻辑函数变量最大数为（ B ）A.2B.3C.4D.539. 用8选1数据选择器可设计的组合逻辑函数变量最大数为（ C ）A.2B.3C.4D.540. 用4片74148可扩展成的编码器是（ D ）A.8线-3线B.16线-4线C.24线-5线D.32线-5线41. 用4片74138可扩展成的译码器是（ D ）A.3线-8线B.4线-16线C.5线-24线D.5线-32线42. 编码电路和译码电路中，（ A ）电路的输出是二进制代码。
A. 编码B. 译码C. 编码和译码43. （ B ）是构成组合逻辑电路的基本单元。
A. 触发器B. 门电路C. 门电路和触发器44. 下列说法错误的是（ C ）。
A. 74HC148的输入和输出均以低电平作为有效信号。
B. 74HC138的输出以低电平作为有效信号。
C. 7448的输出以低电平为有效信号。
45. 对于3位二进制译码器，其相应的输出端共有（ B ）个。
A. 3B. 8C. 6D. 1047. 两个1位二进制数A 和B 相比较，可以用（ A ）作为A > B 的输出信号Y （A>B ）。
A. B A 'B. B A 'C. B A ⊕D. )('⊕B A48. 两个1位二进制数A 和B 相比较，可以用（ B ）作为A < B 的输出信号Y （A<B ）。
A. B A 'B. B A 'C. B A ⊕D. )('⊕B A49. 两个1位二进制数A 和B 相比较，可以用（ D ）作为A = B 的输出信号Y （A=B ）。
A. B A 'B. B A 'C. B A ⊕D. )('⊕B A50. 一个4选1数据选择器的地址端有（ D ）个。
A. 8B. 1C. 3D. 251. 在8线－3线优先编码器74HC148中，扩展端EX Y '的低电平输出信号表示（ A ）。
A. “电路工作，但无编码输入”B. “电路工作，而且有编码输入”52．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ∙∙的值是（C ）。
A ．111 B. 010 C. 000 D. 10154．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( C ) 。
A. 11111101B. 10111111C. 11110111D. 1111111156、半加器和的输出端与输入端的逻辑关系是 （D ）A 、 与非B 、或非C 、 与或非D 、异或57、 TTL 集成电路 74LS138 是３ / ８线译码器，译码器为输出低电平有效，若输入为A 2 A 1 A 0 =101 时，输出：为（B ）。
A . 00100000 B. 11011111 C.11110111 D. 0000010058、属于组合逻辑电路的部件是（A ）。
A 、编码器 B 、寄存器 C 、触发器 D 、计数器59．以下错误的是（B ）a ．数字比较器可以比较数字大小b ．实现两个一位二进制数相加的电路叫全加器c ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器d ．编码器可分为普通全加器和优先编码器二、判断题（正确打√，错误的打×）1.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。
（× ）2.编码与译码是互逆的过程。
（√ ）3.二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。
（√ ）4.液晶显示器的优点是功耗极小、工作电压低。
（√ ）5.液晶显示器可以在完全黑暗的工作环境中使用。
（× ）6.半导体数码显示器的工作电流大，约10mA 左右，因此，需要考虑电流驱动能力问题。
（√ ）7.共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。
（√）8.数据选择器和数据分配器的功能正好相反，互为逆过程。
（√ ）9.用数据选择器可实现时序逻辑电路。
（× ）10.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。
（× ）11．八路数据分配器的地址输入（选择控制）端有8个。
（× ）12．优先编码器只对同时输入的信号中的优先级别最高的一个信号编码. （× ）13．译码器哪个输出信号有效取决于译码器的地址输入信号（√）14．组合逻辑电路在任意时刻的输出不仅与该时刻的输入有关，，还与电路原来的状态有关。
（×）15．寄存器、编码器、译存器、加法器都是组合电路逻辑部件。
（× ）三、填空题1．半导体数码显示器的内部接法有两种形式：共 阴 接法和共 阳 接法。