集成电路工艺原理期末试题.doc
(完整版)集成电路工艺原理期末试题
电子科技大学成都学院二零一零至二零一一学年第二学期集成电路工艺原理课程考试题A卷（120分钟）一张A4纸开卷教师：邓小川一二三四五六七八九十总分评卷教师1、名词解释：(7分)答：Moore law：芯片上所集成的晶体管的数目，每隔18个月翻一番。
特征尺寸：集成电路中半导体器件能够加工的最小尺寸。
Fabless：IC 设计公司，只设计不生产。
SOI：绝缘体上硅。
RTA：快速热退火。
微电子：微型电子电路。
IDM：集成器件制造商。
Chipless：既不生产也不设计芯片，设计IP内核，授权给半导体公司使用。
LOCOS：局部氧化工艺。
STI：浅槽隔离工艺。
2、现在国际上批量生产IC所用的最小线宽大致是多少，是何家企业生产？请举出三个以上在这种工艺中所采用的新技术（与亚微米工艺相比）？(7分) 答：国际上批量生产IC所用的最小线宽是Intel公司的32nm。
在这种工艺中所采用的新技术有：铜互联；Low-K材料；金属栅；High-K材料；应变硅技术。
3、集成电路制造工艺中，主要有哪两种隔离工艺？目前的主流深亚微米隔离工艺是哪种器件隔离工艺，为什么？(7分)答：集成电路制造工艺中，主要有局部氧化工艺－LOCOS；浅槽隔离技术－STI两种隔离工艺。
主流深亚微米隔离工艺是：STI。
STI与LOCOS工艺相比，具有以下优点：更有效的器件隔离；显著减小器件表面积；超强的闩锁保护能力；对沟道无侵蚀；与CMP兼容。
4、在集成电路制造工艺中，轻掺杂漏（LDD）注入工艺是如何减少结和沟道区间的电场，从而防止热载流子的产生？(7分)答：如果没有LDD形成，在晶体管正常工作时会在结和沟道区之间形成高电场，电子在从源区向漏区移动的过程中，将受此电场加速成高能电子，它碰撞产生电子空穴对，热电子从电场获得能量，造成电性能上的问题，如被栅氧化层陷阱俘获，影响器件阈值电压控制。
LDD注入在沟道边缘的界面区域产生复杂的横向和纵向杂质剖面。
LDD降低的杂质浓度减小了结和沟道区间的电场，把结中的最大电场位置与沟道中的最大电流路径分离，从而防止热载流子产生。
集成电路技术集成电路工艺原理试卷(练习题库)(2023版)
集成电路技术集成电路工艺原理试卷（练习题库）1、用来做芯片的高纯硅被称为（），英文简称（），有时也被称为（）。
2、单晶硅生长常用（）和（）两种生长方式，生长后的单晶硅被称为（）。
3、晶圆的英文是（），其常用的材料是（）和（）。
4、晶圆制备的九个工艺步骤分别是（）、整型、（）、磨片倒角、刻蚀、（）、清洗、检查和包装。
5、从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（）、O 和（）。
6、CZ直拉法生长单晶硅是把（）变为（）并且（）的固体硅锭。
7、CZ直拉法的目的是（）。
8、影响CZ直拉法的两个主要参数是O和（）。
9、晶圆制备中的整型处理包括（）、（）和（）。
10、制备半导体级硅的过程：1、（）；2、（）；3、O011、热氧化工艺的基本传输到芯片的不同部分。
77、多层金属化指用来连接硅片上高密度堆积器件的那些金属层。
78、阻挡层金属是淀积金属或金属塞，其作用是增加上下层材料的附着。
79、关键层是指那些线条宽度被刻蚀为器件特征尺寸的金属层。
80、传统互连金属线的材料是铝，即将取代它的金属材料是铜。
81、溅射是个化学过程，而非物理过程。
82、表面起伏的硅片进行平坦化处理，主要采用将低处填平的方法。
83、化学机械平坦化，简称CMP,它是一种表面全局平坦化技术。
84、平滑是一种平坦化类型，它只能使台阶角度圆滑和侧壁倾斜，但高度没有显著变化。
85、反刻是一种传统的平坦化技术，它能够实现全局平坦化。
86、电机电流终点检测不适合用作层间介质的化学机械平坦化。
87、在CMP为零的转换器。
133、CD是指硅片上的最小特征尺寸。
134、集成电路制造就是在硅片上执行一系列复杂的化学或者物理操作。
简而言之，这些操作可以分为四大基本类：薄膜135、人员持续不断地进出净化间，是净化间沾污的最大来源。
136、硅片制造厂可分为六个的区域，各个区域的照明都采用同一种光源以达到标准化。
137、世界上第一块集成电路是用硅半导体材料作为衬底制造的。
《集成电路工艺原理》课程考试试题
《集成电路工艺原理》课程考试试题- 学年第学期班级时量： 100分钟，总分 100 分，考试形式：开卷一、填空题（共12分，共6题，每题2分）1、集成度是指每个上的。
2、摩尔定律：IC 的集成度将翻一番。
年发明硅基集成电路。
3、在硅的热氧化中，有种氧化方式，氧化温度通常在以上。
4、不同晶向的硅片，它的化学、电学和机械性质，这会影响。
5、RIE的意思是，BPSG的意思是。
6、LOCOS的意思是，LDD的意思是。
二、简答题（共56分）1、影响二氧化硅热生长的因素有哪些？（8分）2、为什么要进行离子注入的退火？（8分）3、请简要回答光刻的8个基本步骤。
（8分）4、请回答刻蚀的概念及刻蚀的工艺目的。
（8分）5、请简要描述化学气相沉积CVD的概念，并写出LPCVD Si3N4的化学反应式及沉积温度（注：使用二氯二氢硅SiH2Cl2和氨气NH3沉积）。
（8分）6、请描述溅射过程（6个基本步骤）（8分）7、在“现代先进的0.18μm CMOS集成电路工艺技术”中，轻掺杂漏和侧墙的工艺目的是什么？画图示意轻掺杂漏、侧墙、源漏注入的形成。
（8分）三、计算题（共14分）1、已知某台分步重复光刻机的紫外光源的波长为365nm、其光学系统的数值孔径为0.71，试计算该设备光刻图像连续保持清晰的范围。
（7分）2、已知某台离子注入机的束斑为2.5cm2、束流为2.5mA、注入时间为1.6ms，试计算硼离子（B+）注入剂量。
（注：电子电荷q = 1.6×10-19库仑）（7分）四、画图题（共18分）在“早期基本的3.0μm CMOS集成电路工艺技术”中，有7大工艺步骤：1）双阱工艺；2）LOCOS隔离工艺；3）多晶硅栅结构工艺；4）源/漏（S/D）注入工艺；5）金属互连的形成；6）制作压点及合金；7）参数测试。
请写出其中的双阱工艺和LOCOS隔离工艺的具体工艺流程，并画出双阱工艺和LOCOS隔离工艺所对应的器件制作剖面图及其对应的版图（注意：版图要标出亮区或暗区；剖面图要标出各区名称）。
(完整版)集成电路工艺原理期末试题
Ti/TiN；Al/AlCu；TiN。
：接触层金属和阻挡层金属。
：导电层；
：阻挡层金属和抗反射涂层。
、 离子注入后为什么要退火，高温退火和快速热处理哪个更优越，为什么？
分)
离子注入会将原子撞击出晶格结构而损伤硅片晶格。如果注入的剂量很
这些间隙杂质只有经过高温退火过程才能被激活。退火能够加
∴ t2
＋0.5tox＝0.2×(2 +0.25)；即 tox＝ 0.4659μm
2 h内湿氧水汽氧化所生成的SiO
厚度为0.4659μm。
总的硅片氧化生成的二氧化硅厚度t
＝ 0.0855 +0.4659 =0.5514μm
∴ 消耗的硅层厚度为t
＝0.5514×0.45=0.2481μm
(a) ∵ t2
+ Atox＝B(t + τ)，又∵初始氧化层厚度为0；
∴ τ
＝ ( t2ox + Atox ) / B = 0 h
∵ t2
＋Atox＝B(t1 +τ1)，又∵ t1=0.5 h；
∴ t2
＋0.09tox＝0.03×(0.5 +0)；即 tox＝ 0.0855 μm
1.44的水溶液，光刻机使用的光源为波长193nm的准分子激光器，k
0.6，试求此镜头的数值孔径NA、焦深和光刻机的分辨率。(10分)
(1) 数值孔径： NA = (n)sinθ
≈(n)透镜半径/透镜的焦长≈6/10≈0.6
焦深： DOF = λ/2(NA)2 = 193/2*(0.6)2 =268 nm
20分）
、硅片热氧化生长遵从如下公式：t2
＋Atox＝B(t + τ)，其中tox为硅片经过t时
《集成电路工艺原理(芯片制造)》课程+试题库
一、填空题（30分=1分*30）10题/章晶圆制备1．用来做芯片的高纯硅被称为（半导体级硅），英文简称（GSG ），有时也被称为（电子级硅）。
2．单晶硅生长常用（CZ法）和（区熔法）两种生长方式，生长后的单晶硅被称为（硅锭）。
3．晶圆的英文是（wafer ），其常用的材料是（硅）和（锗）。
4．晶圆制备的九个工艺步骤分别是（单晶生长）、整型、（切片）、磨片倒角、刻蚀、（抛光）、清洗、检查和包装。
5．从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（100 ）、（110 ）和（111 ）。
6．CZ直拉法生长单晶硅是把（融化了的半导体级硅液体）变为（有正确晶向的）并且（被掺杂成p型或n型）的固体硅锭。
7．CZ直拉法的目的是（实现均匀掺杂的同时并且复制仔晶的结构，得到合适的硅锭直径并且限制杂质引入到硅中）。
影响CZ直拉法的两个主要参数是（拉伸速率）和（晶体旋转速率）。
8．晶圆制备中的整型处理包括（去掉两端）、（径向研磨）和（硅片定位边和定位槽）。
9．制备半导体级硅的过程：1（制备工业硅）；2（生长硅单晶）；3（提纯）。
氧化10．二氧化硅按结构可分为（）和（）或（）。
11．热氧化工艺的基本设备有三种：（卧式炉）、（立式炉）和（快速热处理炉）。
12．根据氧化剂的不同，热氧化可分为（干氧氧化）、（湿氧氧化）和（水汽氧化）。
13．用于热工艺的立式炉的主要控制系统分为五部分：（工艺腔）、（硅片传输系统）、气体分配系统、尾气系统和（温控系统）。
14．选择性氧化常见的有（局部氧化）和（浅槽隔离），其英语缩略语分别为LOCOS和（STI ）。
15．列出热氧化物在硅片制造的4种用途：（掺杂阻挡）、（表面钝化）、场氧化层和（金属层间介质）。
16．可在高温设备中进行的五种工艺分别是（氧化）、（扩散）、（）、退火和合金。
17．硅片上的氧化物主要通过（热生长）和（淀积）的方法产生，由于硅片表面非常平整，使得产生的氧化物主要为层状结构，所以又称为（薄膜）。
《集成电路工艺原理(芯片制造)》课程+试题库
一、填空题（30分=1分*30）10题/章晶圆制备1．用来做芯片的高纯硅被称为（半导体级硅），英文简称（GSG ），有时也被称为（电子级硅）。
2．单晶硅生长常用（CZ法）和（区熔法）两种生长方式，生长后的单晶硅被称为（硅锭）。
3．晶圆的英文是（wafer ），其常用的材料是（硅）和（锗）。
4．晶圆制备的九个工艺步骤分别是（单晶生长）、整型、（切片）、磨片倒角、刻蚀、（抛光）、清洗、检查和包装。
5．从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（100 ）、（110 ）和（111 ）。
6．CZ直拉法生长单晶硅是把（融化了的半导体级硅液体）变为（有正确晶向的）并且（被掺杂成p型或n型）的固体硅锭。
7．CZ直拉法的目的是（实现均匀掺杂的同时并且复制仔晶的结构，得到合适的硅锭直径并且限制杂质引入到硅中）。
影响CZ直拉法的两个主要参数是（拉伸速率）和（晶体旋转速率）。
8．晶圆制备中的整型处理包括（去掉两端）、（径向研磨）和（硅片定位边和定位槽）。
9．制备半导体级硅的过程：1（制备工业硅）；2（生长硅单晶）；3（提纯）。
氧化10．二氧化硅按结构可分为（）和（）或（）。
11．热氧化工艺的基本设备有三种：（卧式炉）、（立式炉）和（快速热处理炉）。
12．根据氧化剂的不同，热氧化可分为（干氧氧化）、（湿氧氧化）和（水汽氧化）。
13．用于热工艺的立式炉的主要控制系统分为五部分：（工艺腔）、（硅片传输系统）、气体分配系统、尾气系统和（温控系统）。
14．选择性氧化常见的有（局部氧化）和（浅槽隔离），其英语缩略语分别为LOCOS和（STI ）。
15．列出热氧化物在硅片制造的4种用途：（掺杂阻挡）、（表面钝化）、场氧化层和（金属层间介质）。
16．可在高温设备中进行的五种工艺分别是（氧化）、（扩散）、（）、退火和合金。
17．硅片上的氧化物主要通过（热生长）和（淀积）的方法产生，由于硅片表面非常平整，使得产生的氧化物主要为层状结构，所以又称为（薄膜）。
《集成电路工艺原理》课程+试题库
一、填空题（30分=1分*30）10题/章晶圆制备1．用来做芯片的高纯硅被称为（半导体级硅），英文简称（GSG ），有时也被称为（电子级硅）。
2．单晶硅生长常用（CZ法）和（区熔法）两种生长方式，生长后的单晶硅被称为（硅锭）。
3．晶圆的英文是（wafer ），其常用的材料是（硅）和（锗）。
4．晶圆制备的九个工艺步骤分别是（单晶生长）、整型、（切片）、磨片倒角、刻蚀、（抛光）、清洗、检查和包装。
5．从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（100 ）、（110 ）和（111 ）。
6．CZ直拉法生长单晶硅是把（融化了的半导体级硅液体）变为（有正确晶向的）并且（被掺杂成p型或n型）的固体硅锭。
7．CZ直拉法的目的是（实现均匀掺杂的同时并且复制仔晶的结构，得到合适的硅锭直径并且限制杂质引入到硅中）。
影响CZ直拉法的两个主要参数是（拉伸速率）和（晶体旋转速率）。
8．晶圆制备中的整型处理包括（去掉两端）、（径向研磨）和（硅片定位边和定位槽）。
9．制备半导体级硅的过程：1（制备工业硅）；2（生长硅单晶）；3（提纯）。
氧化10．二氧化硅按结构可分为（）和（）或（）。
11．热氧化工艺的基本设备有三种：（卧式炉）、（立式炉）和（快速热处理炉）。
12．根据氧化剂的不同，热氧化可分为（干氧氧化）、（湿氧氧化）和（水汽氧化）。
13．用于热工艺的立式炉的主要控制系统分为五部分：（工艺腔）、（硅片传输系统）、气体分配系统、尾气系统和（温控系统）。
14．选择性氧化常见的有（局部氧化）和（浅槽隔离），其英语缩略语分别为LOCOS和（STI ）。
15．列出热氧化物在硅片制造的4种用途：（掺杂阻挡）、（表面钝化）、场氧化层和（金属层间介质）。
16．可在高温设备中进行的五种工艺分别是（氧化）、（扩散）、（）、退火和合金。
17．硅片上的氧化物主要通过（热生长）和（淀积）的方法产生，由于硅片表面非常平整，使得产生的氧化物主要为层状结构，所以又称为（薄膜）。
电子与通信技术：集成电路工艺原理考试试题(题库版)
电子与通信技术：集成电路工艺原理考试试题（题库版）1、判断题对于大马士革工艺，重点是在于金属的刻蚀而不是介质的刻蚀。
正确答案：错2、判断题虽然直至今日我们仍普遍采用扩散区一词，但是硅片制造中已不再用杂质扩散来制作p（江南博哥）n结，取而代之的是离子注入。
正确答案：对3、判断题人员持续不断地进出净化间，是净化间沾污的最大来源。
正确答案：对4、问答题倒装焊芯片凸点的分类、结构特点及制作方法？正确答案：蒸镀焊料凸点：蒸镀焊料凸点有两种方法，一种是C4技术，整体形成焊料凸点；电镀焊料凸点：电镀焊料是一个成熟的工艺。
先整体形成UBM层并用作电镀的导电层，然后再用光刻胶保护不需要电镀的地方。
电镀形成了厚的凸点。
印刷焊料凸点：焊膏印刷凸点是一种广泛应用的凸点形成方法。
印刷凸点是采用模板直接将焊膏印在要形成凸点的焊盘上，然后经过回流而形成凸点钉头焊料凸点：这是一种使用标准的球形导线键合技术在芯片上形成的凸点方法。
可用Au丝线或者Pb基的丝线。
化学凸点：化学镀凸点是一种利用强还原剂在化学镀液中将需要镀的金属离子还原成该金属原子沉积在镀层表面形成凸点的方法。
5、问答题简要说明IC制造的平坦化工艺的作用是什么？主要有哪些方式？并解释各种方式的详细内容。
正确答案：在多层布线立体结构中，把成膜后的凸凹不平之处进行抛光研磨，使其局部或全局平坦化。
A.关于ECMP（电化学机械研磨方法），其工作步骤如下：首先，用电能使Cu氧化，再用络合剂使之生成Cu的络合物，最终研磨掉Cu络合物。
从对加工面进行研磨加工的原理观察，除了Cu的氧化方法之外，ECMP和CMP是同样的，而且加工面获得的平坦度性能也是同等水平。
但是，ECMP的必要条件是底座盘应具备导电性。
B.关于电解研磨ECP方法，利用电镀的逆反应。
从电场集中之处开始进行刻蚀，可获得平滑的研磨加工表面；但是，它能刻蚀平坦的区域只限于突起部分。
C.关于化学蚀刻CE构成的平坦化技术，它是把Si的精细加工等领域里使用的各向异性刻蚀用湿式刻蚀法实现的。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
电子科技大学成都学院二零一零至二零一一学年第二学期集成电路工艺原理课程考试题 A 卷（ 120 分钟）一张A4 纸开卷教师：邓小川一二三四五六七八九十总分评卷教师1、名词解释：(7 分)答： Moore law：芯片上所集成的晶体管的数目，每隔18 个月翻一番。
特征尺寸：集成电路中半导体器件能够加工的最小尺寸。
Fabless：IC 设计公司，只设计不生产。
SOI：绝缘体上硅。
RTA：快速热退火。
微电子：微型电子电路。
IDM ：集成器件制造商。
Chipless：既不生产也不设计芯片，设计IP 内核，授权给半导体公司使用。
LOCOS：局部氧化工艺。
STI ：浅槽隔离工艺。
2、现在国际上批量生产IC 所用的最小线宽大致是多少，是何家企业生产？请举出三个以上在这种工艺中所采用的新技术（与亚微米工艺相比）？(7 分) 答：国际上批量生产IC 所用的最小线宽是Intel 公司的 32nm。
在这种工艺中所采用的新技术有：铜互联； Low-K 材料；金属栅； High-K 材料；应变硅技术。
3、集成电路制造工艺中，主要有哪两种隔离工艺？目前的主流深亚微米隔离工艺是哪种器件隔离工艺，为什么？ (7 分)答：集成电路制造工艺中，主要有局部氧化工艺－LOCOS；浅槽隔离技术－ STI 两种隔离工艺。
主流深亚微米隔离工艺是：STI。
STI 与 LOCOS 工艺相比，具有以下优点：更有效的器件隔离；显著减小器件表面积；超强的闩锁保护能力；对沟道无侵蚀；与 CMP 兼容。
4、在集成电路制造工艺中，轻掺杂漏（ LDD ）注入工艺是如何减少结和沟道区间的电场，从而防止热载流子的产生？ (7 分 )答：如果没有 LDD 形成，在晶体管正常工作时会在结和沟道区之间形成高电场，电子在从源区向漏区移动的过程中，将受此电场加速成高能电子，它碰撞产生电子空穴对，热电子从电场获得能量，造成电性能上的问题，如被栅氧化层陷阱俘获，影响器件阈值电压控制。
LDD 注入在沟道边缘的界面区域产生复杂的横向和纵向杂质剖面。
LDD 降低的杂质浓度减小了结和沟道区间的电场，把结中的最大电场位置与沟道中的最大电流路径分离，从而防止热载流子产生。
5、解释为什么目前CMOS 工艺中常采用多晶硅栅工艺，而不采用铝栅工艺？(7 分)答：目前 CMOS 工艺中常采用多晶硅栅工艺，而不采用铝栅工艺的原因是：①采用自对准方式，减小了晶体管的尺寸和栅电极与源、漏电极间的交叠电容，从而提高器件的集成度与工作速度。
②多晶硅可以高温氧化，对多层布线非常有利。
③ 阈值电压低（取决于硅与二氧化硅的功函数差）。
④有利于采用等比例缩小法则。
⑤ 耐击穿时间长。
6、什么是离子注入时的沟道效应？列举出三种控制沟道效应的方法？(7 分)答：沟道效应：单晶硅原子为长程有序排列，当注入离子未与硅原子碰撞减速，而是穿透了晶格间隙时，就发生了沟道效应，使预期的设计范围（如掺杂深度和浓度）大大扩展。
方法： 1、倾斜硅片； 2、掩蔽氧化层； 3、预非晶化。
7、在半导体制造技术中，高 k 介质和低 k 介质各自应用在什么地方，为什么？(7 分)答：低 k 材料用于层间介质，因为低 k 介质减小电容，从而减小 RC 信号延迟，提高器件工作频率。
高 k 介质用在替代栅氧化层，提高栅氧厚度，抑制栅极隧穿漏电流；还可应用于 DRAM 存储器，提高存储电荷（或能量）密度，简化栅介质结构。
8、阐述铜金属化面临的三大问题，如何解决这些问题？(7 分)答：铜金属化面临的三大问题：①扩散到氧化区和有源区；②刻蚀困难（干法刻蚀难以形成挥发性物质），铜不容易形成图形；③铜在较低温度下(<200℃ )极易氧化，且不能生成保护层来阻止进一步的氧化。
解决办法：①双大马士革中采用CMP，无需刻蚀铜；②钨填充用作局部互联金属和第一层金属与有源区的接触，避免铜刻蚀和铜“中毒”。
9、 Si3N4材料在半导体工艺中能否用作层间介质，为什么？请举两例说明 Si3N4在集成电路工艺中的应用。
(7 分)答： Si3N4材料在半导体工艺中不能用作层间介质，因为 Si3N4材料的介电常数大，用作层间介质会引起很严重的互连延迟。
Si3N4在集成电路工艺中的应用：① 芯片最终的钝化层；② STI 工艺中的CMP 的阻止层。
10、化学机械平坦化的工作机理是什么？与传统平坦化方法相比，它有哪些优点？ (7 分)答：化学机械平坦化（ CMP）工作机理：表面材料与磨料发生反应，生成容易去除的表面层；同时表面层通过磨料中的研磨剂和研磨压力与抛光垫的相对运动而机械磨去。
与传统平坦化方法相比，CMP 优点：全局平坦化；平坦化不同的材料；平坦化多层材料；减小严重表面起伏；制作金属图形的方法之一；改善台阶覆盖；不使用危险气体；减薄表面材料去除表面缺陷。
11、 MOS 器件中常使用什么晶面方向的硅片，双极型器件呢？请分别给出原因。
(7 分)答： MOS 器件： <100>Si/SiO2界面态密度低；双极器件： <111>的原子密度大，生长速度快，成本低。
12、采用提拉法（CZ 法，切克劳斯基法）和区熔法制备的硅片，哪种方法质量更高，为什么？那么目前8 英寸以上的硅片，经常选择哪种方式制备，为什么？ (7 分)答：区熔法制备的硅片质量更高，因为含氧量低。
8 英吋以上的硅片，选择CZ 法制备，晶圆直径大。
13、为什么硅片热氧化结束时通常还要进行氢气或氢－氮混合气体退火？(7 分 )答：距 Si/SiO2界面 2nm 以内的 Si 的不完全氧化是带正电的固定氧化物电荷区；对于器件的正常工作，界面处的电荷堆积是不受欢迎的；通过在氢气或氢一氮混合气中低温 450℃退火，可以减少这种不可接受的电荷。
14、比较投影掩模版和光学掩模版有何异同？说明采用什么技术形成投影掩模版上的图形？ (7 分)答：投影掩膜版：图形可能仅包含一个管芯，也可能是几个。
容易形成亚微米图形；小曝光场，需要步进重复；光学缩小，允许较大的尺寸。
光学掩膜版：包含了对于整个硅片来说确定一工艺层所需的完整管芯阵列。
没有缩小系统，很难形成亚微米图形；曝光场是整个硅片；掩膜与硅片有相同的关键尺寸。
投影掩膜版的制造：电子束直接写。
15、在大规模集成电路中，闩锁效应来自于 MOS 器件有源区 PN 结与衬底之间寄生的双极性晶体管。
请举出 3 种微电子工艺中利用离子注入或别的手段抑制或消除闩锁效应的方法。
(7 分 )答：抑制CMOS 电路中闩锁效应（Latchup）的方法有：①SOI 衬底技术；② 大剂量离子注入形成深埋层；③ 用离子注入产生倒掺杂阱；④ 硅片表面外延层。
16、为什么栅介质层的厚度减少有一个大致的极限？为什么现在需要高 K 值（介电常数）的栅介质？低 K 介质用在什么地方？为什么？ (7 分)答：随着特征尺寸的缩小，栅氧化层越来越薄，栅极隧穿漏电流指数性增加，从而导致功耗增加。
高 k 介质用在替代栅氧化层，提高栅氧厚度，抑制栅极隧穿漏电流。
低 k 材料用于层间介质，因为低 k 介质减小电容，从而减小 RC 信号延迟，提高器件工作频率。
17、解释质量输运限制 CVD 工艺和反应速度限制 CVD 工艺的区别，哪种工艺依赖于温度， LPCVD 和 APCVD 各属于哪种类型？ (7 分)答：质量传输限制淀积速率：淀积速率受反应物传输速度限制，即不能提供足够的反应物到衬底表面，速率对温度不敏感（如高压CVD ）。
反应速度限制淀积速率：淀积速率受反应速度限制，这是由于反应温度或压力过低 (传输速率快 )，提供驱动反应的能量不足，反应速率低于反应物传输速度。
LPCVD 属于：反应速度限制淀积速率；APCVD 属于：质量传输限制淀积速率。
18、铝互连复合金属膜由哪几层金属组成？每层的作用是什么？(7 分 )答：铝互连复合金属膜的组成：Ti/TiN ；Al/AlCu ；TiN 。
Ti/TiN ：接触层金属和阻挡层金属。
Al/AlCu ：导电层；TiN ：阻挡层金属和抗反射涂层。
19、离子注入后为什么要退火，高温退火和快速热处理哪个更优越，为什么？(7 分)答：离子注入会将原子撞击出晶格结构而损伤硅片晶格。
如果注入的剂量很大，被注入层将变成非晶。
另外，被注入离子基本不占据硅的晶格点，而是停留在晶格间隙位置。
这些间隙杂质只有经过高温退火过程才能被激活。
退火能够加热被注入硅片，修复晶格缺陷，还能使杂质原子移动到晶格点，将其激活。
高温退火和快速热处理工艺，快速热处理更优越。
因为：高温炉退火在800-1000 度退火，导致杂质的再扩散；快速热退火只是1000℃下短暂时间退火，减小了杂质的再扩散和瞬时增强扩散。
二、作图题（共10分）1、在一块 N 型 Si 衬底上，通过离子注入方式形成一个 PN 结二极管，其纵向剖面如下图所示。
（1）分别画出采用负胶和正胶工艺形成这个 PN 结二极管时所采用的掩模板的形貌，即 P 区、 N+区和 P+区的形成。
（6 分）（ 2）如果制作小尺寸的PN 结二极管，采用负胶还是正胶，为什么？（ 4 分）N + P+ N+掩模板透光区P 域的表示方法N-Si 掩模板不透光区域的表示方法答：（ 1）正胶工艺的掩模板：a. P型离子注入：；b. N+离子注入：；c. P+离子注入：负胶工艺的掩模板：a. P型离子注入：；b. N+离子注入：；c.P+离子注入：（2）采用正胶。
因为负胶容易被显影液泡胀变形，线宽不易控制。
、简单示意画出制作在+硅衬底的 P-外延层上的 nMOS 管的剖面结构示意图，2 P(5 分) 。
并简要说明阱注入与并标注出电极以及阱、源区和漏区的掺杂类型。
源漏区的离子注入时有何区别，为什么。
(5 分 )答：制作在 P+硅衬底的 P-外延层上的 nMOS 管的剖面结构示意图如下图所示：SourceGate Drainn+ n+p wellp- epip+ substrate阱注入与源漏区的离子注入时的区别：① 阱注入通常采用倒掺杂技术，浓度的峰值在体内的某处；而源漏区的离子注入通常为浅结注入，浓度的峰值在表面；② 阱注入通常采用质量比较大的原子，如磷、硼等；而源漏区的离子注入通常采用质量比较轻的原子，如砷、氟化硼等。
三、计算题（共20 分）1、硅片热氧化生长遵从如下公式： t2ox＋ At ox＝B(t + τ)，其中 t ox为硅片经过 t 时间后 SiO2的生长厚度 ( μm)；B 为抛物线速率系数 ( μm2/h)；B/A 为线性速率系数( μ m/h)；τ为生成初始氧化层（同一工艺参数）所用的时间 (h)。
我们希望通过对一初始表面氧化层厚度为 0 的硅片进行一 2 段氧化过程：干氧 (0.5 h) —湿氧 (2 h) 来生成厚的 SiO2薄膜作为隔离场氧层。