触发器逻辑功能测试及应用
模块七 触发器及时序逻辑电路功能测试与应用
课题一
触发器及其测试方法
1．基本RS触发器
图2.7.1为由两个与非门交叉耦合构成 的基本RS触发器，它是无时钟低电平直接 触发的触发器。 基本RS触发器具有置“1”、置“0”和 “保持”3种功能。
图2.7.1
基本RS触发器
2．JK触发器
CC4027双JK触发器，采用上升沿触 发，R、S端为高电平有效。 在输入信号是双端的情况下，JK触发 器是功能完善、使用灵活、通用性较强的 一种触发器。
（3）在R端输入清零脉冲后，再逐个输入 单次脉冲，观察Q3、Q2、Q1、Q0的状态。 将单次脉冲改为1Hz的连续脉冲，观察 Q3～Q0状态。
操作二
测试异步二进制加减计数器的功
能 上面操作一中的加法计数器稍加改动， 就可以构成减法计数器，方法是将图 2.7.6 中每个 D 触发器的输出 Q 端与高一位的 CP 端相连接，即构成了一个四位二进制减法 计数器。如图2.7.7所示。
计数器是一个用以实现计数功能的时 序部件，它不仅可以用来计数，还常用作 数字系统的定时、分频和执行数字运算以 及其它的特定功能。
计数器种类很多，有同步计数器，异 步计数器和不同进制的计数器，以及加减 计数器等。
无论是TTL还是CMOS集成电路，都 有许多中规模集成计数器电路。 使用者要了解它们的功能表和时序图 的波形才能正确的使用这些器件。
异步计数器是指计数脉冲没有加到所 有触发器的CP端，只作用于某些触发器的 CP端。 当计数脉冲来到时，各触发器的翻转 时刻不同。
图2.7.6为用4个D触发器构成的四位二 进制异步加法计数器，它的连接特点是每 个D触发器接成T’触发器，再由低位触发 器的端与高一位的CP端相连接而组成，计 数脉冲只加到最低位的触发器CP0端。
3.1触发器逻辑功能的测试与转换
方案二
若用与非门实现
= D
JK触发器特性方程: n+1 = JQ n + KQ n 触发器特性方程 Q 则:
D = J Q n + KQ n
D = J Q n KQ n
D = JQ n + K Q n
J
K
&
≥1
D
1D
C1
J
Q Q
K &
&
&
D
1D
C1
Q
1
& CP
& CP
Q
再根据JK触发器特性表进行校验: 再根据 触发器特性表进行校验: 触发器特性表进行校验
逻辑功能测试
三,D触发器逻辑功能测试 触发器逻辑功能测试
根据测试JK触发器的方法, 根据测试 触发器的方法, 触发器的方法 测试CC4013的功能,将结果 的功能, 测试 的功能 记录在表2中 记录在表 中
表2 D触发器测试功能表 触发器测试功能表
R S D CP Qn 0 置位 0 1 × × 1 0 复位 1 0 × × 1 0 逻辑功 能测试 0 0 0 0 0 0 0 0 0 1 1 ↑ ↓ ↑ ↓ 0 1 0 1 Qn+1
Q n +1
0 1 1 0 计数
再根据T触发器特性表进行校验: 再根据 触发器特性表进行校验: 触发器特性表进行校验 T 0 0 1 1
Qn
0 1 0 1
说明 保持
逻辑功能转换
触发器转换成JK触发器 二, 将D触发器转换成 触发器 触发器转换成 方案一 D触发器特性方程: Q 触发器特性方程
n +1
注意:转换后,触发方式仍为原触发器的触发方式. 注意:转换后,触发方式仍为原触发器的触发方式.
触发器及其应用 数电实验报告
1.测试D触发器的逻辑功能：
（1）将74LS74的DSDR端分别加低电平，观察并记录Q端的状态；
（2）令DSDR端为高电平，D端分别接高、低电平，用单脉冲做CP，观察记录当CP为0，上升，1,下降时Q段状态的变化；
（3）当DSDR为高电平，CP=0(或CP=1)，改变D端状态，观察Q端的状态是否变化；
姓名：
班级：
学号：
实验名称
触发器及其应用
实验目的
1、D触发器的功能测试。
2、了解触发器的两种触发方式( 脉冲电平触发和脉冲边沿触发)及触发特点。
3、掌握触发器之间的相互转换方法。
4、熟悉触发器的实际应用。
实验设备
数字电路实验箱
双踪示波器，
数字万用表
74LS00，74LS20,74LS74，74LS76,74LS86
可以得到如下关系式：
连接电路如图：
波形如下：
故障排除
实验过程中，得不到较为理想的电路图，电路图较为模糊，把电路从新连接解决了此类问题。
心得体会
这次试验，认识了触发器的基本原理，我更熟悉了电路的连接，设计电路的能力也得到了提高。在这次实验中，我了解到了触发器的应用，并经过实践加深了对其原理的理解
（4）得到74LS74D触发器的功能测试表
2.构成分频器
参照课本P55图构成2分频和4分频器。在CP1端加入1kHZ的连续方波，并用示波器观察波形
3.设计时序脉冲控制器，用示波器观察并记录CP及Z的波形
实验分频器 （2）4分频器
3.时序脉冲器 设计电路过程如下：
真值表
jk触发器逻辑功能测试
jk触发器逻辑功能测试jk触发器是一种基础的数字电路元件，用于产生指定的时序信号。
它可以通过输入信号的边沿变化来触发输出信号的变化，具有广泛的应用。
在进行jk触发器逻辑功能测试时，需要测试以下几个方面的功能。
首先，测试jk触发器的输入信号对输出信号的影响。
jk触发器有两个输入端子，分别是J和K。
测试时需要分别给J和K输入不同的信号，并观察输出信号的变化情况。
当J和K都为低电平时，输出保持不变；当J为高电平、K为低电平时，输出为高电平；当J为低电平、K为高电平时，输出为低电平；当J和K都为高电平时，输出信号与上一时刻的输出信号取反。
通过这些测试可以验证jk触发器输入端信号对输出端信号的控制能力。
其次，测试jk触发器的时序功能。
jk触发器的状态变化是由输入信号的边沿触发的，所以需要测试在输入信号变化的情况下，输出信号的变化是否符合预期。
例如，测试在输入信号从低电平转变为高电平时，输出信号是否在边沿附近发生变化。
测试时可以使用示波器观察输入信号和输出信号的变化情况，以验证时序功能是否正常。
最后，测试jk触发器的边沿触发功能。
jk触发器是边沿触发器的一种，输入信号的边沿变化才会触发输出信号的变化。
测试时需要验证在输入信号的边沿变化前后，输出信号是否保持不变。
例如，在输入信号从低电平变为高电平的上升沿时，输出信号是否不发生变化。
通过测试这个功能可以确认jk触发器的边沿触发功能是否正常。
综上所述，jk触发器逻辑功能测试主要包括输入信号对输出信号的影响、时序功能和边沿触发功能。
通过这些测试可以验证jk触发器是否具备正确的逻辑功能，并且可以根据测试结果进行修正和优化。
在实际的电路设计和使用中，准确的逻辑功能是保证电路正常运行的基础，这样才能保证整个系统的可靠性和稳定性。
触发器功能测试及其应用
广州大学学生实验报告开课学院及实验室：机械与电气工程学院电子楼410 年月日学院机械与电气工程年级、专业、班姓名学号实验课程名称数字电子技术实验成绩实验项目名称触发器功能测试及其应用指导老师胡晓一、实验目的1．验证基本RS、JK、D、T和T′触发器的逻辑功能及使用方法；2．能进行触发器之间的相互转换；3．学习触发器的一些应用。
二、实验原理触发器是具有记忆作用的基本单元，在时序电路中是必不可少的。
触发器具有两个基本性质：（1）在一定的条件下，触发器可以维持在两种稳定状态（0或1状态）之一而保持不变；（2）在一定的外加信号作用下，触发器可以从一种状态转变成另一稳定状态（1→0或0→1），因此，触发器可以记忆二进制的0或1，被用作二进制的存贮单元。
触发器根据时钟脉冲输入分为两大类：一类是没有时钟输入的触发器，称为基本触发器；另一类是有时钟脉冲输入端的触发器，称为时钟触发器。
（1）基本RS触发器下图所示是由两个与非门构成的基本RS触发器，它是由低电平直接触发的触发器。
具有置“0”、置“1”和保持3种功能。
使用时需要避开不定态。
SR触发器图形符号基本RS触发器功能表（2）．JK触发器JK触发器的控制输入端为J和K，它也是从SR触发器演变而来的，是针对SR逻辑功能不完善的又一种改进。
其逻辑图见图1.6.5所示，功能表和驱动表分别见表1.6.7和表1.6.8。
JK触发器的特性方程是J和K是数据输入端，是触发器状态更新的依据。
若J、K有两个或两个以上输入端时，组成“与”关系。
（3）．D触发器D触发器是由SR触发器演变成的，是=S条件下的特例，其逻辑电路图1.6.4。
功能表和驱动表分别如表1.6.5和表1.6.6。
D触发器的特性方程是Qn+1=D（a）引脚排列（b）逻辑符号三、实验仪器、材料1．+5V直流电源2．双踪示波器3．连续脉冲源4．单次脉冲源5．逻辑电平开关6．逻辑电平显示器7．74LS112、74LS00、74LS74四、实验步骤（1）验证基本RS触发器的逻辑功能用两个与非门组成基本RS触发器，输入端R’、S’接逻辑开关，输出端Q、Q’接逻辑电平显示器，按表所示要求测试并做记录。
实验五触发器逻辑功能测试
实验五触发器逻辑功能测试
三、实验仪器及器件：
数字电路实验箱
74LS00、74LS74、74LS76芯片各一片
四、实验内容：
1、用与非门构成SR锁存器，并测试其功能，画出实验电路图并记录测试结果。
SR锁存器功能测试结果记录
S R Q Q’
1 1→0 0→1
1→0
1
0→1
0 0
2、测试74LS74双D触发器的逻辑功能
(1) 测试直接置位端(S D’)、直接复位端(R D’)的作用
任取74LS74中的一只D触发器，S D’、R D’、D端接逻辑开关输出插口，CP端接单次脉冲源，Q和Q’端接到逻辑电平显示输入插口。
改变S D’和R D’ (CP、D处于任意状态)，并在S D’=0(R D’=1)或R D’=0 (S D’=1)作用期间任意改变D及CP的状态，观察Q和Q’端的状态，记录结果于下表中。
(2) 测试D触发器的逻辑功能
当R D’ = S D’ = 1时，用CP脉冲控制D触发器，将测试结果记录在表2中。
CP端接单次脉冲或逻辑开关输出插口。
(3) 将D触发器的Q’端与D端相连，构成翻转功能的T 触发器，CP接1Hz信号，观察Q端状态。
3、测试74LS76双JK触发器的逻辑功能
(1) (2) 测试内容与过程(1) (2)同74LS74的测试内容类似，仿照进展。
(3) 将JK触发器的J、K端连在一起，构成T触发器。
在CP端输入1Hz连续脉冲，观察Q端的变化。
五、考虑题：
1．实验中，测试触发器的逻辑功能时S D’和R D’应处于什么状态？
2．对74LS74，在CP=1，D=0的条件下，如何使触发器置“1”？。
实验三：触发器的功能测试及其应用
实验名称：触发器的功能测试及其应用
一、实验目的：
1.熟悉基本R-S触发器、J-K触发器和D触发器的逻辑功能。
2.熟悉触发器的应用。
二、实验原理：
依据J－K触发器、D触发器的逻辑功能测试。
三、实验内容
1．测试基本R-S触发器的逻辑功能。
在实验箱上用74LS00组成下图所示电路，对基本R—S触发器的逻辑功能进行测试。
电路图如下：
逻辑功能如右表所示：
Rd Sd Q
0 0 不定
0 1 0
1 0 1
1 1 保持
2.测试J-K触发器的逻辑功能。
74LS112是双J-K触发器，利用试验箱上的0-1电平，高低电平指示和单脉冲测试74LS112中的一个J-K触发器的逻辑功能。
并构成2分频电路，实现2分频功能。
3．测试D触发器的逻辑功能。
74LS74是双D触发器，利用试验箱上的0-1电平，高低电平指示和单脉冲测试74LS74中的一个D触发器的逻辑功能。
用74LS74和74LS138译码器实现彩灯的循环电路，要求8只彩灯，7亮1暗，且这一暗灯可以循环移动。
四、实验总结
（学生根据自己实验情况，简要总结实验中遇到的问题及其解决办法）。
实验4触发器及其应用
实验四 触发器及其应用一、实验目的1、 掌握基本RS 、JK 、D 、T 触发器的逻辑功能；2、 熟悉集成触发器的逻辑功能及使用方法；3、 学会不同逻辑功能触发器之间的转换方法。
二、实验仪器及设备1、 EEL-II 型电工电子实验台2、 数字电路实验箱3、 万用表4、 直流稳压电源5、 参考元件 三、实验内容1、 基本RS 触发器逻辑功能测试，元件用74LS00QDDQQ(a)(b)图5.1基本RS 触发器结构图2、 D 触发器逻辑功能测试，元件用74LS74（双上升沿触发D 触发器） （1） 直接复位端R D 和直接置位端S D 的功能测试 （2） D 触发器的逻辑功能测试直接复位、置位端R D 、S D 接模拟电位开关，CP 接单脉冲发生器，并改变D 的状态，将测试结果填入表5.2中。
3、 JK 触发器功能测试，选用74LS112直接复位、置位端R D 、S D 接模拟电位开关，CP 接单脉冲发生器，并改变J 、K 的状态，将测试结果填入表5.3中。
4、用D触发器构成T’触发器Q 将D触发器的D端与Q端相连，构成T’触发器。
其逻辑功能为：Q n+1=n表示每来一个CP脉冲翻转一次。
有计数功能。
（1）在CP加入单脉冲观察翻转次数和CP输入正脉冲个数间的关系。
（2）CP端加连续脉冲，用示波器观察Q与Q波形，记录填表5.4，并画出波形图。
如图5.4所示。
CPQQ图5.3波形图5、用JK触发器接T和T’触发器（1）设计电路（2）测试功能并观察CP和Q的同步波形，体会触发器的分频作用。
四、实验报告1、整理实验数据，结果填入各表格，画出要求的有关电路图；2、依实验结果总结触发器的逻辑功能。
五、思考题1、何谓基本RS触发器的记忆功能？2、D触发器翻转条件及特点是什么？3、*D触发器实现可靠计数的基本思想是什么？六、器件介绍1、D触发器74LS74图5.2上升沿触发D 触发器74LS74符号2、 JK 触发器74LS11274LS112是双主从下降沿触发JK 触发器，其逻辑符号和管脚引线排列如图5.5所示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验六 触发器逻辑功能测试及应用
一、 实验目的：
1、 掌握基本RS JK 、D T 和T 触发器的逻辑功能
2、 学会验证集成触发器的逻辑功能及使用方法；
3、 熟悉触发器之间相互转换的方法。
二、 实验原理：
触发器：根据触发器的逻辑功能的不同，又可分为 三、 实验仪器与器件：
实验仪器设备：D2H +型数字电路实验箱。
集成块：74LS112 74LS74 74LS04 74LS08 四、 实验内容与步骤：
1、基本RS 虫发器逻辑功能的测试：
CP J K
S D R D Q n
下降沿 0 0 1 1 0 0 下降沿 0 1 1 1 0 0 下降沿 —
1 0 1 1 0 1 下降沿
1
1
1
1
1
3、D 触发器逻辑功能测试： D CP 3 R Q
X
X 0 1 0 X
X
1
1
(2) D 触发器逻辑功能测试:
Jh h W 5J I/II
-皿：
--
LL-LR'W LK
富
CP
J
K
S D
R D
Q X
X X 0 1 0 X
X
X
1
1
74LS02 74LS86
1
D CP
S
R? Q n
|
上升沿 1 1 1 0 1
上升沿
1
1
o
1
4、不同类型时钟触发器间的转换： JK 转换为D 触发器：
T 转换为JK 触发器：
JK 转换为RS 触发器：RS 专换为JK 触发器:
五、实验体会与要求：
1 、根据实验结果，写出各个触发器的真值表。
2、 试比较各个触发器有何不同？
3、 写出不同类型时钟触发器间的转换过程。
Q n 1 JQ n KQ n Q n 1
D
D KQ n JQ n
Q Q
> □'
JK 转换为T 触发器：
Q n 1 TQ
T J K
TQ n
Q n 1 jQ n KQ n n 1
___ n
n
n
__ n
Q DD(Q Q)DQ DQ D K; D J
D 转换为JK 触发器:
'_|B U
匚
K J P
口n
n 111-1
最
|<存,1丘
1|」
_|」己尸
尺
.」 》匚
匸匚 L 丄
号=」
rl XJIl nil JL _____。