模拟电路版图设计中的匹配艺术

合集下载

模拟电路版图的艺术

模拟电路版图的艺术

:(poly)&(active)&(nplus)&(psub):(poly)&(active)&(pplus)&(nwell) s G D S G DN+HVN+DIFFDRAIN GATESOURCEDRAIN GATE SOURCECONTACTPDD HVMT1DIFF林正松 / 矽拓科技有限公司7PMOSNMOSDRAINGATESOURCEDIFF POLYHPF+BLP+HV CONWELL+BLNWELL+HPFPOLYDIFFDRAINGATE SOURCELLCONTACT DIFF POLY1NWELLNdiffNWELL P+P1-P2 LAYOUT STRUCTUREMOS LAYOUT STRUCTURE COTOPMETAL-1之間加-MINLAYERMIMMETAL POLY STRUCTUREBOTTOM=POLY1+M2TOP=M1+M3林正松 /林正松 / 矽拓科技有限公司STYLE -3STYLE-1STYLE-2METAL FUSE POLY1 FUSEPOLY1 FUSEPOLY1CONTACT PASSCONTACT M1POLY1(1)OUT POUT N>>Unit CapacitorDUMMYpoly林正松 / 矽拓科技有限公司>>Unit Capacitor –Input Stage Matching林正松CONTACTSTYLE -1STYLE -2林正松 / 矽拓科技有限公司P+DIFFNDIFF林正松 / 矽拓科技有限公司NW OD P+ N+ P1 P2 CO M1 M2 VIACMOS LAYOUT CASE STUDY >>OP265 5644243 3417788IN林正松 /林正松 / 矽拓科技有限公司STYLE-1STYLE-2IR SP林正松 / 矽拓科技有限公司林正松 / 矽拓科技有限公司STYLE-2林正松 / 矽拓科技有限公司矩型工字型林正松 / 矽拓科技有限公司增加EMIT的周長,提昇趨動能力梯型林正松 / 矽拓科技有限公司林正松 / 矽拓科技有限公司P+NWELL N+林正松 / 矽拓科技有限公司47林正松 / 矽拓科技有限公司增加Driver 趨動能力,節省面積林正松 / 矽拓科技有限公司。

版图的匹配和抗干扰设计

版图的匹配和抗干扰设计


i 1
N
i
s
1 2 i m N 1 i 1
N
匹配设计
• 称均值mδ为系统失配 • 称方差sδ为随机失配 • 失配的分布: • 3δ失配:
| mδ |+3 sδ 概率99.7%
匹配设计
• 失配的原因
– 随机失配:尺寸、掺杂、氧化层厚度等影响元 件值的参量的微观波动(fluctuation)
匹配设计
• 晶体管匹配:主要关心元件之间栅源电压 (差分对)和漏极电流(电流镜)的偏差
– 栅源电压失配为:
k VGS Vt Vgs1 2k 2 – 漏极电流失配为:
2Vt I D 2 k2 1 I D1 k1 Vgs1
ΔVt, Δk为元件间的阈 值电压和跨导之差, Vgs1为第1个元件的有 效栅电压,k1, k2为两 个元件的跨导
• 降低系统失配的例子
– 一维公用重心设计 – 二维公用重心设计
匹配设计
• 降低系统失配的例子
– 单元整数比(R1:R2=1:1.5) – 均匀分布和公用重心 – Dymmy元件
R1 R2 R1 R2 R1
dummy R1 R2
R2 dummy
匹配设计
• 降低系统失配的例子
– 单元整数比(8:1) – 加dummy元件 – 公用重心布局 – 问题:布线困难,布线 寄生电容影响精度
15Ω
4u
匹配设计
• 系统失配例子 ——电容
假设对poly2的刻蚀 工艺偏差是0.1um, 两个电容的面积分 别是(10.1)2和(20.1)2, 则系统失配约为 1.1%
20um 20um
10um 10um
匹配设计

芯片设计中的模拟电路设计技巧是什么

芯片设计中的模拟电路设计技巧是什么

芯片设计中的模拟电路设计技巧是什么在当今的科技时代,芯片作为各种电子设备的核心组件,其性能和功能的优劣直接影响着设备的整体表现。

而在芯片设计中,模拟电路设计是一个至关重要的环节。

它与数字电路设计相辅相成,共同构成了复杂而强大的芯片系统。

那么,芯片设计中的模拟电路设计技巧究竟是什么呢?让我们一起来探讨一下。

首先,我们要明白模拟电路设计的目标是实现对连续信号的准确处理和传输。

与数字电路中只有“0”和“1”两种状态不同,模拟电路处理的信号是连续变化的电压或电流。

这就要求模拟电路设计师对电路中的各种参数有极其精确的把控。

电源管理是模拟电路设计中的一个关键技巧。

在芯片中,各个模块都需要稳定且合适的电源供应。

设计师需要精心设计电源电路,以确保在不同的工作条件下,电源电压的稳定性和噪声水平都能满足芯片的要求。

例如,采用低噪声的稳压器件、合理布局电源走线以减小电阻和电感带来的压降等。

器件选型也是至关重要的一环。

不同的半导体器件具有不同的特性,如晶体管的增益、带宽、噪声等参数。

设计师需要根据具体的应用需求,选择合适的器件。

比如,在对带宽要求较高的放大器设计中,可能会选择高速晶体管;而在对噪声要求苛刻的传感器接口电路中,则会选用低噪声的器件。

版图设计是模拟电路设计中容易被忽视但却极其重要的技巧。

良好的版图设计不仅能够提高电路的性能,还能增强芯片的可靠性。

在版图设计中,要考虑器件的匹配性、寄生参数的影响以及信号的完整性。

例如,对于需要高精度匹配的电阻或电容,应采用共心布局以减小工艺偏差带来的影响;对于高频信号线路,要注意减少寄生电感和电容,避免信号反射和衰减。

反馈技术在模拟电路设计中被广泛应用。

通过引入适当的反馈,可以改善电路的稳定性、线性度和增益精度。

负反馈能够减小增益误差、拓宽带宽并提高线性度,但如果反馈量过大,可能会导致电路不稳定。

因此,设计师需要准确计算反馈系数,以在性能优化和稳定性之间找到最佳平衡点。

噪声管理是模拟电路设计中必须面对的挑战。

实验一 匹配电路仿真与设计精品PPT课件

实验一 匹配电路仿真与设计精品PPT课件
fc
Lp
(b)
1. 打开ADS
三、ADS仿真步骤
OR
2. 新建一个Workspace,并命名为“学号或姓名”
3. 新建原理图
OR
元件库列表
原理图设计界面
元件列表
原理图编辑区
4. 在元件面板列表中选择“Simulating-S Param”,单击 和 放两个Term和一个S-P控件
5. 双击Term1、Term2端口,弹出设置对话框,设置参数:
二、基本阻抗匹配理论
Po
I 2RL
U
2 s
(Rs RL )2
RL
RL
kRs , Pi
U
2 s
Rs
Po
k (1 k)2
Pi
信号源的输出功率取决于Us、Rs和RL。在 信号源给定的情况下,输出功率取决于负 载电阻与信号源内阻之比k。当RL=Rs时可 获得最大输出功率,此时为阻抗匹配状态。 无论负载电阻大于还是小于信号源内阻, 都不可能使负载获得最大功率,且两个电 阻值偏差越大,输出功率越小。
2. 执行菜单命令【Insert】【Template】,选择“S_Params”,在原 理图中插入S参数仿真结果输出模版,并连线
3. 双击元件“MSUB”,设置微带线基本参数
4. 双击“DA_SSMatch1”控件,设置中心频率F、输入阻抗 (与源阻抗 ZS共轭匹配),负载阻抗Zload
5. 设置Term1、Term2的阻抗,S参数的扫频方案,完成设计
6. 双击S-Parameters控件,弹出设置对话框,设置参数
Start: 100MHz Stop: 1100MHz Step-size: 10MHz
7. 选择元件库 “Smith Chart Matching”,单击 ,在原理图中添 加“DA_SmithChartMatching”控件;单击工具栏“ ”和 “ ”,放置地并连接元件

集成电路版图设计基础第五章:模拟IC版图

集成电路版图设计基础第五章:模拟IC版图

电源分布是版图设计中非常重要 的一个环节,它涉及到如何合理 地分布电源网络,以保证电路的
稳定性和性能。
常用的电源分布技术包括电源网 格、电源岛和电源总线等,这些 技术可以有效减小电源网络的阻
抗和减小电压降。
热设计
在模拟IC版图设计中,热设计 是一个不可忽视的环节,它涉 及到如何有效地散热和防止热 失效。
验证与测试
功能验证
通过仿真测试或实际测试,验证版图实现的电路功能是 否正确。
时序验证
检查电路时序是否满足设计要求,确保电路正常工作。
ABCD
性能测试
对版图实现的电路进行性能测试,包括参数、频率、功 耗等方面的测试。
可测性、可维护性和可靠性测试
对版图进行测试,验证其在测试、维修和可靠性方面的 表现是否符合要求。
02
模拟IC版图设计流程
电路设计
确定设计目标
根据项目需求,明确电路 的功能、性能指标和限制 条件。
选择合适的工艺
根据电路需求,选择合适 的工艺制程,确保电路性 能和可靠性。
电路原理图设计
使用电路设计软件,根据 电路功能和性能要求,设 计电路原理图。
参数提取与仿真验证
对电路原理图进行仿真验 证,提取关键参数,确保 电路性能满足设计要求。
版图布局
确定版图布局方案
模块划分与放置
根据电路原理图和工艺制程要求,确定合 理的版图布局方案。
将电路原理图划分为若干个模块,合理放 置在版图上,确保模块间的连接关系清晰 、简洁。
电源与地线设计
考虑可测性、可维护性和可靠性
合理规划电源和地线的分布,降低电源和 地线阻抗,提高电路性能。
在版图布局时,应考虑测试、维修和可靠 性等方面的需求。

IC设计中的模拟电路布局与布线优化技巧

IC设计中的模拟电路布局与布线优化技巧

IC设计中的模拟电路布局与布线优化技巧在IC设计中,模拟电路布局与布线优化技巧是确保电路性能和可靠性的关键步骤。

模拟电路是指运用电子器件工作在连续值范围内,以建立电压和电流等模拟信号的电路。

在布局和布线过程中,设计师需要综合考虑电路的性能、功耗、面积和抗干扰能力等多个因素,以实现最佳的电路设计。

本文将介绍几种常用的模拟电路布局与布线优化技巧。

首先,为了实现良好的信号完整性,模拟电路布局应遵循一些基本原则。

尽可能减少信号线的长度和阻抗,以降低传输延迟和信号损耗。

在布局过程中,需要避免信号线和电源线之间的交叉,以减少串扰和噪声。

另外,将相应的模块组件尽可能靠近,以降低信号传输的电容和电感。

对于高频电路,还可以使用地平面层来分隔不同信号类型的部分,以减小地引起的耦合和干扰。

其次,模拟电路布线的优化技巧包括减小环路面积、降低电感和抗干扰设计等。

在模拟电路中,环路面积过大会导致磁耦合和电磁干扰。

因此,设计师需要通过减小信号路径的环路面积来降低干扰。

此外,对于高频和精密模拟电路,还需要特别注意地返回路径的布线,以减小共模干扰。

通过合理布线和引入电源平面,可以降低电感,提高电路的稳定性和可靠性。

另一个重要的优化技巧是降低功耗。

在设计模拟电路时,设计师应该注重功耗优化,以延长电池寿命和提高系统效率。

有效的方式包括降低功耗的电路架构选择、优化功耗的电源供应、使用合适的电源管理电路等。

此外,合理选择和优化器件工作状态也能够有效降低功耗。

例如,在未被使用时关闭模块或降低其工作频率。

此外,模拟电路布局和布线优化中还需要考虑EMI(电磁干扰)和ESD(静电放电)方面的设计。

对于EMI,可以通过合理的地引入来分隔不同信号类型的部分。

同时,考虑到ESD防护是非常重要的,需要对输入、输出和电源等接口进行静电放电保护设计。

使用合适的接地技术和正确的布局布线方式可以有效地降低EMI和ESD问题。

最后,借助于模拟电路设计工具,设计师可以更高效地实现模拟电路布局与布线的优化。

版图设计期末复习

版图设计期末复习

第一章绪论1、什么是Scaling-down,它对集成电路的发展有什么重要作用?在器件按比例缩小过程中需要遵守哪些规则(CE,CV,QCE),这些规则的具体实现方式(1)为了保证器件性能不变差,衬底掺杂浓度要相应增大。

通过Scaling-down使集成电路的集成度不断提高,电路速度也不断提高,因此Scaling-down是推动集成电路发展的重要理论。

(2)在CE规则中,所有几何尺寸,包括横向和纵向尺寸,都缩小k倍;衬底掺杂浓度增大k倍;电源电压下降k倍。

(3)在CV规则中,所有几何尺寸都缩小k倍;电源电压保持不变;衬底掺杂浓度增大k2倍。

(4)在QCE规则中,器件尺寸k倍缩小,电源电压α/k倍(1<α<k)变化,衬底掺杂浓度增大αk倍2、什么是摩尔定律?集成电路容量每18个月增加一倍。

3、什么是版图设计?包含哪两个要素?(1)版图设计就是按照线路的要求和一定的工艺参数,设计出元件的图形并进行排列互连,以设计出一套供IC制造工艺中使用的光刻掩膜版的图形,称为版图或工艺复合图(2)一定功能的电路结构;一定的工艺规则4、集成电路全定制和半定制设计的过程,及区别自动化技术:半定制,标准单元技术手工技术:全定制,一般用于高性能数字电路或者模拟电路第二章电路基础知识1、管子的串并联,电阻模型分析。

串联:两个宽长比为W/L的管子串联,若等价为一个管子,其宽长比为多少?并联:两个宽长比为W/L的管子并联,若等价为一个管子,其宽长比为多少?2、管子的尺寸标注3、复杂逻辑门的功能分析(写出逻辑表达式),或根据逻辑表达式,画出CMOS电路图4、传输门结构,原理(1)由两个增强型MOS管(一个P沟道,一个N沟道)组成。

(2)C=0,!C=1时,两个管子都夹断,传输门截止,不能传输数据。

(3)C=1,!C=0时,传输门导通。

(4)双向传输门:数据可以从左边传输到右边,也可以从右边传输到左边,因此是一个双向传输门。

版图的匹配和抗干扰设计

版图的匹配和抗干扰设计

偏置
参考
抗干扰设计
• 加滤波电容
– 电源线上和版图空余地 方可填加MOS电容进行 电源滤波 – 对模拟电路中的偏置电 压和参考电压加多晶电 容进行滤波 MOS CAP
P-P CAP
• 刻蚀速率与刻蚀窗的大小有关,导致隔离大的多 晶宽度小于隔离小的多晶宽度 均与周围环境有关 • 同类型扩散区相邻则相互增强,异类型相邻则相 互减弱
匹配设计
• 系统失配
– 梯度效应
• 压力、温度、氧化层厚度的梯度问题,元件间的 差异取决于梯度和距离
匹配设计
• 系统失配例子 ——电阻
– 电阻设计值之为2:1 – 由于poly2刻蚀速度的偏差, 假设其宽度偏差为0.1u,则会 带来约2.4%的失配 – 接触孔和接头处的poly电阻, 将会带来约1.2%的失配;对 于小电阻,失配会变大 R=R□•(Leff)/(Weff) R□=996欧姆 Wp = 0.1u 5u 2u
• 随机失配可通过选择合适的元件值和尺寸来减小
– 系统失配:工艺偏差,接触孔电阻,扩散区相 互影响,机械压力,温度梯度等
• 系统失配可通过版图设计技术来降低
匹配设计
• 随机统计波动 (Fluctuations)
– 周围波动(peripheral fluctuations)
• 发生在元件的边沿 • 失配随周长的增大而减小
Analog Power Digital Analog Digital Power
抗干扰设计
• 电容的屏蔽
电路中的高阻接 点接上极板,以 减小寄生和屏蔽 干扰;电容下面 用接地的阱来屏 蔽衬底噪声 此地应为“干净” 地!可独立接出, 不与其他电路共享
CAP
抗干扰设计
• 敏感信号线的屏蔽
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
使需要匹配的器件所处的光刻环境一样, 称之 为匹配。匹配分为横向匹配、纵向匹配和中心匹配。 实现匹配有三个要点需要考虑: 需要匹配的器件彼 此靠近、注意周围器件、保持匹配器件方向一致。遵 守这 3 条基本原则, 就可以很好的实现匹配了。
2.1 根器件法(Root Device Method)
有时侯我们会遇到两个或者两个以上的而且阻
图 11 两个器件四方交叉,形成对角线放置 四方交叉里面包含了一种叫做经济型四方交
叉, 这一方案可以采用 A- B- B- A 的共心技术。可以 保证导线的寄生参数一致。
下面再介绍一种四个需要匹配的电阻 (或其它 器件)的设计方法,也同样是采用共心法原理。
图 8 围绕一个公共中心值 1KΩ 电阻作根电阻
2.2 交 叉 法 (Interdigitating De- vices)
采用指状交叉法是一项非常好的技术, 不仅适 用于电阻, 也同样适用于其他任何器件, 只要是两个 或者两个以上就可以交叉排列, 布线用上下行走的 蛇形线, 如下图所示:
上面的布线采用蛇形的走线, 当然需要用不同 的金属层来实现这一要求。
为了使上述电阻在加工上面也保持一致, 最简 单的办法就是在两边分别放置一个 “虚拟电阻” ( “dummy resister”) , 而实际上它们在电路连线上 没有与其它任何器件连接, 它们只是提供了一些所 谓的“靠垫”, 以避免在两端过度刻蚀。这就是虚拟 器件,保证所有器件刻蚀一致, 如图 6 所示:
图 10 两个差分器件需要高度匹配
2.6 尽量采用较大尺寸的器件
大多数情况下我们都会采用沟道长度较大的模
50 ( 总第 91 期) 2006 ·12·
http://www.cicma g.com
CIC 中国集成电路 China lnte gra te d Circult
设计
拟器件,但与此同时也会带来另外一个问题,那就是 寄生参数也会随之变大, 通常我们会尽可能多打一 些孔以减少电阻, 还有一种方法就是将 W/L 较大的 器件拆分成几个器件,再加入两个 DUMMY POLY,保 证器件在光刻时的程度一致,如图所示:
图 13 需要匹配的镜像电流源的 M1,M2 器件
图 14 M1,M2 器件匹配的版图
3.结论
下面是对匹配的要求所做的一个总结: ● 尽量将匹配的器件靠近放置 ● 保持器件的方向一致 ● 选择一个中间值作为根部件 ● 共心法 ● 交叉法 ● 采用虚拟器件法 ● 对于两个器件的匹配采用四方交叉法 ● 布线产生的寄生参数也一致 ● 使器件宽度一致 ● 采用尺寸较大的器件 C IC
设计
CIC 中国集成电路
China lnte gra te d Circult
2.4 共心法(Common Centroid)
把器件围绕一个公共的中心点放置称为共心布 置,如图 8、图 9 所示。现有的集成工艺中, 它可以降 低热梯度或工艺存在的线性梯度。热梯度是由芯片 上面的一个发热点产生的, 它会引起其周围的器件 的电气特性发生变化。离发热点远的器件要比离发 热点近的器件影响要小。共心技术使热的梯度影响 在器件之间的分布比较均衡。
参考资料
[1] 集成电路掩模设计 - - - - 基础版图技术 [2] CMOS Design,Layout,and Simulation [3] The Art of Analog Layout [4] Microchip Fabrication:A Practice guide to Semicon- ductor Processing [5] Analysis and Design of Analog Integrated Circuits [6] CMOS Circuits Design,Layout,and Simulation [7] CMOS IC Layout: Concepts,Methodologies,and Tools
图 3 将这些电阻匹配
图 4 两组电阻指状交叉排列
图 4 的排列顺序同样也遵循了其中两个基本原 则: 所有器件靠近放置, 保持同一个方向, 下面我们 需要考虑的就是如何布线的问题了。
图 6 由虚设器件保护中间的器件,避免过度腐蚀 加入虚拟器件的同时也要保证电阻之间的距离 保持一致, 这样一来每一个电阻所处的环境已经完 全一致了。 另外一种情况就是当你需要这些器件高度匹配
实现匹配过程中, 版图设计是一个非常重要的 环节。一个优秀的版图可以大大提升一个设计。
2.实现匹配的方法
当集成电路产业刚刚起步的时候, 制造工业仍 然相对落后。即使你将两个需要匹配的器件放的很 近, 我们也仍然无法保证它们的一致性。现在虽然制 造工艺越来越精确, 但是匹配问题的研究从来就没 有停止过, 相反地, 匹配问题显得日益突出和重要。
实现版图中的匹配, 版图设计人员除了需要掌 握以上几种匹配的设计方法, 与电路设计人员的充 分交流也十分重要, 通过交流, 了解设计需求, 提升 对匹配度的了解, 对版图设计会有很大的帮助。
作者简介
金善子,深圳中兴集成电路设计有限公司后端设计 高级工程师。
上接第 31 页 and Systems 2002, vol. 5, pp. 833- 836. [5] Behzad Razavi, 模 拟 CMOS 集 成 电 路 设 计 , [M]西 安交通大学出版社, 2003 年 2 月。 [6] Phillip E. Allen, Douglas R. Holberg, CMOS Analog Circuit Design, [M] Publishing House of Electronics Industry,2002.
对于器件的匹配我们已经在上面介绍了很多种 方法, 真正要实现电路的匹配效果好, 不但要保证器 件的匹配, 也要充分考虑信号线上面的相互匹配。无 论是信号线的长度宽度还是产生的寄生参数都是我 们必须认真考量的。
在差分逻辑中, 具有高度匹配的路径长度和连 线导线是关键。我们经常在设计版图过程中发现其 中的一条需要与另外一条匹配的信号线被其它的器 件或连线挡住了, 从而造成两条线路的长度不同, 因 此破坏了匹配的要求。通过波形分析我们也可以清 晰的看到异样, 所以我们要尽可能保证需要匹配的 导线长度也要一致。
2.3 虚拟器件法(Dummy Devices)
下面介绍一种基于工艺的考虑而实现匹配的另 一种需要考虑的方法: 虚拟器件法。
当这些电阻开始被腐蚀的时候, 位于中间的器 件所处的环境肯定与两边的不同, 位于两边的器件 所受的腐蚀会比中间的器件多一些, 这一点点的区 别也许会对匹配产生非常不可预知的结果。
的时候, ,也可以在四周都布满虚拟器件,防止在四边 的过度腐蚀, 以保证每个器件的周围环境都一致。其 缺点就是这种方法会占用很大的面积, 采用时应多 多考虑实际项目的需要。如图 7 所示:
图 5 电阻指状交叉的蛇形布线 http://www.cicma g.com
图 7 由虚拟器件包围电阻,防止四边电阻过度腐蚀 2006 ·12·( 总第 91 期) 49
图 9 共心模式下的两个电阻匹配图
如果我们只有两个器件需要匹配, 就可以采用 一种特殊的共心设计法, 即“四方交叉法”。这种方 法是将需要匹配的两个器件一分为二, 交叉放置, 尤 其适用于两个 MOS 器件。
采用四方交叉法可以进一步发挥共心的技术优 势。
2.5 匹配信号路径
差分逻辑是模拟电路中常见的结构, 是一种需 要高度匹配的逻辑电路。
设计
CIC 中国集成电路
China lnte gra te d Circult
模拟电路版图设计中的匹配艺术
深圳中兴集成电路设计有限公司 金善子
1.引言
生活中我们经常会遇到这样的事情 : 收听 CD 播放器的时候, 左右耳脉里发出的声音经常不一样, 甚至当有人打开窗户的瞬间或者打开室内空调的过 程中, 随着温度的变化, CD 发出的声音也会随之发 生变化, 因此我们就不厌其烦地调来调去。同样的情 况也会发生在手机和接受机中。我们希望无论是 CD 播放器还是其它音响,它们相搭档的器件反应完 全一样。也就是说, 其中一个放大器的频率和幅值能 完全符合并跟踪另一个运放的频率和幅值响应, 达 到这一目标的方法之一就是匹配。
值不同的电阻需要匹配。如图 1 所示, 如何将这 5 个 阻值不同的电阻做成最优化的匹配呢? 图 2 则给出 了正确的答案, 我们不妨分析一下:
图 1 阻值不同的电阻需要匹配
如果要满足上面 5 个电阻的匹配, 需要考虑以 下步骤:
( 1) 首先, 尽可能把这些电阻靠近放置, 这是 基本的要求
( 2) 其次, 要使这些电阻保持同一个方向 ( 3) 采用根部件的最好方法是找出一个中间 值, 例如用 1KΩ 的电阻作为值将电阻串联和并联 起来。这种方法节省了接触电阻的总数使其所占的 比例减少, 面积也相当, 现在占主导地位的是电阻器 件本身的薄层电阻。 利用根部件时,如果所有的电阻尺寸一样,形状 一样,方向一致而且相互靠近,那么就可以得到一个 很好的匹配。我们经常在选择根器件的时侯, 用最小 的电阻作为根器件, 这样的选择当然也可以实现我 们需要的匹配, 但同时我们却忽略了另外一个问题, 那 就 是 像 2KΩ 这 样 的 电 阻 如 果 用 250Ω 做 根 器 件, 那么就需要 8 个根器件串联起来实现, 这就导致 了这 8 个电阻之间接触电阻也同时加大了, 这是我 们不希望看到的。所以选择根部器件时我们不一定
http://www.cicma g.com
2006 ·12·( 总第 91 期) 51
48 ( 总第 91 期) 2006 ·12·
http://www.cicma g.com
CIC 中国集成电路 China lnte gra te d Circult
设计
要选择几个电阻的最大公约数, 因为这样有可能造成 接触电阻过大,因此一定要选择中间值作为根器件。
相关文档
最新文档