存储器原理及进展

半导体存储器基本原理与最新研究进展微电子学研究所许军2007年9月5日主要内容•半导体存储器概述；•半导体存储器的分类与基本架构；•半导体存储器的主要技术指标；•半导体存储器的基本原理；•半导体存储器的最新进展。

半导体存储器概述Semiconductor Memory MarketMemory In Your Hands Today(~2007)Memory In Your Hands In The Future(~2010)ARB Core Die shot of SoftFone Chip w/ embedded DSP coreBasic Memory Types“FLASH”Attributes of An Ideal Memory1.Non-volatility（不挥发）2.High density (small volume/bit)（高密度）3.Low power consumption（低功耗）4.In-system re-writability（可重写）5.Bit alterability (bit-writable)（按位可写）6.Direct overwrite without prior erase（可直接覆盖重写）7.Fast read/write/erase（快速读写擦）8.Endurance (high write/erase cycles)（耐久性）9.Low cost（低成本）10.Single (low) power supply（单电源、低电压）11.Scalable（可等比例缩小）12.Reliability（可靠性）13.Integrable with other system technologies（可集成）Technology Trend半导体存储器的分类与基本架构半导体存储器的分类：•挥发性存储器（易失性存储器）Volatile Memories (SRAM, DRAM)•不挥发性存储器（非易失性存储器）Non-Volatile Memories (ROMs, EPROMs, EEPROMs, Flash, FeRAM, MRAM)半导体存储器的分类与基本架构半导体存储器的基本架构：•存储单元矩阵（Memory cell array）•外围电路（Peripheral circuits）地址译码电路（行地址译码器、列行地址译码器等）数据读写电路（读出放大器、灵敏/恢复放大器等）时序控制电路（包括各种时钟电路等）衬偏发生器电路（包括其它高压产生电路等）Memory Chip ConfigurationRow and Column DecodersOne dimensional Two dimensional A matrix arrangement reduces the number of drivers from 2N+M to 2N+2MConcept of Feature Size (F)Memory Cell Area•Memory cell size is usually measured in number of F2•The cross-point memory array achieves the theoretical minimum area of 4F2•Typical values:–DRAM: 6 –8 F2–SRAM: 100 –120 F2–NOR FLASH: 8 –10 F2–NAND FLASH: 4 –6 F2•But…F2does not tell the whole story about cell size (and therefore chip size)•Array efficiency needs to be included–Area occupied by address decoders–Sense amplifiers–Array partitioning for speed–Charge pumps for higher voltages on-chipDevice Scaling Works!•Array efficiency ~60%64Mb DRAM300 nm technology2Gb DRAM80 nm technologyExample DRAM Chips•2X increase in area, 4X increase in capacity •Typical trend: feature size shrinkage plus chip size increase per generation半导体存储器的主要技术指标•半导体存储器的容量（与存储单元的结构、芯片面积以及制造工艺密切相关）•半导体存储器的存取时间（与存储器的总体架构、存储单元的电路结构以及芯片的制造工艺等密切相关）•半导体存储器的功耗（同样也与存储器的总体架构、存储单元的电路结构以及芯片的制造工艺等密切相关）1. 只读存储器ROM（Read Only Memory）•这里主要是指各种Mask ROM, 其中所存储的数据已在硅晶园片制作时完全确定。

•在电路的使用过程中，存储的数据只能读出而不能重新写入。

•用途：各种固化的微控制程序（微指令）以及计算器（函数表）芯片，各种固化的语音（音乐）芯片等。

•存储单元与存储矩阵存储矩阵：由字线、位线确定单元位置；数据由位线读出：单元存1，读出高电平单元存0，读出低电平单元由字线经地址译码选取：选定单元的子线W为高电平，其余字线则皆为低电平；未选中单元对位线的读出将不起作用。

列选电路：•存储的数据可能一次只要求读出8位（1 byte）•而存储器的容量往往很大，例如64Kbit（＝8位×8K字），由此形成的窄长条形存储矩阵非常不合理•改进办法：将存储矩阵改为256行×256列•这样一来，每根位线要读出32列存储单元所存储的数据•因此必须采用列选线控制的传输门来选择所需要读出的列地址译码器－用于选择字线和列选线：•通常包括行译码器和列译码器•64行选需要6位地址（26＝64）•8根列选需要3位地址（23＝8）•对于存储容量比较大的存储器，例如256Mbit 16位输出的存储器，则需要24位地址，在这种情况下为了减少芯片封装所需的管腿数目，地址信号也可以采用分时输入的方式，此时则需要相应的地址分时缓冲电路串联式ROM结构：•上述ROM结构，每条位线上的各个MOS晶体管是并联型的，即或非逻辑结构（NOR），其优点是读出速度比较快；•但是此时需要采用专门的引线将各个MOS晶体管的漏端（位线）、源端（地线）分别相连，相应地要开许多接触孔，由此导致每个存储单元的面积比较大；•在读出速度要求不太高的情况下，可以采用将各个存储MOS晶体管相串联的形式，即串联型的与非逻辑结构（NAND）。

•此时最下面MOS晶体管的源端为地线，最上面MOS 晶体管的漏端为位线，因此不需要采用专门的引线来将各MOS晶体管相连接，也不需要开很多接触孔，从而大大减小单元面积。

•在串联型存储阵列中，E型MOS晶体管存储的数据为“1”，而D型MOS晶体管则存储“0”；•字选采用负逻辑，选中的字线才为低电平，其它未选中的字线则皆为高电平；•未选中的单元，不论其存“1”还是存“0”，对应的MOS晶体管皆导通，即不起作用；•列选仍然采用正逻辑，即选中为高电平，因此列选管导通，选中的列接地，其余未选中的列则与地断开悬空，这些列上的各存储单元所存储的数据将不起作用。

对于被选中行、列的单元：•如果单元存“1”（E管），则位线将输出高电平；•如果单元存“0”（D管），则位线将输出低电平。

2. 可编程只读存储器PROM（Programmable ROM）•Mask ROM的芯片面积比较小，生产成本最低，工作速度也比较快；•但是只适合于大批量的生产和应用，否则一次性的投入太大，开发周期也相对比较长；•因此非常需要一种可以由用户自己来进行编程的ROM，即PROM；•最早的PROM实际上就是采用熔断丝编程的ROM，也就是由用户自己寻址将专门设计的熔丝烧断来确定ROM中存储的内容；•早先是双极型的，后来也有MOS型的，通常都是采用较细的多晶硅线条来制作熔断丝；•显然，这种PROM只能进行一次编程，而且不能进行改写。

目前还在使用的可编程ROM，大部分是可以进行擦除重写的，主要有三种常用的类型：•EPROM（Erasable PROM）：通常采用紫外线照射来进行擦除操作；•EEPROM（E2PROM，Electrical Erasable PROM）：采用电学方法来进行按位的擦除操作；•Flash Memory（快闪存储器）：采用电学方法，按块进行快速擦除操作；•而PROM目前则专指那些只能进行编程而不能改写的ROM，这些PROM与Mask ROM共同特点是擦写的速度比较慢（读出的速度通常并不慢）•尽管各种可擦除PROM的擦写速度在不断提高，从EPROM的几十分钟，到E2PROM的几十毫秒（ms），再到Flash Memory的几十微秒（μs），但是仍比DRAM几十纳秒（ns）的写入速度要慢得多，更不用说与SRAM相比了。

•写入前：浮栅管不导通（V T＞V DD），相当于单元存储信息为“0”，此时PMOS电路输出为低电平；•写入时：在漏端加高反向电压，使PN结发生雪崩击穿，大量高能电子注入到浮栅中，使得浮栅管VT 变正，浮栅管开始导通，相当于单元存储信息为“1”，此时PMOS电路输出为高电平；•擦除时：采用深紫外光（λ≈250nm, hυ≈4.9eV ）来激发浮栅上的电子，使其在浮栅自身负电荷电场作用下，越过SiO2势垒而回到硅衬底中。

•特点：写入时，浮栅电位接近于0，而漏端要加很高的反向击穿电压，此电压为负高压，以利于电子向浮栅中的注入。

半导体存储器的基本原理•写入前：VT正常，单元存“0”，NMOS器件输出为低电平；•写入时：在器件漏端加一高电压，使选通管中产生沟道热载流子，高能电子向浮栅中注入，使叠栅管的VT 提高，直至VT ＞VDD，从而实现写入“1”操作；•擦除：仍然是采用紫外光照射擦除，SIMOS的特点（与FAMOS的不同之处）：•写入前器件的VT正常，否则无法实现选通编程；•写入时电子注入浮栅使叠栅管的VT 变正（升高），因此需要采用NMOS器件（而不能像FAMOS那样采用PMOS器件）；•器件漏端加的是正电压，但是不能太高，否则不利于高能电子向浮栅中的注入，不能靠PN结雪崩击穿，而需要利用沟道热载流子的注入；•热载流子注入之所以可能，因为器件沟道尺寸缩短；•单元面积比较小，NMOS器件工作速度快。